JP2707705B2 - マスタースライス方式の半導体集積装置 - Google Patents

マスタースライス方式の半導体集積装置

Info

Publication number
JP2707705B2
JP2707705B2 JP8593689A JP8593689A JP2707705B2 JP 2707705 B2 JP2707705 B2 JP 2707705B2 JP 8593689 A JP8593689 A JP 8593689A JP 8593689 A JP8593689 A JP 8593689A JP 2707705 B2 JP2707705 B2 JP 2707705B2
Authority
JP
Japan
Prior art keywords
input
power supply
output
cell
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8593689A
Other languages
English (en)
Other versions
JPH02264454A (ja
Inventor
正雄 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8593689A priority Critical patent/JP2707705B2/ja
Publication of JPH02264454A publication Critical patent/JPH02264454A/ja
Application granted granted Critical
Publication of JP2707705B2 publication Critical patent/JP2707705B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマスタースライス方式集積回路装置におけ
る、電源の給電方法に関する。
〔発明の概要〕
本発明はマスタースライス方式集積回路装置に於い
て、左右の辺にある入出力セルと、内部に配置された、
基本セルとの間に、縦方向の補強のた電源ラインを配置
する事により、左右の辺に縦方向に配置される入出力セ
ルの配置の間隔を、内部に配置された基本セルの縦方向
の配置の間隔に合わせる事なく、密に配置した場合で
も、また入出力セルから取り出すことのできる電源端子
が、各セル毎に不特定の位置に有っても、内部の基本セ
ルに対して理想的な電源供給を可能にするものである。
〔従来の技術〕
マスタースライス方式集積回路装置においては、第1
図に示す様に、101なるチップに対して、その中心部に1
02なる基本セルをマトリクス状に配置し、チップ周辺に
対しては105なる入出力セルを配置するのが一般的であ
る。
そして、この基本セル・マトリクスの上に、複数個の
能動素子に依って構成された基本セルを、横方向または
縦方向に複数個使用して、その上に配線を施し、論理機
能を有するマクロセルを形成して、これらを配置してい
る。一方チップの周囲には各々の入出力セル上に配線を
施し、論理機能を有する入出力の為のマクロセルを形成
して、これらを配置している。104は入出力セルと内部
のマクロセルを結び付ける配線専用領域である。
第2図は従来の内部基本セルへの横方向の電源の給電
方法である。上下の辺に配置されている、入出力セル10
5の配置の間隔は、基本セル102の縦方向の配置の間隔に
一致している。これは内部の基本セルへの給電用の電源
の取り出し端子位置が、セル内の特定の位置に在る為で
ある。また、マスタースライス方式集積回路装置におい
ては、これらの電源配線とマクロセル以外の領域は自動
配線を行う前に、一度自動配線プログラムに記憶させる
必要があり、なるべく直線であることが望ましい。この
ため左右の辺に配置される入出力セルの配置位置は、内
部の基本セルに対して給電を行う、第1層金属配線20
1、202の延長上にある必要があった。またこの場合入出
力セルに於けるvddおよびvssの端子位置についても、異
なる機能の入出力セルについて、全て共通の位置にある
必要があった。
〔発明が解決しようとする課題〕
しかし、前述の従来技術では、 (1)左右の入出力セルの配置の間隔を、内部の基本セ
ルの配置の間隔に合わせ込むため、入出力セル相互間に
隙間ができ、このため左右の辺に配置されるべき、入出
力セルの数が減少する。
(2)異なる機能の入出力セルについても、電源vddお
よびvssの端子位置について、内部の基本セルの電源配
線vdd 202とvss 201の間隔と、全て共通の位置にする必
要があるという問題点を有する。
本発明はこのような問題点を解決するもので、その目
的とするところはマスタースライス方式でより多くの入
出力セルをチップ周囲に配置し、かつそれらの入出力セ
ルに任意に定義されたvddおよびvssの電源端子からで
も、内部基本セルへ従来と同じ給電を行える方法を提供
するところにある。
〔問題点を解決するための手段〕
本発明のマスタースライス方式の半導体集積装置は、 マトリックス状に第1の方向及び該第1の方向に直交
する第2の方向に配設された複数の基本セルと、該複数
の基本セルから離間して前記第1の方向に配設された入
出力セルとからなるマスタースライス方式の半導体集積
装置において、 前記入出力セルに電源を供給する前記第1の方向に配
設された入出力セル用電源配線と、 前記複数の基本セルと前記入出力セルとに挟まれた領
域に配設された補強用配線と、 前記基本セルの電源配線を前記第2の方向に引き出し
て前記補強用配線に接続されてなる第1の電源配線と、 前記入出力セル内の前記入出力セル用電源配線の接続
部に接続されるとともに、該接続部から前記第2の方向
に引き出されて前記補強用配線に接続されてなる第2の
電源配線とを具備することを特徴とする。
また、前記第2の電源配線は、前記第1の方向への折
曲げ部を有してなることを特徴とする。
また、前記補強用配線は、前記入出力セル用電源配線
から前記第1の方向に延在して配設されてなることを特
徴とする。
[作用] 本発明は、かかる構成を有するため、第3図に示すご
とく、左右に配置された入出力セルと内部の基本セル列
との間に、第2層電源配線に依る補強用の電源ライン20
3、204を配置する。左右の入出力セルの所定の電源端子
より、横方向に第1層金属配線201、202を、この補強用
の電源ラインまで引出し、第1層金属配線と第2層金属
配線とを接続するスルーホール205にて接続する。一方
内部の基本セル列を横方向に走る第1層金属配線201、2
02についても、この補強用の電源ラインまで引出し、第
1層金属配線と第2層金属配線とを接続するスルーホー
ルで接続する。この様にすると、左右の辺に配置された
入出力セルの配置の間隔p1と、内部に配置された基本セ
ルの縦方向の配置の間隔p2が、一致しなくとも、この補
強用電源ラインに依って容易に接続が可能となる。
但し、第4図に示す如く、第2層金属配線による縦方
向の補強用電源ラインのうち、基本セル側にあるvss 20
3に、入出力セルの電源端子208を接続する際に、第2層
金属配線による縦方向の補強用電源ラインvdd 204の上
にスルーホール205が、208の延長上に配置され208と203
を直線状に接続出来ない場合があるため、この場合に20
6なる位置に於て、203に接続すべき電源ライン201を第
4図に示す如く、折曲げ部404、405、406を設けること
によって、vss203と接続する。この場合には第1層金属
配線の最小間隔d以上を確保出来るよう折り曲げる。
さらに入出力セルから第2層金属配線による縦方向の
補強用電源ラインvddおよびvssに第1層金属配線202お
よび201によって配線を行う場合に、すでに入出力セル
の端子vddおよびvss207、208の延長上の近くに、右側の
基本セルへの給電の為に使われたスルーホール205が存
在する場合には、第4図の上から3番目の入出力セル40
3のvdd端子207からの配線の如く206なる位置に折曲げ部
407を設けることによって、第2層金属配線による縦方
向の補強用電源ラインと接続用のスルーホールを節約す
る事が出来る。
このように、マスタースライス方式のLSIの中で、左
右に配置された入出力セルの配置の間隔を、内部の基本
セルの配置の間隔と一致させる必要が無くなり、また入
出力セルの電源端子の位置も任意の位置をとったまま
で、より多くの入出力セルをチップ周囲に配置させる事
ができ、また左右の辺から内部の基本セル列への給電も
従来と同様に行う事ができる。
〔実施例〕
第3図は本発明の実施例における、内部基本セルへの
横方向の電源の給電方法を示す。
203、204は第2層金属配線による補強用のvssおよびv
ddの縦方向電源ラインである。
205は補強用の第1層金属配線と第2層金属配線を接
続するスルーホールである。
201、202は、左右の入出力セルおよび基本セル102か
らvssおよびvddの縦方向の第2層金属配線による補強用
電源ラインへ接続する横方向第1層電源供給ラインであ
る。
105は入出力セルである。
210、209は第2層金属配線による、入出力セル上のvd
dおよびvss電源ラインである。
第4図は本発明の実施例における、入出力セルから、
第2層金属配線による補強用のvdd用およびvssの縦方向
電源ラインへ、第1層金属配線に依って横方向の電源を
給電する場合に、その配線を途中で折り曲げる方法を示
す。ここで206は折り曲げる位置を示している。
〔発明の効果〕
以上述べたように本発明によれば、左右の辺にある入
出力セルと、内部に配置された、基本セルとの間に、縦
方向に補強のための第2層金属配線による電源ラインを
配置し、チップの左右の辺に配置される入出力セルの電
源配線をこの補強の為の第2層金属配線による電源ライ
ンに接続する際に配線を途中で折り曲げる事により、 (1)従来の左右の辺に縦方向に配置される入出力セル
の配置の間隔を、内部に配置された基本セルの縦方向の
配置の間隔に合わせる必要が無くなる事により、同一チ
ップに於いて配置できる入出力セル数を従来より増加さ
せ得る。
(2)上下の辺に配置される入出力セルと、左右に配置
される入出力セルの形状のみでなく、配置の間隔も同じ
にすることができる。この場合には、入出力セルの静電
気、ラッチアップを含めた電気的特性の均一化が可能と
なる。
(3)左右の辺に配置された、入出力セルから内部の基
本セルへの給電が従来同様に可能となる (4)入出力セルの電源端子位置を任意にすることがで
きるためマスタースライス方式に依って種々の機能を持
つ入出力セルを作成する際の、電源端子の位置の制約が
無くなる (5)配線を途中で折り曲げる事により縦方向の補強用
電源ラインで必要となるスルーホールの数を減少させる
事が出来る。
という効果を有する。
【図面の簡単な説明】
第1図はマスタースライス方式の大規模集積回路チップ
の全体的な概略図。 第2図は従来の内部基本セルへの横方向の電源の給電方
法を示す図。 第3図は本方式に依る内部基本セルへの横方向の電源の
給電方法を示す図。 第4図は第3図の拡大図。 101……チップ外形 102……基本セル 103……基本セル列 104……配線専用領域 105……入出力セル 201……第1層金属配線によるvss電源ライン 202……第1層金属配線によるvdd電源ライン 203……第2層金属配線によるvss補強用の縦方向電源ラ
イン 204……第2層金属配線によるvdd補強用の縦方向電源ラ
イン 205……第1層金属配線と第2層金属配線とのスルーホ
ール 206……折り曲げる位置 207……入出力セルの第1層金属配線によるvdd電源端子 208……入出力セルの第1層金属配線によるvss電源端子 209……第2層金属配線による入出力セル上のvss電源ラ
イン 210……第2層金属配線による入出力セル上のvdd電源ラ
イン 401、402、403……入出力セル 404、405、406、407……折り曲げ部

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】マトリックス状に第1の方向及び該第1の
    方向に直交する第2の方向に配設された複数の基本セル
    と、該複数の基本セルから離間して前記第1の方向に配
    設された入出力セルとからなるマスタースライス方式の
    半導体集積装置において、 前記入出力セルに電源を供給する前記第1の方向に配設
    された入出力セル用電源配線と、 前記複数の基本セルと前記入出力セルとに挟まれた領域
    に配設された補強用配線と、 前記基本セルの電源配線を前記第2の方向に引き出して
    前記補強用配線に接続されてなる第1の電源配線と、 前記入出力セル内の前記入出力セル用電源配線の接続部
    に接続されるとともに、該接続部から前記第2の方向に
    引き出されて前記補強用配線に接続されてなる第2の電
    源配線とを具備することを特徴とするマスタースライス
    方式の半導体集積装置。
  2. 【請求項2】前記第2の電源配線は、前記第1の方向へ
    の折曲げ部を有してなることを特徴とする請求項1記載
    のマスタースライス方式の半導体集積装置。
  3. 【請求項3】前記補強用配線は、前記入出力セル用電源
    配線から前記第1の方向に延在して配設されてなること
    を特徴とする請求項1又は2記載のマスタースライス方
    式の半導体集積装置。
JP8593689A 1989-04-05 1989-04-05 マスタースライス方式の半導体集積装置 Expired - Lifetime JP2707705B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8593689A JP2707705B2 (ja) 1989-04-05 1989-04-05 マスタースライス方式の半導体集積装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8593689A JP2707705B2 (ja) 1989-04-05 1989-04-05 マスタースライス方式の半導体集積装置

Publications (2)

Publication Number Publication Date
JPH02264454A JPH02264454A (ja) 1990-10-29
JP2707705B2 true JP2707705B2 (ja) 1998-02-04

Family

ID=13872648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8593689A Expired - Lifetime JP2707705B2 (ja) 1989-04-05 1989-04-05 マスタースライス方式の半導体集積装置

Country Status (1)

Country Link
JP (1) JP2707705B2 (ja)

Also Published As

Publication number Publication date
JPH02264454A (ja) 1990-10-29

Similar Documents

Publication Publication Date Title
JP2668981B2 (ja) 半導体集積回路
JP2707705B2 (ja) マスタースライス方式の半導体集積装置
JP2730220B2 (ja) マスタースライス方式の半導体集積装置
JPH04159751A (ja) 半導体集積回路装置およびその配線方法
JP3353397B2 (ja) 半導体集積回路
JPS6236303Y2 (ja)
JPH02208955A (ja) マスター・スライス方式集積回路装置
JP2901313B2 (ja) 大規模集積回路装置
JP2656263B2 (ja) 半導体集積回路装置
JPS63161638A (ja) 半導体集積回路の電源配線方法
JP2569477B2 (ja) ゲ−トアレイ
JP3647642B2 (ja) 半導体集積回路の電源回路及び電源配線方法並びに電源配線手順を実行するプログラムを記録した記録媒体
JPH03147350A (ja) マスタースライス方式集積回路装置
JPS63275138A (ja) 集積回路
JP2508206B2 (ja) 集積回路装置
JPH0927603A (ja) マスタスライス型ゲートアレイ
JPS60247943A (ja) 半導体集積回路装置
JPH0260148A (ja) 半導体集積回路装置
JP2682423B2 (ja) Lsiの複数線幅の配線方法
JPH07176617A (ja) 半導体集積回路装置及びその設計方法
JPH05343520A (ja) 半導体集積回路装置
JPS6248042A (ja) マスタ−スライス方式半導体集積回路
JPH04280471A (ja) マスタースライス方式の半導体集積回路装置
JPH0548054A (ja) マスタスライス型半導体集積回路装置
JPH0563088A (ja) 集積回路装置の電源配線

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20081017

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20091017

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 12