JPH03147350A - マスタースライス方式集積回路装置 - Google Patents
マスタースライス方式集積回路装置Info
- Publication number
- JPH03147350A JPH03147350A JP28564189A JP28564189A JPH03147350A JP H03147350 A JPH03147350 A JP H03147350A JP 28564189 A JP28564189 A JP 28564189A JP 28564189 A JP28564189 A JP 28564189A JP H03147350 A JPH03147350 A JP H03147350A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- layer metal
- metal wiring
- width
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 46
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 17
- 239000011159 matrix material Substances 0.000 claims description 6
- 230000002787 reinforcement Effects 0.000 abstract description 16
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 208000030402 vitamin D-dependent rickets Diseases 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマスタースライス方式集積回路装置における電
源の給電方法に関する。
源の給電方法に関する。
本発明はマスタースライス方式集積回路装置に於いて、
上下の辺にある入出力セルと、内部に配置された、基本
セルとの間を結ぶ縦方向の補強の為の電源ラインの幅に
、ある程度の自由度を持たせる事により、基本セルの中
で局所的に電力を消費する領域に対して、従来よりより
幅の広い電源ラインを採用でき、内部の基本セルに対し
て理想的な電源供給を可能にするものである。
上下の辺にある入出力セルと、内部に配置された、基本
セルとの間を結ぶ縦方向の補強の為の電源ラインの幅に
、ある程度の自由度を持たせる事により、基本セルの中
で局所的に電力を消費する領域に対して、従来よりより
幅の広い電源ラインを採用でき、内部の基本セルに対し
て理想的な電源供給を可能にするものである。
マスタースライス方式集積回路装置においては、第１図
に示す様に、１０１なるチップに対して、その中心部に
１０２なる基本セルをマトリクス状に配置し、チップ周
囲に対しては１０５なる入出力セルを配置するのが一般
的である。
に示す様に、１０１なるチップに対して、その中心部に
１０２なる基本セルをマトリクス状に配置し、チップ周
囲に対しては１０５なる入出力セルを配置するのが一般
的である。
そして、この基本セル・マトリクスの上に、複数個の能
動素子に依って構成された基本セルを、横方向または縦
方向に複数個使用して、その上に配線を施し、論理機能
を有するマクロセルを形成して、これらを配置している
。一方チツブの周囲には各々の入出力セル上に配線を施
し、論理機能を有する入出力の為のマクロセルを形成し
て、これらを配置している。１０４は入出力セルと内部
のマクロセルを結び付ける配線専用領域である。
動素子に依って構成された基本セルを、横方向または縦
方向に複数個使用して、その上に配線を施し、論理機能
を有するマクロセルを形成して、これらを配置している
。一方チツブの周囲には各々の入出力セル上に配線を施
し、論理機能を有する入出力の為のマクロセルを形成し
て、これらを配置している。１０４は入出力セルと内部
のマクロセルを結び付ける配線専用領域である。
第２図は従来の内部基本セルへの縦方向の電源の給電方
法である。上下の辺に配置されている、入出力セル１０
５の配置の間隔は、基本セル１０２の横方向の大きさの
整数倍に合わせである。これは内部の基本セルへの給電
用の電源の取り出し端子位置２０８．２０９がＩ１０セ
ル内の特定の位置に存在する事と、基本セルを複数使用
して構成される機能セルの中を通過てきる縦方向の配線
の位置が基本セルの左右の境界上に在ることに依る。ま
た入出力セルの持つ電源端子２０８．２０９および電源
ライン幅は、縦方向の必要最小限の配線幅である。
法である。上下の辺に配置されている、入出力セル１０
５の配置の間隔は、基本セル１０２の横方向の大きさの
整数倍に合わせである。これは内部の基本セルへの給電
用の電源の取り出し端子位置２０８．２０９がＩ１０セ
ル内の特定の位置に存在する事と、基本セルを複数使用
して構成される機能セルの中を通過てきる縦方向の配線
の位置が基本セルの左右の境界上に在ることに依る。ま
た入出力セルの持つ電源端子２０８．２０９および電源
ライン幅は、縦方向の必要最小限の配線幅である。
しかし、前述の従来技術では、
（１）チップ内部で局所的に電力を必要とする部分があ
るとき、特別に電源の補強を行えない。
るとき、特別に電源の補強を行えない。
（２）入出力セルについてもマスタースライス方式であ
り、種々の機能をもつ入出力セルが在るにも関わらず、
その電源端子の大きさが一定であるという問題点を有す
る。
り、種々の機能をもつ入出力セルが在るにも関わらず、
その電源端子の大きさが一定であるという問題点を有す
る。
本発明はこのような問題点を解決するもので、その目的
とするところはマスタースライス方式のチップ内部の特
定の領域で、電力を消費が行われる場合に、なるべくそ
の特定の領域のみを、最も効果的に電源補強する方法を
提供するところにある。
とするところはマスタースライス方式のチップ内部の特
定の領域で、電力を消費が行われる場合に、なるべくそ
の特定の領域のみを、最も効果的に電源補強する方法を
提供するところにある。
本発明は以上の問題点を解決するために、第３図に示す
ごとく、 電源の補強が必要ない場合は、上下の入出力セルの所定
の電源端子２０８．２０９より第２層金属配線に依る補
強用の′ｎｉ源ライン２０３．２０４を配線する。また
、この配線が横方向の第１層金属配線と交差する部分は
、第１層金属配線と第２層金属配線とを接続するスルー
ホール２０５で接続する。
ごとく、 電源の補強が必要ない場合は、上下の入出力セルの所定
の電源端子２０８．２０９より第２層金属配線に依る補
強用の′ｎｉ源ライン２０３．２０４を配線する。また
、この配線が横方向の第１層金属配線と交差する部分は
、第１層金属配線と第２層金属配線とを接続するスルー
ホール２０５で接続する。
電源の補強を行う場合は、上下の入出力セルの所定の電
源端子２１０．２１１より第２層金属配線に依る補強用
の電源ライン２１３．２１４を配線する。この場合に、
入出力セルの所定の電源端子の幅、および補強用電源ラ
インの幅を、基本セルの整数倍に第２層金属配線の幅を
足したものとする。また、この配線が横方向の第１層金
属配線と交差する部分は、第１層金属配線と第２層金属
配線とを接続するスルーホール２１２で接続する。
源端子２１０．２１１より第２層金属配線に依る補強用
の電源ライン２１３．２１４を配線する。この場合に、
入出力セルの所定の電源端子の幅、および補強用電源ラ
インの幅を、基本セルの整数倍に第２層金属配線の幅を
足したものとする。また、この配線が横方向の第１層金
属配線と交差する部分は、第１層金属配線と第２層金属
配線とを接続するスルーホール２１２で接続する。
本発明の上記の構成によれば、マスタースライス方式の
ＬＳＩチップ内部で局所的に電力を必要とする部分が存
在した場合には、特定機能の入出力セルのビンに対応さ
せた、従来より遥かに線幅の広い補強用電源ラインを経
由して局所的に電力の供給が行える。
ＬＳＩチップ内部で局所的に電力を必要とする部分が存
在した場合には、特定機能の入出力セルのビンに対応さ
せた、従来より遥かに線幅の広い補強用電源ラインを経
由して局所的に電力の供給が行える。
また一般的に、マスタースライス方式のＬＳＩにおいて
は、全てのチップが電力を消費とするとは限らず、電力
を消費しなくて済むものもある。
は、全てのチップが電力を消費とするとは限らず、電力
を消費しなくて済むものもある。
またあるチップの全ての部分が電力を消費するとも言え
ず、特定領域のみで電力消費が行われる場合も多い。こ
のため本発明は、チップ全体を均等に電源補強するので
はなく、局所的集中的に電源補強が必要な領域のみを補
強する事に依って、より効果的な電源補強をめざす。
ず、特定領域のみで電力消費が行われる場合も多い。こ
のため本発明は、チップ全体を均等に電源補強するので
はなく、局所的集中的に電源補強が必要な領域のみを補
強する事に依って、より効果的な電源補強をめざす。
〔実 施 例〕
第３図は本発明の実施例における、内部基本セルへの横
方向の電源の給電方法を示す。
方向の電源の給電方法を示す。
２０３．２０４は第２層金属配線による補強用のｖｓｓ
およびｖｄｄの縦方向電源ラインである。
およびｖｄｄの縦方向電源ラインである。
２０５は補強用の第１層金属配線と第２層金属配線を接
続するスルーホールである。
続するスルーホールである。
２０１．２０２は、左右の入出力セルおよび基本セル１
０２からＶＳＳおよびｖｄｄの縦方向の第２層金属配線
による電源ラインへ接続する横方向第１層電源供給ライ
ンである。
０２からＶＳＳおよびｖｄｄの縦方向の第２層金属配線
による電源ラインへ接続する横方向第１層電源供給ライ
ンである。
１、０５は入出力セルである。
２０９．２０８は第２層金属配線による、入出力セル上
のｖａｄおよびＶＳＳｍ源端子である。
のｖａｄおよびＶＳＳｍ源端子である。
２０６．２０７は第１層金属配線による、入出力セル上
のｖｄｄおよびｖｓｓ［源端子である。
のｖｄｄおよびｖｓｓ［源端子である。
２１１．２１．０は第２層金属配線による、入出力セル
上の強化用のｖｄｄおよびｖｓｓ電源端子である。
上の強化用のｖｄｄおよびｖｓｓ電源端子である。
２１２は第１層金属配線と第２層金属配線との強化用ス
ルーホール。
ルーホール。
２１４．２１３は第２層金属配線による、入出力セル上
の強化用のｖｄｄおよびｖｓｓ［源ラインである。
の強化用のｖｄｄおよびｖｓｓ［源ラインである。
縦方向の第２層金属配線によるｖｄｄおよびＶｓｓ電源
ライン２０４．２１４および２０３．２１３については
、チップ上辺に配置された入出力セル１０５の中のｖｄ
ａおよびｖｓｓ［源端子２０９．２１１および２０８．
２１０よりマトリクス状に配置された基本セル１０２へ
１致電されている。
ライン２０４．２１４および２０３．２１３については
、チップ上辺に配置された入出力セル１０５の中のｖｄ
ａおよびｖｓｓ［源端子２０９．２１１および２０８．
２１０よりマトリクス状に配置された基本セル１０２へ
１致電されている。
この場合強化用の縦方向電源ラインの幅は基本セルの整
数倍に第２層金属配線の幅を足した太さすなわちＷ ２
− ｖ ＊ ｗ ｂ ｃ ＋ｗ １となっている。
数倍に第２層金属配線の幅を足した太さすなわちＷ ２
− ｖ ＊ ｗ ｂ ｃ ＋ｗ １となっている。
チップ下辺についても上辺と同様である。
横方向の第１層金属配線によるｖｄｄおよびＶｓｓｆｉ
源ライン２０６．２０７についてはチップ左辺に配置さ
れた入出力セル１０５の中のｖｄｄおよびｖｓｓ電源端
子２０６．２０７よりマトリクス状に配置された基本セ
ル１０２に共電されている。チップ右辺についても左辺
と同様である。
源ライン２０６．２０７についてはチップ左辺に配置さ
れた入出力セル１０５の中のｖｄｄおよびｖｓｓ電源端
子２０６．２０７よりマトリクス状に配置された基本セ
ル１０２に共電されている。チップ右辺についても左辺
と同様である。
縦方向および横方向のｖｄｄｒｆＡ源ライン２０９．２
１１．２０６およびｖｓｓ１Ｔ１源ライン２０８．２１
０．２０７については、スルーホール２０５、および２
１１によって互いの交査点において接続されている。
１１．２０６およびｖｓｓ１Ｔ１源ライン２０８．２１
０．２０７については、スルーホール２０５、および２
１１によって互いの交査点において接続されている。
横方向および縦方向に配置される入出力セルの間隔は基
本セル１０２の横幅および縦幅の整数倍である。
本セル１０２の横幅および縦幅の整数倍である。
以上述べたように本発明によれば、上下の辺にある入出
力セルと、内部に配置された、基本セルとの間に、縦方
向に補強のための第２層金属配線による電源ラインを配
線する際に、その配線幅および上下に位置する入出力セ
ルの端子幅に、基本セルの幅の整数倍にその本来の配線
幅を加えたものを、採用する事に依り、 （１）チップ内部で局所的に電力を必要とする部分にこ
の補強用電源ラインを経由１．て電源の供給が行える。
力セルと、内部に配置された、基本セルとの間に、縦方
向に補強のための第２層金属配線による電源ラインを配
線する際に、その配線幅および上下に位置する入出力セ
ルの端子幅に、基本セルの幅の整数倍にその本来の配線
幅を加えたものを、採用する事に依り、 （１）チップ内部で局所的に電力を必要とする部分にこ
の補強用電源ラインを経由１．て電源の供給が行える。
（２）入出力セルの横幅Ｐ１の許す範囲で、電源補強す
べき程度に合わせて、配線幅を定義できる。
べき程度に合わせて、配線幅を定義できる。
第１図はマスタースライス方式の大規模集積回路チップ
の全体的な概略図。 第２図は従来の内部基本セルへの縦方向の電源の給電方
法を示す図。 第３図は本方式に依る内部基本セルへの縦方向の電源の
給電方法を示す図。 １０１拳 １０２ ・ １０３・ １０４ φ １０５ 醗 ２０１ ・ ２０２・ ・ ２０３・ ・ ２０４ ・ ２０５ ・ ・ チップ外形 基本セル 基本セル列 配線専用領域 入出力セル 第１層金属配線によるｖｓｓｔ源 ライン 第１層金属配線によるｖｄｄ電源 ライン 第２層金属配線によるｖｓｓ電源 ライン 第２層金属配線によるｖｄｄ電源 ライン 第１層金属配線と第２層金属配線 ２０６ ・ ・ ２０７ ・ ・ ２０８φ ・ ２０９ 醗 ・ ２１０ 中 脅 １１ ２１２ ・ ・ ２１３−− ２１４ ・ とのスルーホール ・入出力セルの第１層金属配線によ るｖｄｄ電源端子 ・入出力セルの第１層金属配線によ るｖｓｓ電源端子 ・入出力セルの第２層金属配線によ るｖｓｓ電源ライン ・入出力セルの第２層金属配線によ るｖｄｄ電源ライン ・入出力セルの第２層金属配線によ る強化用のｖｓｓ電源電源 端太出力セルの第２層金属配線によ る強化用のｖｄｄｒｉ源端了 ・第１層金属配線と第２層金属配線 との強化用スルーホール ・第２層金属配線による強化用ｖｓ Ｓ電源ライン ・第２層金属配線による強化用ｖｄ ｄ電源ライン 菓 乙 ｌ因
の全体的な概略図。 第２図は従来の内部基本セルへの縦方向の電源の給電方
法を示す図。 第３図は本方式に依る内部基本セルへの縦方向の電源の
給電方法を示す図。 １０１拳 １０２ ・ １０３・ １０４ φ １０５ 醗 ２０１ ・ ２０２・ ・ ２０３・ ・ ２０４ ・ ２０５ ・ ・ チップ外形 基本セル 基本セル列 配線専用領域 入出力セル 第１層金属配線によるｖｓｓｔ源 ライン 第１層金属配線によるｖｄｄ電源 ライン 第２層金属配線によるｖｓｓ電源 ライン 第２層金属配線によるｖｄｄ電源 ライン 第１層金属配線と第２層金属配線 ２０６ ・ ・ ２０７ ・ ・ ２０８φ ・ ２０９ 醗 ・ ２１０ 中 脅 １１ ２１２ ・ ・ ２１３−− ２１４ ・ とのスルーホール ・入出力セルの第１層金属配線によ るｖｄｄ電源端子 ・入出力セルの第１層金属配線によ るｖｓｓ電源端子 ・入出力セルの第２層金属配線によ るｖｓｓ電源ライン ・入出力セルの第２層金属配線によ るｖｄｄ電源ライン ・入出力セルの第２層金属配線によ る強化用のｖｓｓ電源電源 端太出力セルの第２層金属配線によ る強化用のｖｄｄｒｉ源端了 ・第１層金属配線と第２層金属配線 との強化用スルーホール ・第２層金属配線による強化用ｖｓ Ｓ電源ライン ・第２層金属配線による強化用ｖｄ ｄ電源ライン 菓 乙 ｌ因
Claims (1)
- 【特許請求の範囲】 （ａ）複数個の能動素子に依って構成された基本セルを
マトリクス状に配置し、前記能動素子を横方向または縦
方向に複数個使用して、その上に配線を施し、論理機能
を有するマクロセルを形成し （ｂ）このマクロセルを複数使用して、これらを相互に
配線することに依って、種々のＬＳＩを構成することを
特徴とするマスタースライス方式集積回路装置に於いて
、 （ｃ）上辺、下辺に配置された入出力セルと内部にマト
リクス状に配置された基本セルとの間に、第２層金属配
線による縦方向の補強用電源ラインを通す場合に、この
入出力セルの電源端子および補強用電源ラインの幅に、
基本セルの整数倍に第２層金属配線の幅を足した太さを
採用することに依って （ｄ）内部の基本セルで特に電力を必要とする領域に、
この補強用電源ラインを経由して電源の供給が充分でき
るようにしたことを特徴とするマスタースライス方式集
積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28564189A JPH03147350A (ja) | 1989-11-01 | 1989-11-01 | マスタースライス方式集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28564189A JPH03147350A (ja) | 1989-11-01 | 1989-11-01 | マスタースライス方式集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03147350A true JPH03147350A (ja) | 1991-06-24 |
Family
ID=17694160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28564189A Pending JPH03147350A (ja) | 1989-11-01 | 1989-11-01 | マスタースライス方式集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03147350A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767011A (en) * | 1993-12-14 | 1998-06-16 | Oki Semiconductor, An Operating Group Of Oki America, Inc. Or Oki America, Inc. | Fabrication method for integrated circuits |
| WO2003034497A1 (en) * | 2001-10-17 | 2003-04-24 | International Business Machines Corporation | Integrated circuit bus grid having wires with pre-selected variable widths |
-
1989
- 1989-11-01 JP JP28564189A patent/JPH03147350A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767011A (en) * | 1993-12-14 | 1998-06-16 | Oki Semiconductor, An Operating Group Of Oki America, Inc. Or Oki America, Inc. | Fabrication method for integrated circuits |
| US5923089A (en) * | 1993-12-14 | 1999-07-13 | Oki America, Inc. | Efficient routing method and resulting structure for integrated circuits |
| WO2003034497A1 (en) * | 2001-10-17 | 2003-04-24 | International Business Machines Corporation | Integrated circuit bus grid having wires with pre-selected variable widths |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6344734A (ja) | 半導体装置 | |
| JPH03147350A (ja) | マスタースライス方式集積回路装置 | |
| JPS61202451A (ja) | 半導体集積回路の配線構体 | |
| JPS61193467A (ja) | 半導体集積回路装置 | |
| JP2730220B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JP2707705B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JPS6236303Y2 (ja) | ||
| JPS61208237A (ja) | マスタスライス集積回路 | |
| JPH03191550A (ja) | 半導体装置 | |
| JPH0357245A (ja) | 半導体装置の製造方法 | |
| JP2757445B2 (ja) | 半導体装置 | |
| JP3022563B2 (ja) | 半導体装置 | |
| JPH0226046A (ja) | マスター・スライス半導体集積回路装置 | |
| JP2505039B2 (ja) | 機能ブロック上を通過する配線の配線方法 | |
| JPH03183163A (ja) | 半導体集積回路 | |
| JPH0729978A (ja) | 半導体集積回路 | |
| KR100412988B1 (ko) | 반도체 칩의 자동 배치 설계 방법 | |
| JPH0329363A (ja) | メモリーを塔載したゲートアレー | |
| JP4544230B2 (ja) | 半導体集積回路 | |
| JPH03283547A (ja) | ＣＭＯＳ．ＢｉＣＭＯＳ混在半導体集積回路 | |
| JPH0548054A (ja) | マスタスライス型半導体集積回路装置 | |
| JPH03116868A (ja) | 半導体集積回路装置 | |
| JPH0332044A (ja) | 半導体集積回路 | |
| JPH01152643A (ja) | 半導体集積回路 | |
| JPH02248049A (ja) | 半導体集積回路 |