JP2505039B2 - 機能ブロック上を通過する配線の配線方法 - Google Patents

Description

【発明の詳細な説明】 〔発明の概要〕 大規模集積回路における機能ブロック上を通過する配
線の配線方法に関し、 無駄な配線領域を減少させてチップ面積の減少を図る
ことを目的とし、 少なくとも１つの機能ブロックと、該機能ブロック上
を通る配線を持つセル群または端子を備える集積回路に
おける、該機能ブロック上を通過する配線の配線方法に
おいて、該機能ブロック上を通過させたい配線のうち、
横方向で通る配線の数と縦方向で通る配線の数を調べ
て、多い方の配線の方向を該機能ブロック上を通過でき
る配線の方向とし、該多い方の配線に機能ブロックを通
過させ、少い方の配線は機能ブロックを迂回させるよう
構成する。

〔産業上の利用分野〕

本発明は、大規模集積回路における機能ブロック上を
通過する配線の配線方法に関する。

大規模集積回路（LSI）の設計にはスタンダードセル
方式、階層レイアウト方式などが採用されている。LSI
では多数のナンド、ノアなどの各種論理ゲートが搭載さ
れる他、RAM,ROMなどのメモリが搭載されることもあ
る。論理ゲートは複数個のトランジスタ、抵抗などで構
成されるが、スタンダードセル方式ではナンド，ノア，
フリップフロップ等のある機能を実行するひとまとまり
の回路（論理ゲート１以上）を１スタンダードセルとし
て扱い、矩形のこのスタンダードセルを横（幅）方向に
並べてセル列とし、チップ上ではかゝるセル列を縦（高
さ）方向に複数個並べる。

ゲートアレイでも同様なレイアウトになるが、ゲート
アレイでは各セルの幅、高さ及びセル列の上下の間隔が
一定である。スタンダードセル方式では各セルの幅、高
さ及びセル列の上下の間隔が可変である。

LSIでは極めて多数の論理ゲート等が搭載されるの
で、１チップ全体のレイアウト設計を同時にするという
方式を避け、何分割かした各領域を個々に設計し、各領
域についても更に細分して設計するという方式をとる。
これが階層レイアウト方式である。本発明でいう機能ブ
ロックとは、スタンダードセル方式のLSIにおけるスタ
ンダードセル（論理ゲート）に対するRAM,ROMなどのメ
モリブロック、階層レイアウト方式における未設計領域
に対する設計済み領域をいう。機能ブロックは、スタン
ダードセルに比べて物理的に不規則な形状を持つ。

近年のLSIの高集積化によりLSI内の配線量は増大する
傾向にあり、それに伴ないチップサイズが増大する傾向
にあるが、チップサイズの増大は歩留りへの影響が大き
い。そのため、配線領域縮小のために効率的に機能ブロ
ック上を通過する配線方法が必要になる。

〔従来の技術〕

第３図で従来のスタンダードセル方式によるLSIの機
能ブロック周辺の配線方法を説明する。11〜14はセル群
またはその領域で、複数個のスタンダードセル31を横
（幅）方向に配列してなるセル列32を、縦（高さ）方向
に複数個並べている。セル群にはかゝる領域33が複数個
含まれることもある。20は機能ブロックである。セル群
11と13を結ぶまたはセル群12と14を結ぶ場合は配線41,4
2を施す必要がある。

配線41,42を最短距離で施すには、第３図（ａ）で
は、これらの配線41,42が機能ブロック20上を通るよう
にすればよい。しかしこれでは配線41,42が機能ブロッ
ク20で交差することになり、機能ブロック上での配線交
差は認められていない。即ち配線は最下層（最基板側）
のポリシリコン、それより順次上のメタル、第１層、同
第２層、同第３層で行なわれるが、機能ブロックはこれ
らのうちのポリシリコンとメタル第１層、同第２層で配
線されるから、機能ブロック上を通す配線にはメタル第
３層しか残っておらず、交差する配線41,42を通すこと
はできない。

〔発明が解決しようとする課題〕

機能ブロック上を通す配線は縦または横の一方向に限
定されている。通常、メタル第１層は横方向、メタル第
２層は縦方向、メタル第３層は横方向と決められている
（設計基準）ので、機能ブロック上を通す配線は横方向
となる。そこで縦方向の配線41は５本、横方向の配線42
は２本とすると、第３図（ｂ）の如くなる。これでは多
数の配線が折曲しながら通るから、大きな配線領域を消
費する。

機能ブロック上を通過させる配線の方向を縦方向とし
ても、縦配線41が少数本で横配線42が多数な場合、やは
り大きな配線領域を消費する。なお第３図ではセル群と
機能ブロックとが離れており、配線41は機能ブロック20
とセル群14との間の隙間を通って延びているが、これは
当該配線層においての事であり、他の層では異なる、例
えばセル群14の他の配線層および基板領域は配線41の下
部にあることもある（この方が一般的）。しかしかゝる
配線方式では大きな配線領域が浪費され、無駄が多い点
は変りない。

この無駄な配線領域は、縦、横の各配線の数から見
て、通過させる方向が適当でなく、（横水平）方向に通
過させたい配線と縦（垂直）方向に通過させたい配線の
本数の差が開く程、大きくなってしまう。

本発明はかゝる点を改善し、無駄な配線領域を減少さ
せてチップ面積の減少を図ることを目的とするものであ
る。

〔課題を解決するための手段〕

第１図に示すように本発明では、機能ブロック20上を
通過する配線は数の多い方41とし、数の少ない方の配線
42は機能ブロック20を迂回させる。

これには機能ブロック20を通過させたい配線（例えば
最短距離配線なら通過することになる配線）をピックア
ップし、これらのうち、横方向で通る配線と縦方向で通
る配線の数を求めて比較し、多い方の方向をその機能ブ
ロック上の配線方向と定めればよい。

全図を通してそうであるが、他の図と同じ部分には同
じ符号が付してある。本例では縦方向配線41と５本、横
方向配線42は２本であるから、縦方向配線の方が多く、
従って機能ブロック上を通過する配線の方向は縦方向と
して、縦方向配線41を機能ブロック上に通し、横方向配
線42は機能ブロックを迂回させる。

配線41,42はセル群間を結ぶものとは限らず、チップ
周辺の端子ピンまたはモジュール端子とセル群を結ぶも
のでも有り得る。

〔作用〕

この方法によれば、機能ブロックの周辺の状態によっ
て機能ブロック上の配線の通過方法を決定するので、機
能ブロック上を有効に利用して配線でき、機能ブロック
を迂回する配線が少なくなって、無駄な配線領域の僅少
化が図れる。

〔実施例〕

第２図に本発明の実施例を示す。第２図（ａ）では機
能ブロック20を通過させたい（最短距離配線なら通過す
る）配線は縦（垂直）方向に10本、横（水平）方向に３
本であり、従って機能ブロック通過配線の方向は垂直方
向としている。

セル31Aとセル31Bの端子間を接続するには、セル31A
のポリシリコン配線PLをメタル第２層M2にスルーホール
で接続し、該M2で他のセル上を通過させ（セルはポリシ
リコンとメタル第１層で配線する）、スルーホールでメ
タル第３層M3に接続し、該M3で機能ブロック20上を通過
させる。以後スルーホールでM2,M1,PLとつなぎ、セル31
Bの端子と接続する。

セル31A,31Bの端子と接続する配線層は、その端子の
層によって決まる。機能ブロック上を通過する配線も同
様に配線される。

セル31Cとセル31Dを結ぶ配線は、機能ブロック20を迂
回する。図示のようにこれはPL、スルーホール、M2、ス
ルーホール、M1、スルーホール、M2の経路をとる。機能
ブロックを迂回する他の配線も同様に配線される。

第２図（ｂ）では機能ブロック20上を通過させたい配
線はモジュール端子51,52,……とセル31D,31E,……を結
ぶ配線である。本例ではこの配線は垂直方向に２本、水
平方向に５本であり、従って機能ブロック通過配線の方
向は水平方向とする。端子51とセル31Eの端子を接続す
る場合、端子51がメタル第２層なのでM2で引出してスル
ーホールでM3と接続し、該M3で機能ブロック20上を通過
させ、以後セル31Eの端子の層に合わせて、スルーホー
ルで層を変えて接続する。

モジュール端子52はメタル第３層M3であり、従ってこ
の場合はスルーホールで層を変えることなくこのまゝM3
で機能ブロックを通過し、セル31Dの端子へ、スルーホ
ールで層を合せて結線する。

〔発明の効果〕

以上説明したように本発明によれば、機能ブロックを
迂回する配線が少なくなり、無駄な配線領域が少なくな
って、チップ面積の縮少に寄与する所が大きい。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の実施例を示す説明図、 第３図は従来の配線方法の説明図である。 第１図で11〜14はセル群、20は機能ブロック、41,42は
配線である。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】少なくとも１つの機能ブロック（20）と、
   該機能ブロック上を通る配線を持つセル群（11,12,…）
   または端子（51,52,…）を備える集積回路における、該
   機能ブロック上を通過する配線の配線方法において、 該機能ブロック上を通過させたい配線のうち、横方向で
   通る配線（42）の数と縦方向で通る配線（41）の数を調
   べて、多い方の配線の方向を該機能ブロック上を通過で
   きる配線の方向とし、 該多い方の配線に機能ブロックを通過させ、少い方の配
   線は機能ブロックを迂回させることを特徴とする、機能
   ブロック上を通過する配線の配線方法。