JP2901313B2 - 大規模集積回路装置 - Google Patents
大規模集積回路装置Info
- Publication number
- JP2901313B2 JP2901313B2 JP2140834A JP14083490A JP2901313B2 JP 2901313 B2 JP2901313 B2 JP 2901313B2 JP 2140834 A JP2140834 A JP 2140834A JP 14083490 A JP14083490 A JP 14083490A JP 2901313 B2 JP2901313 B2 JP 2901313B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- supply line
- region
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は大規模集積回路装置に関し、特にマスタース
ライス方式の大規模集積回路装置に関する。
ライス方式の大規模集積回路装置に関する。
第２図は従来の一例を示す大規模集積回路装置のチッ
プ上の配線パターン図、第３図は第２図のＡ部を拡大し
て示した配線パターン図である。従来、この種の大規模
集積回路装置（以下ゲートアレイLSIと称する）のチッ
プ上に形成された回路素子及び配線パターンは、第２図
に示すように、内部にトランジスタ等の素子からなる内
部セルがＸ方向及びＹ方向に繰り返し配置して形成され
た内部セル領域２と、この内部セル領域の外周に配設し
た入出力回路領域３と、更にその外周部に配列したボン
ディングパッド４とを備えている。また、内部セルに接
続する電源配線とグランド配線は、第３図に示すよう
に、一層面内にある電源配線７からそれぞれの同じ一層
面内にある個別配線71,72,73,74及び75と接続し、同じ
一層面内に形成されたグランド配線６からコンタクトホ
ール８を介して二層面内の分岐クランド配線66に接続
し、この分岐グランド配線66より再び一層面内にある個
別グランド配線61,62,63,64及び65にコンタクトホール8
aを介して接続していた。
プ上の配線パターン図、第３図は第２図のＡ部を拡大し
て示した配線パターン図である。従来、この種の大規模
集積回路装置（以下ゲートアレイLSIと称する）のチッ
プ上に形成された回路素子及び配線パターンは、第２図
に示すように、内部にトランジスタ等の素子からなる内
部セルがＸ方向及びＹ方向に繰り返し配置して形成され
た内部セル領域２と、この内部セル領域の外周に配設し
た入出力回路領域３と、更にその外周部に配列したボン
ディングパッド４とを備えている。また、内部セルに接
続する電源配線とグランド配線は、第３図に示すよう
に、一層面内にある電源配線７からそれぞれの同じ一層
面内にある個別配線71,72,73,74及び75と接続し、同じ
一層面内に形成されたグランド配線６からコンタクトホ
ール８を介して二層面内の分岐クランド配線66に接続
し、この分岐グランド配線66より再び一層面内にある個
別グランド配線61,62,63,64及び65にコンタクトホール8
aを介して接続していた。
上述した従来のマスタースライス方式のゲートアレイ
LSIは、内部セル領域と入出力回路領域とを接続する電
源配線とグランド配線を個別に接続しなければならない
為、その配線の設計工数が増大し、且つ、接続領域の自
由度が少ないという欠点がある。
LSIは、内部セル領域と入出力回路領域とを接続する電
源配線とグランド配線を個別に接続しなければならない
為、その配線の設計工数が増大し、且つ、接続領域の自
由度が少ないという欠点がある。
ここで、本発明の目的は、以上の欠点を解決し、内部
セル領域と入出力回路領域とを接続する電源配線と、グ
ランド配線との設計を単純化し、それにより設計工数を
低減すると共に、接続領域での配線接続の自由度を増加
することのできるマスタースライス方式のゲートアレイ
LSIを提供することにある。
セル領域と入出力回路領域とを接続する電源配線と、グ
ランド配線との設計を単純化し、それにより設計工数を
低減すると共に、接続領域での配線接続の自由度を増加
することのできるマスタースライス方式のゲートアレイ
LSIを提供することにある。
本発明の大規模集積回路装置は、複数個の内部セルを
配列した内部セル領域と、この内部セル領域の外周に位
置する入出力回路領域と、前記内部セル領域に近い前記
入出力回路領域内の所定の層に設けられた第１の電源配
線と、前記第１の電源配線よりも前記内部セル領域から
遠い前記入出力回路領域内の前記所定の層に設けられた
第２の電源配線と、前記内部セル領域と前記入出力回路
領域との間に設けられ前記内部セルと前記第１の電源配
線及び前記第２の電源配線とを接続する接続領域と、前
記接続領域内の前記所定の層とは別の層上に前記第１及
び第２の電源配線と並行して設けられ前記第２の電源配
線と接続される中継配線と、前記複数の内部セルに電源
電圧を供給するために前記所定の層と同じ層に設けられ
前記第１の電源配線と接続された第１の個別配線及び前
記中継配線とコンタクトホールを介して接続された第２
の個別配線とを備えることを特徴とする。
配列した内部セル領域と、この内部セル領域の外周に位
置する入出力回路領域と、前記内部セル領域に近い前記
入出力回路領域内の所定の層に設けられた第１の電源配
線と、前記第１の電源配線よりも前記内部セル領域から
遠い前記入出力回路領域内の前記所定の層に設けられた
第２の電源配線と、前記内部セル領域と前記入出力回路
領域との間に設けられ前記内部セルと前記第１の電源配
線及び前記第２の電源配線とを接続する接続領域と、前
記接続領域内の前記所定の層とは別の層上に前記第１及
び第２の電源配線と並行して設けられ前記第２の電源配
線と接続される中継配線と、前記複数の内部セルに電源
電圧を供給するために前記所定の層と同じ層に設けられ
前記第１の電源配線と接続された第１の個別配線及び前
記中継配線とコンタクトホールを介して接続された第２
の個別配線とを備えることを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すゲートアレイLSIの
チップ上の配線パターンの部分拡大図である。このゲー
トアレイLSIは、同図に示すように、従来例と同様に多
数のボンディングパッドから、信号ならびに電源が供給
され、入出力回路領域３の入力回路により信号を受け
て、内部セル領域２の多数の内部セル１により論理が組
まれ、入出力回路領域３の出力回路ボンディングパッド
によって、信号が出力される。一方供給された電源は、
入出力回路領域３上に、電源配線６とグランド配線７と
を並行して設けることによって入出力回路への電源供給
を行っている。このゲートアレイLSIの従来と異なる点
は、内部セル１の個々に接続する個別グランド線61,62,
63,64及び65にコンタクトホール8aを介して接続される
グランド中継配線９を接続領域５の外周部に設けたこと
である。しかも、このグランド中継配線９を電源配線７
とは別層にしたことである。このように、グランド中継
線９を接続領域５の外周囲に直線状に設け、電源配線７
と別層に形成することによって、各個別電源線71,72,7
3,74及び75と個別グランド線61,62,63,64及び65は、直
線的な単純な設計で、且つより狭い領域内で自由な位置
に配置することができ、規模・配線方法の変更なども容
易に修正が可能となるばかりか、配線自体も短くなり、
より応答を早くすることが出来る利点がある。
チップ上の配線パターンの部分拡大図である。このゲー
トアレイLSIは、同図に示すように、従来例と同様に多
数のボンディングパッドから、信号ならびに電源が供給
され、入出力回路領域３の入力回路により信号を受け
て、内部セル領域２の多数の内部セル１により論理が組
まれ、入出力回路領域３の出力回路ボンディングパッド
によって、信号が出力される。一方供給された電源は、
入出力回路領域３上に、電源配線６とグランド配線７と
を並行して設けることによって入出力回路への電源供給
を行っている。このゲートアレイLSIの従来と異なる点
は、内部セル１の個々に接続する個別グランド線61,62,
63,64及び65にコンタクトホール8aを介して接続される
グランド中継配線９を接続領域５の外周部に設けたこと
である。しかも、このグランド中継配線９を電源配線７
とは別層にしたことである。このように、グランド中継
線９を接続領域５の外周囲に直線状に設け、電源配線７
と別層に形成することによって、各個別電源線71,72,7
3,74及び75と個別グランド線61,62,63,64及び65は、直
線的な単純な設計で、且つより狭い領域内で自由な位置
に配置することができ、規模・配線方法の変更なども容
易に修正が可能となるばかりか、配線自体も短くなり、
より応答を早くすることが出来る利点がある。
以上説明したように本発明は入出力回路領域内側に電
源配線を配線し、内部セル領域と入出力回路領域との接
続領域の外側領域内に直線状のグランド中継配線を電源
配線と別層に設けることによって入出力回路領域と内部
セル領域とを接続する電源線及びグランド線を単純な直
線配線で接続出来るのでグランド配線と電源配線の設計
の単純化及び設計の自由度が図れるゲートアレイLSIが
得られるという効果がある。
源配線を配線し、内部セル領域と入出力回路領域との接
続領域の外側領域内に直線状のグランド中継配線を電源
配線と別層に設けることによって入出力回路領域と内部
セル領域とを接続する電源線及びグランド線を単純な直
線配線で接続出来るのでグランド配線と電源配線の設計
の単純化及び設計の自由度が図れるゲートアレイLSIが
得られるという効果がある。
第１図は本発明の一実施例を示すゲートアレイLSIのチ
ップ上の配線パターンの部分拡大図、第２図は従来の一
例を示すゲートアレイLSIのチップ上の配線パターン
図、第３図は第２図のＡ部を拡大して示した配線パター
ン図である。 １……内部セル、２……内部セル領域、３……入出力回
路領域、４……ボンディングパッド、５……接続領域、
６……グランド配線、７……電源配線、8,8a……コンタ
クトホール、66……分岐グランド配線、９……グランド
中継配線、61,62,63,64,65……個別グランド線、71,72,
73,74,75……個別電源線。
ップ上の配線パターンの部分拡大図、第２図は従来の一
例を示すゲートアレイLSIのチップ上の配線パターン
図、第３図は第２図のＡ部を拡大して示した配線パター
ン図である。 １……内部セル、２……内部セル領域、３……入出力回
路領域、４……ボンディングパッド、５……接続領域、
６……グランド配線、７……電源配線、8,8a……コンタ
クトホール、66……分岐グランド配線、９……グランド
中継配線、61,62,63,64,65……個別グランド線、71,72,
73,74,75……個別電源線。
Claims (1)
- 【請求項１】複数個の内部セルを配列した内部セル領域
と、この内部セル領域の外周に位置する入出力回路領域
と、前記内部セル領域に近い前記入出力回路領域内の所
定の層に設けられた第１の電源配線と、前記第１の電源
配線よりも前記内部セル領域から遠い前記入出力回路領
域内の前記所定の層に設けられた第２の電源配線と、前
記内部セル領域と前記入出力回路領域との間に設けられ
前記内部セルと前記第１の電源配線及び前記第２の電源
配線とを接続する接続領域と、前記接続領域内の前記所
定の層とは別の層上に前記第１及び第２の電源配線と並
行して設けられ前記第２の電源配線と接続される中継配
線と、前記複数の内部セルに電源電圧を供給するために
前記所定の層と同じ層に設けられ前記第１の電源配線と
接続された第１の個別配線及び前記中継配線とコンタク
トホールを介して接続された第２の個別配線とを備える
ことを特徴とする大規模集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140834A JP2901313B2 (ja) | 1990-05-30 | 1990-05-30 | 大規模集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140834A JP2901313B2 (ja) | 1990-05-30 | 1990-05-30 | 大規模集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0434975A JPH0434975A (ja) | 1992-02-05 |
| JP2901313B2 true JP2901313B2 (ja) | 1999-06-07 |
Family
ID=15277800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2140834A Expired - Lifetime JP2901313B2 (ja) | 1990-05-30 | 1990-05-30 | 大規模集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2901313B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0831524B2 (ja) * | 1986-07-23 | 1996-03-27 | 株式会社日立製作所 | 半導体集積回路装置 |
-
1990
- 1990-05-30 JP JP2140834A patent/JP2901313B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0434975A (ja) | 1992-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH073840B2 (ja) | 半導体集積回路 | |
| JPH0480538B2 (ja) | ||
| JPH0434309B2 (ja) | ||
| JP2901313B2 (ja) | 大規模集積回路装置 | |
| JPS6329826B2 (ja) | ||
| JPS6070742A (ja) | マスタ・スライス型半導体装置 | |
| JPS6080250A (ja) | 半導体装置 | |
| JP2702155B2 (ja) | 半導体集積回路 | |
| JPS59197151A (ja) | 半導体集積回路装置 | |
| JP3186715B2 (ja) | 半導体集積回路装置 | |
| JP2730220B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JPS61225845A (ja) | 半導体装置 | |
| JP2707705B2 (ja) | マスタースライス方式の半導体集積装置 | |
| JP2533810B2 (ja) | 半導体装置 | |
| JPS63260048A (ja) | マスタ−スライス型半導体装置 | |
| JP2569477B2 (ja) | ゲ−トアレイ | |
| JPH04252073A (ja) | マスタースライス方式半導体集積回路 | |
| JPS6248042A (ja) | マスタ−スライス方式半導体集積回路 | |
| JPS58210636A (ja) | 半導体集積回路装置 | |
| JP2671537B2 (ja) | 半導体集積回路 | |
| JPH0927603A (ja) | マスタスライス型ゲートアレイ | |
| JPH09148545A (ja) | 半導体装置 | |
| JPH09213887A (ja) | 半導体装置 | |
| JPS60175438A (ja) | 半導体集積回路装置 | |
| JP2532103Y2 (ja) | 半導体集積回路装置 |