JPS6080250A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6080250A JPS6080250A JP18690883A JP18690883A JPS6080250A JP S6080250 A JPS6080250 A JP S6080250A JP 18690883 A JP18690883 A JP 18690883A JP 18690883 A JP18690883 A JP 18690883A JP S6080250 A JPS6080250 A JP S6080250A
- Authority
- JP
- Japan
- Prior art keywords
- input
- wiring
- cells
- output circuit
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 239000010410 layer Substances 0.000 abstract description 32
- 238000013461 design Methods 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 229910052782 aluminium Inorganic materials 0.000 description 20
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 20
- 238000009792 diffusion process Methods 0.000 description 16
- 238000002161 passivation Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11898—Input and output buffer/driver structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置に関し、特に専用設計の施された
カスタム論理L S I (Large ScaleI
ntegrat’ion )ノ入出力回路セルノ構造、
及び、電源供給にあずかる電源配線の形成に適用して有
効な技術に関する。
カスタム論理L S I (Large ScaleI
ntegrat’ion )ノ入出力回路セルノ構造、
及び、電源供給にあずかる電源配線の形成に適用して有
効な技術に関する。
所望の論理機能を実現するためのLSIの設計手法の一
つとして一つのLSI毎に専用設計を行う手法がある。
つとして一つのLSI毎に専用設計を行う手法がある。
この手法によって実現されたカスタム論理LSIにおい
て入出力信号の授受にかかわる入出力回路セルとしては
入力回路、出力回路。
て入出力信号の授受にかかわる入出力回路セルとしては
入力回路、出力回路。
入出力双方向回路等の様々の種類がある。
この入出力回路セルの配置にあたっては個々の機能を個
別に設計し最適と思われる半導体チップ上の位置に配置
することが考えられる。この場合、ポンディングパッド
に繋がるこの入出力回路セルの大きさは様々で、かつ、
配置は半導体チップの周辺部に不規則に配置される。又
、入出力回路セルは比較的大きな消費電力を必要とする
ので、電源電位供給及び接地電位供給にかかわる配線(
以下、この配線を電源配線と称する)は、入出力回路セ
ルを迂回するように各入出力回路セル間を縫うように延
在されることが考えられる。
別に設計し最適と思われる半導体チップ上の位置に配置
することが考えられる。この場合、ポンディングパッド
に繋がるこの入出力回路セルの大きさは様々で、かつ、
配置は半導体チップの周辺部に不規則に配置される。又
、入出力回路セルは比較的大きな消費電力を必要とする
ので、電源電位供給及び接地電位供給にかかわる配線(
以下、この配線を電源配線と称する)は、入出力回路セ
ルを迂回するように各入出力回路セル間を縫うように延
在されることが考えられる。
一方、カスタム論理LSIは、その性質上少量多品種と
なり、またその機能の増加に伴い百本を超える外部リー
ドを有するものも多く生産されるよ5になってきた。
なり、またその機能の増加に伴い百本を超える外部リー
ドを有するものも多く生産されるよ5になってきた。
本発明者の検討によれば、この少量多品種化。
多ビン化に伴い、前記のような個々の入出力回路セルを
品種毎に個別に設計し、その形状や配置等も個々のLS
I毎に別々に設計することは9次のような欠点を有する
。第1K設計工数を非常に増加させる大きな要因となる
。第2に電源配線は、多数の入出力回路セルをぬうよう
にバターニングされているため、巾の広い電源配線を設
ける自由度が低くなり、非常に複雑なパターンを形成し
てしまうことになる。従って、その領域分だけ設計工数
が増し、設計上の大きな問題となる。
品種毎に個別に設計し、その形状や配置等も個々のLS
I毎に別々に設計することは9次のような欠点を有する
。第1K設計工数を非常に増加させる大きな要因となる
。第2に電源配線は、多数の入出力回路セルをぬうよう
にバターニングされているため、巾の広い電源配線を設
ける自由度が低くなり、非常に複雑なパターンを形成し
てしまうことになる。従って、その領域分だけ設計工数
が増し、設計上の大きな問題となる。
本発明の目的は、少量多品種を特徴とし、多ビンを有す
るカスタム論理LSIにおいて、入出力回路セルの設計
を容易にする技術を提供することにある。
るカスタム論理LSIにおいて、入出力回路セルの設計
を容易にする技術を提供することにある。
本発明の他の目的は電源供給を接地にかかわる配線(電
源配線)のパターニングを容易にする技術を提供するこ
とにある。
源配線)のパターニングを容易にする技術を提供するこ
とにある。
又、本発明の他の目的は上述の目的を達成し、論理LS
Iの設計工数の低減を行なう技術を提供することKある
。
Iの設計工数の低減を行なう技術を提供することKある
。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、あらかじめ入力、出力又は入出力双方向等の
定まった論理を実現し得る何種類かの入出力回路セルを
用意しておき、この何種類かの入出力回路セルのセルパ
ターンの外形寸法を〜−にしておく。品種毎の内部論理
回路に従って、入出力回路セルの配列の順序を決め、半
導体装置の4辺に沿って規則的に配置する。つまり、必
要な論理を実現し得る複数の同一のセルバ・ター・−ン
の外形寸法を有する入出力回路セルを予め設計しておき
、ユーザの要求する様々な内部論理回路に対して、その
配列をかえて規則的に配置することにより、内部論理回
路に適合した入出力回路の設計を容易にするものである
。
定まった論理を実現し得る何種類かの入出力回路セルを
用意しておき、この何種類かの入出力回路セルのセルパ
ターンの外形寸法を〜−にしておく。品種毎の内部論理
回路に従って、入出力回路セルの配列の順序を決め、半
導体装置の4辺に沿って規則的に配置する。つまり、必
要な論理を実現し得る複数の同一のセルバ・ター・−ン
の外形寸法を有する入出力回路セルを予め設計しておき
、ユーザの要求する様々な内部論理回路に対して、その
配列をかえて規則的に配置することにより、内部論理回
路に適合した入出力回路の設計を容易にするものである
。
以下、本発明を実施例を用いて具体的に説明する。
第1図は、本発明による半導体チップの平面図、第2図
は本発明の入出力回路セルの平面図、第2図Aは入力信
号を授受する入力回路セルの平面図。
は本発明の入出力回路セルの平面図、第2図Aは入力信
号を授受する入力回路セルの平面図。
第2図Bは、出力信号を授受する出力回路セルの平面図
で、第3図は、第2図AのA−A線に沿った断面図であ
る。
で、第3図は、第2図AのA−A線に沿った断面図であ
る。
第1図において、半導体チップ1はシリコンからなり、
半導体チップ10周辺には、ポンディングパッド4が規
則的に配置されている。ポンディングパッドからの入出
力信号を授受する同一の占有面積でセルパターンの外形
寸法が同一である(同一形状)の入出力回路セル3は、
夫々予め用意された論理を有しており、内部論理回路に
適合するように各々配列の順序がきめられ内部論理領域
5の囲りに配置されである。又、この同一形状の入出力
回路セルは、ポンディングパッド4と例えば1対lに対
応するように並べ℃ある。内部論理回路領域5には複数
のトランジスタが形成されている。この領域内のトラン
ジスタの配置は規則的ではなく、任意の配置がなされて
いる。すなわち、任意の論理を得るために、専用の設計
がなされている。このため素子(トランジスタ)等の間
を分離するアイソレージコン領域とし℃の厚い酸化膜の
パターンが規則的でない任意の形状となる。
半導体チップ10周辺には、ポンディングパッド4が規
則的に配置されている。ポンディングパッドからの入出
力信号を授受する同一の占有面積でセルパターンの外形
寸法が同一である(同一形状)の入出力回路セル3は、
夫々予め用意された論理を有しており、内部論理回路に
適合するように各々配列の順序がきめられ内部論理領域
5の囲りに配置されである。又、この同一形状の入出力
回路セルは、ポンディングパッド4と例えば1対lに対
応するように並べ℃ある。内部論理回路領域5には複数
のトランジスタが形成されている。この領域内のトラン
ジスタの配置は規則的ではなく、任意の配置がなされて
いる。すなわち、任意の論理を得るために、専用の設計
がなされている。このため素子(トランジスタ)等の間
を分離するアイソレージコン領域とし℃の厚い酸化膜の
パターンが規則的でない任意の形状となる。
なお、一部に規則的な配置の部分を有してもよい。
入出力回路セル3上には、固定電位すなわち電源電位(
例えば5V)および接地電位(例えばOV)を供給する
ための電源配線が半導体チップ周辺な這5様に入出力回
路セル上圧延在している。入出力回路セルのアルミニウ
ム配線層は、2層からなりこの電源配線2は、眉間絶縁
膜を介して第2層目のアルミニウム配線で形成されであ
る。この電源配線2は、各入出力セル設計時に各セル毎
に設計されのち入出力回路セルをつなぐことで、接続さ
れる。また、内部論理領域5には、所望の論理を得るた
めの回路が、入出力回路セル3の規則的な配列とは異な
り任意の位置に配置構成されている。第1図においては
、予め個別に論理を設定した同一形状の入出力回路セル
を夫々の内部論理に適合するよう半導体チップの囲りに
配列順序をかえて配置しているため、内部論理領域5に
存在する論理回路が、どのような種類の論理を持ってい
ようとも、同一占有面積かつ同一外形寸法であるからそ
れに拘束されることな(、入出力回路セルを容易に設定
することが出来る。
例えば5V)および接地電位(例えばOV)を供給する
ための電源配線が半導体チップ周辺な這5様に入出力回
路セル上圧延在している。入出力回路セルのアルミニウ
ム配線層は、2層からなりこの電源配線2は、眉間絶縁
膜を介して第2層目のアルミニウム配線で形成されであ
る。この電源配線2は、各入出力セル設計時に各セル毎
に設計されのち入出力回路セルをつなぐことで、接続さ
れる。また、内部論理領域5には、所望の論理を得るた
めの回路が、入出力回路セル3の規則的な配列とは異な
り任意の位置に配置構成されている。第1図においては
、予め個別に論理を設定した同一形状の入出力回路セル
を夫々の内部論理に適合するよう半導体チップの囲りに
配列順序をかえて配置しているため、内部論理領域5に
存在する論理回路が、どのような種類の論理を持ってい
ようとも、同一占有面積かつ同一外形寸法であるからそ
れに拘束されることな(、入出力回路セルを容易に設定
することが出来る。
さらに、規則的に配置された入出力回路セル上で互いに
接続されるよ5に電源配線をあらかじめ用意しておき、
電源配線のバターニングの容易化を図っている。この場
合、個々の入出力回路セルは、入出力回路セル内の論理
と、入出力回路セル上の電源配線を同時に、1個の入出
力回路セル内にくみこんで設計する。
接続されるよ5に電源配線をあらかじめ用意しておき、
電源配線のバターニングの容易化を図っている。この場
合、個々の入出力回路セルは、入出力回路セル内の論理
と、入出力回路セル上の電源配線を同時に、1個の入出
力回路セル内にくみこんで設計する。
従って、入出力回路セル上の電源配線は、各セル毎、大
きな電源降下をおこさぬよう、電源マージンを充分確保
して設定できる。すなわち、入出力回路セル中に存在す
る入出力信号配線が、電源配線と同時に形成された同一
層上に形成され、かつ1両配線が重なり合う場合におい
ては、入出力信号配線が位置する部分およびその近傍に
形成されるはずの電源配線を一部削除し形成する。電源
配線が一部削除され、電圧降下が生じ、必要とされる電
圧が得られない場合、削除した面積だけ同一セル、同一
層の入出力信号配線が存在しない領域に電源配線部を拡
張し形成し、電圧降下分を保証する。電源配線の一部を
削除し、電源配線と同一層に形成される入出力信号配線
を自由に設定することにより、入出力回路セルの論理を
自由に組み立℃ることか出来る。
きな電源降下をおこさぬよう、電源マージンを充分確保
して設定できる。すなわち、入出力回路セル中に存在す
る入出力信号配線が、電源配線と同時に形成された同一
層上に形成され、かつ1両配線が重なり合う場合におい
ては、入出力信号配線が位置する部分およびその近傍に
形成されるはずの電源配線を一部削除し形成する。電源
配線が一部削除され、電圧降下が生じ、必要とされる電
圧が得られない場合、削除した面積だけ同一セル、同一
層の入出力信号配線が存在しない領域に電源配線部を拡
張し形成し、電圧降下分を保証する。電源配線の一部を
削除し、電源配線と同一層に形成される入出力信号配線
を自由に設定することにより、入出力回路セルの論理を
自由に組み立℃ることか出来る。
第2図は、入出力回路セル3を拡大して示したものであ
る。この電源配線を有する入出力回路セル3は個々に設
計され、完成時に繋ぎ合わされるものである。第2図(
A)、及び、第2図(B)には、夫々、機能の異なった
入出力回路セル3が示されである。入出力回路セル3に
は、図には示していないが、入出力論理回路は電源配線
2の下に形成されている。電源配線2下に存在する入出
力論理回路には、数個〜数十個のトランジスタが存在し
、ポリシリコン配線、アルミニウム配線等を所望の論理
を得るように接続し℃いる。この入出力論理回路を構成
する場合、トランジスタを結ぶ配線は、第1層のアルミ
ニウム配線のみで形成されるのが望ましいが、配線の複
雑さから、アルミニウム2層配線を含んでしまう場合が
ある。第2図囚、第2図(B)は、それを示したもので
機能の異なった入出力回路セルにおいて入出力信号の授
受にかかわる配線が第2層目のアルミニウム配線6で形
成されている例である。当然であるが、第2層目のアル
ミニウム配線層で形成された入出力信号配線6は、同じ
く第2層目のアルミニウム配線層で形成される電源配線
2と重なり合う場合が出てくる。
る。この電源配線を有する入出力回路セル3は個々に設
計され、完成時に繋ぎ合わされるものである。第2図(
A)、及び、第2図(B)には、夫々、機能の異なった
入出力回路セル3が示されである。入出力回路セル3に
は、図には示していないが、入出力論理回路は電源配線
2の下に形成されている。電源配線2下に存在する入出
力論理回路には、数個〜数十個のトランジスタが存在し
、ポリシリコン配線、アルミニウム配線等を所望の論理
を得るように接続し℃いる。この入出力論理回路を構成
する場合、トランジスタを結ぶ配線は、第1層のアルミ
ニウム配線のみで形成されるのが望ましいが、配線の複
雑さから、アルミニウム2層配線を含んでしまう場合が
ある。第2図囚、第2図(B)は、それを示したもので
機能の異なった入出力回路セルにおいて入出力信号の授
受にかかわる配線が第2層目のアルミニウム配線6で形
成されている例である。当然であるが、第2層目のアル
ミニウム配線層で形成された入出力信号配線6は、同じ
く第2層目のアルミニウム配線層で形成される電源配線
2と重なり合う場合が出てくる。
この場合、幅の広い電源配線2は、入出力論理回路にか
かわる第2層アルミニウム配線6の位置に制限を与え、
入出力回路セル自体の論理の種類を制約してしまう。こ
のため、第2層目のアルミニウム配線層で形成された入
出力信号配線6が、出来るだけ自由な位置に配置される
よう、入出力信号配線6が存在する電源配線を一部えぐ
る。第2図囚に示しであるのは、電源配線2が第2層目
のアルミニウム配線層で形成された入出力信号配線6の
位置する分だけ、削り取り配線6を配線したものである
。この場合、電源配線2の電圧降下は、削り取った領域
分だけ下がるが、電圧降下があっても電源電線2が充分
電圧を保証している場合には、第2図(5)の如く電源
配線2を削り取った領域以外に手を加えず形成する。又
、削り取った領域による電圧降下を避けたい場合には、
第2図(均の如く、削り取った幅だけ、電源配線周辺を
ふくらまして形成し、電圧降下を保証する。このことに
より、第2層目のアルミニウム配線層で形成される入出
力信号配線6は、自由に配置出来、又、この配置によっ
て電圧降下を生ずることはない。
かわる第2層アルミニウム配線6の位置に制限を与え、
入出力回路セル自体の論理の種類を制約してしまう。こ
のため、第2層目のアルミニウム配線層で形成された入
出力信号配線6が、出来るだけ自由な位置に配置される
よう、入出力信号配線6が存在する電源配線を一部えぐ
る。第2図囚に示しであるのは、電源配線2が第2層目
のアルミニウム配線層で形成された入出力信号配線6の
位置する分だけ、削り取り配線6を配線したものである
。この場合、電源配線2の電圧降下は、削り取った領域
分だけ下がるが、電圧降下があっても電源電線2が充分
電圧を保証している場合には、第2図(5)の如く電源
配線2を削り取った領域以外に手を加えず形成する。又
、削り取った領域による電圧降下を避けたい場合には、
第2図(均の如く、削り取った幅だけ、電源配線周辺を
ふくらまして形成し、電圧降下を保証する。このことに
より、第2層目のアルミニウム配線層で形成される入出
力信号配線6は、自由に配置出来、又、この配置によっ
て電圧降下を生ずることはない。
第3図は、第2回置におけるA−、<@H沿った断面図
である。第2図における電源配線2、及び、入出力論理
回路Kかかわる配線6の下部構造を示している。7はN
型半導体基板、8はN−型拡散領域で、P−型ウェル層
9を持ちCMQSFETを形成している。又、10は、
酸化シリコンから成るフィールド絶縁層で個々のFET
を絶縁している。11は、酸化シリコンからなるゲート
絶縁膜、12は、ポリシリコンから成るゲート電極で、
ゲート電極12は薄い酸化シリコン膜13によって被覆
されている。14は、ソース・ドレインを形成するN+
m拡散領域、15は、同じくソース・ドレインを形成
する戸型拡散領域である。又、16は、ゲート電極から
延びるポリシリコン配線である。17は、第1パツシベ
ーシヨン膜でリンシリケートガラスから成つ℃いる。さ
らに18は第1層目のアルミニウム配線で、個々のMO
8FET21とを結ぶことにより、入出力の論理回路を
作っている。入出力回路セル内の配線は、第1層目のア
ルミニウム配線のみで形成されることが望ましいが、配
線が複雑になった場合、6に示す第2層目のアルミニウ
ム配線を形成する。又、第2層目のアルミニウム配線で
形成される電源配線2は、配線6と重ならぬよう第2図
(Alに示される如くパターニングされる。20は、素
子を保護する酸化シリコンから成るファイナルパッシベ
ーション膜である。
である。第2図における電源配線2、及び、入出力論理
回路Kかかわる配線6の下部構造を示している。7はN
型半導体基板、8はN−型拡散領域で、P−型ウェル層
9を持ちCMQSFETを形成している。又、10は、
酸化シリコンから成るフィールド絶縁層で個々のFET
を絶縁している。11は、酸化シリコンからなるゲート
絶縁膜、12は、ポリシリコンから成るゲート電極で、
ゲート電極12は薄い酸化シリコン膜13によって被覆
されている。14は、ソース・ドレインを形成するN+
m拡散領域、15は、同じくソース・ドレインを形成
する戸型拡散領域である。又、16は、ゲート電極から
延びるポリシリコン配線である。17は、第1パツシベ
ーシヨン膜でリンシリケートガラスから成つ℃いる。さ
らに18は第1層目のアルミニウム配線で、個々のMO
8FET21とを結ぶことにより、入出力の論理回路を
作っている。入出力回路セル内の配線は、第1層目のア
ルミニウム配線のみで形成されることが望ましいが、配
線が複雑になった場合、6に示す第2層目のアルミニウ
ム配線を形成する。又、第2層目のアルミニウム配線で
形成される電源配線2は、配線6と重ならぬよう第2図
(Alに示される如くパターニングされる。20は、素
子を保護する酸化シリコンから成るファイナルパッシベ
ーション膜である。
以上のような入出力回路セルは、夫々が入力回路、出力
回路、入出力双方向回路等の異なる機能を有しているが
、入出力回路セル形成においては拡散領域の形成位置を
画一的に決め、配線のみによってその論理を決め℃も良
いし、拡散領域、配線等を自由にかえ、論理を構成して
もよい。
回路、入出力双方向回路等の異なる機能を有しているが
、入出力回路セル形成においては拡散領域の形成位置を
画一的に決め、配線のみによってその論理を決め℃も良
いし、拡散領域、配線等を自由にかえ、論理を構成して
もよい。
+1) 予め用意された同一形状の入出力回路セルが内
部論理に適合するよう規則的に並び、かつ、電源配線が
その上を通っているため、入出力回路セルのならびかえ
により、多種の入出力回路セル列を形成することが出来
る。従って、少量多品種のカスタム論理LSIを製造す
る場合、その種類によりて入出力回路セルを個別に形成
することなく、予め定まった入出力回路セルの並びかえ
のみによって内部論理回路に適合した入出力回路セル列
を設計することが出来る。
部論理に適合するよう規則的に並び、かつ、電源配線が
その上を通っているため、入出力回路セルのならびかえ
により、多種の入出力回路セル列を形成することが出来
る。従って、少量多品種のカスタム論理LSIを製造す
る場合、その種類によりて入出力回路セルを個別に形成
することなく、予め定まった入出力回路セルの並びかえ
のみによって内部論理回路に適合した入出力回路セル列
を設計することが出来る。
(21上記(1)の理由により、カスタム論理LSIの
設計工数を低減することが出来る。
設計工数を低減することが出来る。
(3)同一形状の入出力回路セルが規則的に並ぶことK
より、外見上のインターフェースが異種のカスタム論理
LS Iにおいて同一になる。従って、異種のカスタム
論理LSIのテスティングのための装置を共通化できる
。
より、外見上のインターフェースが異種のカスタム論理
LS Iにおいて同一になる。従って、異種のカスタム
論理LSIのテスティングのための装置を共通化できる
。
(4)上記(3)の理由により、テスティングが容易に
なる。
なる。
(5)従来、人手によって設計していた入出力回路セル
を、規則性から予め定まった論理パターンを有する入出
力回路セルとし、その配列のその個々の配列を内部論理
回路に適合するよう電子計算機によって行なえるため、
信頼性が向上する。
を、規則性から予め定まった論理パターンを有する入出
力回路セルとし、その配列のその個々の配列を内部論理
回路に適合するよう電子計算機によって行なえるため、
信頼性が向上する。
(6)電源配線を入出力回路セル上に形成し、入出力回
路セル内のアルミニウム配線が電源配線と同一層に形成
された場合、電源配線は、同一層上の入出力回路のため
の配線形成部を一部削除し℃形成されるため、入出力回
路セルの論理を自由に設定することができる。
路セル内のアルミニウム配線が電源配線と同一層に形成
された場合、電源配線は、同一層上の入出力回路のため
の配線形成部を一部削除し℃形成されるため、入出力回
路セルの論理を自由に設定することができる。
(7)電源配線を入出力回路セル上に形成し℃いるため
、余分な配線形成領域がなくなる。
、余分な配線形成領域がなくなる。
以上本発明者によつ℃なされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、たとえば、N
型半導体基板7は、P型半導体基板を使用しても良く、
この場合、P−屋ウエル層はN−型ウェル層にN−9拡
散領域はP−壓拡散領域に、ソース・ドレインを形成す
るN+型拡散領域、P+型拡散領域は各々P+型拡散領
域、N+型拡散領域に形成する。又、ポリシリコンから
なるゲート電極21は高融点金属またはそのシリサイド
で形成しても良い。又、第1パツジページ目ン膜17及
び、眉間絶縁膜19は酸化シリコンでモ良<、ファイナ
ルパッシベーション膜20はリンシリケートガラス膜で
形成し℃も良い。さらに、一方1つの入出力回路セルに
対して2つ以上のポンディングパッドを対応させたとし
ても、また電源の供給側配線または接地側配線の一方も
しくは電源配線の一部分のみをセル内に取り入れて、入
出力回路セルを構成したとしても、本発明の主旨を逸脱
するものではない。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、たとえば、N
型半導体基板7は、P型半導体基板を使用しても良く、
この場合、P−屋ウエル層はN−型ウェル層にN−9拡
散領域はP−壓拡散領域に、ソース・ドレインを形成す
るN+型拡散領域、P+型拡散領域は各々P+型拡散領
域、N+型拡散領域に形成する。又、ポリシリコンから
なるゲート電極21は高融点金属またはそのシリサイド
で形成しても良い。又、第1パツジページ目ン膜17及
び、眉間絶縁膜19は酸化シリコンでモ良<、ファイナ
ルパッシベーション膜20はリンシリケートガラス膜で
形成し℃も良い。さらに、一方1つの入出力回路セルに
対して2つ以上のポンディングパッドを対応させたとし
ても、また電源の供給側配線または接地側配線の一方も
しくは電源配線の一部分のみをセル内に取り入れて、入
出力回路セルを構成したとしても、本発明の主旨を逸脱
するものではない。
以上の説明では、主とじ℃本発明者によってなされた発
明をその背景となった利用分野であるMO8型LSIに
適用した場合について説明したが、それに限定されるも
のではなく、半導体装置全般に適用出来る。
明をその背景となった利用分野であるMO8型LSIに
適用した場合について説明したが、それに限定されるも
のではなく、半導体装置全般に適用出来る。
第1図は半導体チップの平面図、
第2図は本発明の入出力回路セルの平面図であって第2
図(Alは入力回路セルの平面図、第2図(B)は出力
回路セルの平面図、 第3図は第2図(NのA−A線に沿った断面図である。 1・・・半導体チップ、2・・・電源供給あるいは、接
地にかかわる第2層目アルミニウム配線、3・・・入出
力回路セル、4・・・ポンディングパッド、訃・・内部
論理回路領域、6・・・入出力信号にかかわる第2層目
アルミニウム配線、7・・・N8!2半導体基板、8・
・・N−型拡散領域、9・・・P−凰ウエル領域、10
・・・フィールド絶縁膜、11・・・ゲート絶縁膜、1
2・・・ポリシリコンゲート電極、13・・・酸化シリ
コン、膜、14・・・N+型拡散領域、15・・・P+
型拡散領域、16・・・ポリシリコン配線、17・・・
第1パツシベーシヨン膜、18・・・入出力信号の授受
にかかわる第1層目のアルミニウム配線、19・・・層
間絶縁膜、20・・・ファイナルパッシベーション膜、
21M08FET0 代理人 弁理士 高 橋 明 失 策 1 図 / 第 2 図 (A ) (Eン
図(Alは入力回路セルの平面図、第2図(B)は出力
回路セルの平面図、 第3図は第2図(NのA−A線に沿った断面図である。 1・・・半導体チップ、2・・・電源供給あるいは、接
地にかかわる第2層目アルミニウム配線、3・・・入出
力回路セル、4・・・ポンディングパッド、訃・・内部
論理回路領域、6・・・入出力信号にかかわる第2層目
アルミニウム配線、7・・・N8!2半導体基板、8・
・・N−型拡散領域、9・・・P−凰ウエル領域、10
・・・フィールド絶縁膜、11・・・ゲート絶縁膜、1
2・・・ポリシリコンゲート電極、13・・・酸化シリ
コン、膜、14・・・N+型拡散領域、15・・・P+
型拡散領域、16・・・ポリシリコン配線、17・・・
第1パツシベーシヨン膜、18・・・入出力信号の授受
にかかわる第1層目のアルミニウム配線、19・・・層
間絶縁膜、20・・・ファイナルパッシベーション膜、
21M08FET0 代理人 弁理士 高 橋 明 失 策 1 図 / 第 2 図 (A ) (Eン
Claims (1)
- 【特許請求の範囲】 1、複数のトランジスタが規則的でなく任意の位置に配
置されており任意の論理を形成する内部論理回路と、酌
記内部論理回路の周囲に配置された複数の入出力回路セ
ルとを有し、前記複数の入出力回路セルが、全てのセル
の占有面積が同一でセルの外形寸法が等しく、かつ、回
路機能の異なる複数の種類のセルからなることを特徴と
する半導体装置。 2、内部論理回路の周囲に配置された複数の入出力回路
セルに固定の電位を供給するために前記入出力回路セル
上に延在する第1の配線と、前記入出力回路セル内の第
1の配線以外の配線であって第1の配線と同時に形成さ
れた第2の配線とを有し、前記第1の配線の形状が、前
記複数の入出力回路セルに共通の規則的な形状から、少
なくとも前記第2の配線の存在する領域の部分を除いた
形状であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18690883A JPS6080250A (ja) | 1983-10-07 | 1983-10-07 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18690883A JPS6080250A (ja) | 1983-10-07 | 1983-10-07 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6080250A true JPS6080250A (ja) | 1985-05-08 |
Family
ID=16196783
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18690883A Pending JPS6080250A (ja) | 1983-10-07 | 1983-10-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6080250A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63120438A (ja) * | 1986-11-08 | 1988-05-24 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPS63273335A (ja) * | 1987-04-30 | 1988-11-10 | Nec Corp | 半導体集積回路装置 |
JPH04267542A (ja) * | 1991-02-22 | 1992-09-24 | Fujitsu Ltd | 半導体集積回路のレイアウト方法および装置 |
JPH0582652A (ja) * | 1991-09-24 | 1993-04-02 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JPH05121515A (ja) * | 1991-10-30 | 1993-05-18 | Fujitsu Ltd | 半導体集積回路 |
EP0562613A3 (ja) * | 1992-03-26 | 1994-05-04 | Toshiba Kk |
-
1983
- 1983-10-07 JP JP18690883A patent/JPS6080250A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63120438A (ja) * | 1986-11-08 | 1988-05-24 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JPS63273335A (ja) * | 1987-04-30 | 1988-11-10 | Nec Corp | 半導体集積回路装置 |
JPH04267542A (ja) * | 1991-02-22 | 1992-09-24 | Fujitsu Ltd | 半導体集積回路のレイアウト方法および装置 |
JPH0582652A (ja) * | 1991-09-24 | 1993-04-02 | Nec Ic Microcomput Syst Ltd | 半導体集積回路装置 |
JPH05121515A (ja) * | 1991-10-30 | 1993-05-18 | Fujitsu Ltd | 半導体集積回路 |
EP0562613A3 (ja) * | 1992-03-26 | 1994-05-04 | Toshiba Kk | |
US5539223A (en) * | 1992-03-26 | 1996-07-23 | Kabushiki Kaisha Toshiba | Wiring structure of source line used in semicustom integrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4893168A (en) | Semiconductor integrated circuit device including bonding pads and fabricating method thereof | |
JP2580301B2 (ja) | 半導体集積回路装置 | |
JP3286470B2 (ja) | 半導体集積回路、半導体集積回路の製造方法及びセルの配置方法 | |
JPH0480538B2 (ja) | ||
JPH0434309B2 (ja) | ||
JPS6080250A (ja) | 半導体装置 | |
KR920008419B1 (ko) | 반도체 집적회로장치 및 마스터 슬라이스 방법을 이용한 반도체 집적회로장치의 제조방법 | |
US5081059A (en) | Method of forming semiconductor integrated circuit using master slice approach | |
US4942447A (en) | Borderless master slice CMOS device | |
JPH0120539B2 (ja) | ||
JPS6329826B2 (ja) | ||
JPH0542823B2 (ja) | ||
JPS6290948A (ja) | 半導体集積回路装置 | |
JPH0230163A (ja) | マスタスライス型半導体集積回路装置およびその製造方法 | |
JP3636523B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JPS62263653A (ja) | 半導体集積回路装置の製造方法 | |
JP2752262B2 (ja) | 1チップlsiの製造方法 | |
JPS59197151A (ja) | 半導体集積回路装置 | |
JPS59215743A (ja) | 大規模集積回路装置 | |
JPS59163836A (ja) | 半導体集積回路 | |
JP2901313B2 (ja) | 大規模集積回路装置 | |
JPH0245957A (ja) | 半導体集積回路装置 | |
JPS61107741A (ja) | 半導体集積回路装置 | |
JPS6248042A (ja) | マスタ−スライス方式半導体集積回路 | |
JPH09205150A (ja) | 大規模集積回路装置の製造方法 |