JPS6080250A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、半導体装置に関し、特に専用設計の施された
カスタム論理Ｌ　Ｓ　Ｉ　（Ｌａｒｇｅ　ＳｃａｌｅＩ
ｎｔｅｇｒａｔ’ｉｏｎ　）ノ入出力回路セルノ構造、
及び、電源供給にあずかる電源配線の形成に適用して有
効な技術に関する。

〔背景技術〕

所望の論理機能を実現するためのＬＳＩの設計手法の一
つとして一つのＬＳＩ毎に専用設計を行う手法がある。

この手法によって実現されたカスタム論理ＬＳＩにおい
て入出力信号の授受にかかわる入出力回路セルとしては
入力回路、出力回路。

入出力双方向回路等の様々の種類がある。

この入出力回路セルの配置にあたっては個々の機能を個
別に設計し最適と思われる半導体チップ上の位置に配置
することが考えられる。この場合、ポンディングパッド
に繋がるこの入出力回路セルの大きさは様々で、かつ、
配置は半導体チップの周辺部に不規則に配置される。又
、入出力回路セルは比較的大きな消費電力を必要とする
ので、電源電位供給及び接地電位供給にかかわる配線（
以下、この配線を電源配線と称する）は、入出力回路セ
ルを迂回するように各入出力回路セル間を縫うように延
在されることが考えられる。

一方、カスタム論理ＬＳＩは、その性質上少量多品種と
なり、またその機能の増加に伴い百本を超える外部リー
ドを有するものも多く生産されるよ５になってきた。

本発明者の検討によれば、この少量多品種化。

多ビン化に伴い、前記のような個々の入出力回路セルを
品種毎に個別に設計し、その形状や配置等も個々のＬＳ
Ｉ毎に別々に設計することは９次のような欠点を有する
。第１Ｋ設計工数を非常に増加させる大きな要因となる
。第２に電源配線は、多数の入出力回路セルをぬうよう
にバターニングされているため、巾の広い電源配線を設
ける自由度が低くなり、非常に複雑なパターンを形成し
てしまうことになる。従って、その領域分だけ設計工数
が増し、設計上の大きな問題となる。

〔発明の目的〕

本発明の目的は、少量多品種を特徴とし、多ビンを有す
るカスタム論理ＬＳＩにおいて、入出力回路セルの設計
を容易にする技術を提供することにある。

本発明の他の目的は電源供給を接地にかかわる配線（電
源配線）のパターニングを容易にする技術を提供するこ
とにある。

又、本発明の他の目的は上述の目的を達成し、論理ＬＳ
Ｉの設計工数の低減を行なう技術を提供することＫある
。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、あらかじめ入力、出力又は入出力双方向等の
定まった論理を実現し得る何種類かの入出力回路セルを
用意しておき、この何種類かの入出力回路セルのセルパ
ターンの外形寸法を〜−にしておく。品種毎の内部論理
回路に従って、入出力回路セルの配列の順序を決め、半
導体装置の４辺に沿って規則的に配置する。つまり、必
要な論理を実現し得る複数の同一のセルバ・ター・−ン
の外形寸法を有する入出力回路セルを予め設計しておき
、ユーザの要求する様々な内部論理回路に対して、その
配列をかえて規則的に配置することにより、内部論理回
路に適合した入出力回路の設計を容易にするものである
。

〔実施例〕

以下、本発明を実施例を用いて具体的に説明する。

第１図は、本発明による半導体チップの平面図、第２図
は本発明の入出力回路セルの平面図、第２図Ａは入力信
号を授受する入力回路セルの平面図。

第２図Ｂは、出力信号を授受する出力回路セルの平面図
で、第３図は、第２図ＡのＡ−Ａ線に沿った断面図であ
る。

第１図において、半導体チップ１はシリコンからなり、
半導体チップ１０周辺には、ポンディングパッド４が規
則的に配置されている。ポンディングパッドからの入出
力信号を授受する同一の占有面積でセルパターンの外形
寸法が同一である（同一形状）の入出力回路セル３は、
夫々予め用意された論理を有しており、内部論理回路に
適合するように各々配列の順序がきめられ内部論理領域
５の囲りに配置されである。又、この同一形状の入出力
回路セルは、ポンディングパッド４と例えば１対ｌに対
応するように並べ℃ある。内部論理回路領域５には複数
のトランジスタが形成されている。この領域内のトラン
ジスタの配置は規則的ではなく、任意の配置がなされて
いる。すなわち、任意の論理を得るために、専用の設計
がなされている。このため素子（トランジスタ）等の間
を分離するアイソレージコン領域とし℃の厚い酸化膜の
パターンが規則的でない任意の形状となる。

なお、一部に規則的な配置の部分を有してもよい。

入出力回路セル３上には、固定電位すなわち電源電位（
例えば５Ｖ）および接地電位（例えばＯＶ）を供給する
ための電源配線が半導体チップ周辺な這５様に入出力回
路セル上圧延在している。入出力回路セルのアルミニウ
ム配線層は、２層からなりこの電源配線２は、眉間絶縁
膜を介して第２層目のアルミニウム配線で形成されであ
る。この電源配線２は、各入出力セル設計時に各セル毎
に設計されのち入出力回路セルをつなぐことで、接続さ
れる。また、内部論理領域５には、所望の論理を得るた
めの回路が、入出力回路セル３の規則的な配列とは異な
り任意の位置に配置構成されている。第１図においては
、予め個別に論理を設定した同一形状の入出力回路セル
を夫々の内部論理に適合するよう半導体チップの囲りに
配列順序をかえて配置しているため、内部論理領域５に
存在する論理回路が、どのような種類の論理を持ってい
ようとも、同一占有面積かつ同一外形寸法であるからそ
れに拘束されることな（、入出力回路セルを容易に設定
することが出来る。

さらに、規則的に配置された入出力回路セル上で互いに
接続されるよ５に電源配線をあらかじめ用意しておき、
電源配線のバターニングの容易化を図っている。この場
合、個々の入出力回路セルは、入出力回路セル内の論理
と、入出力回路セル上の電源配線を同時に、１個の入出
力回路セル内にくみこんで設計する。

従って、入出力回路セル上の電源配線は、各セル毎、大
きな電源降下をおこさぬよう、電源マージンを充分確保
して設定できる。すなわち、入出力回路セル中に存在す
る入出力信号配線が、電源配線と同時に形成された同一
層上に形成され、かつ１両配線が重なり合う場合におい
ては、入出力信号配線が位置する部分およびその近傍に
形成されるはずの電源配線を一部削除し形成する。電源
配線が一部削除され、電圧降下が生じ、必要とされる電
圧が得られない場合、削除した面積だけ同一セル、同一
層の入出力信号配線が存在しない領域に電源配線部を拡
張し形成し、電圧降下分を保証する。電源配線の一部を
削除し、電源配線と同一層に形成される入出力信号配線
を自由に設定することにより、入出力回路セルの論理を
自由に組み立℃ることか出来る。

第２図は、入出力回路セル３を拡大して示したものであ
る。この電源配線を有する入出力回路セル３は個々に設
計され、完成時に繋ぎ合わされるものである。第２図（
Ａ）、及び、第２図（Ｂ）には、夫々、機能の異なった
入出力回路セル３が示されである。入出力回路セル３に
は、図には示していないが、入出力論理回路は電源配線
２の下に形成されている。電源配線２下に存在する入出
力論理回路には、数個〜数十個のトランジスタが存在し
、ポリシリコン配線、アルミニウム配線等を所望の論理
を得るように接続し℃いる。この入出力論理回路を構成
する場合、トランジスタを結ぶ配線は、第１層のアルミ
ニウム配線のみで形成されるのが望ましいが、配線の複
雑さから、アルミニウム２層配線を含んでしまう場合が
ある。第２図囚、第２図（Ｂ）は、それを示したもので
機能の異なった入出力回路セルにおいて入出力信号の授
受にかかわる配線が第２層目のアルミニウム配線６で形
成されている例である。当然であるが、第２層目のアル
ミニウム配線層で形成された入出力信号配線６は、同じ
く第２層目のアルミニウム配線層で形成される電源配線
２と重なり合う場合が出てくる。

この場合、幅の広い電源配線２は、入出力論理回路にか
かわる第２層アルミニウム配線６の位置に制限を与え、
入出力回路セル自体の論理の種類を制約してしまう。こ
のため、第２層目のアルミニウム配線層で形成された入
出力信号配線６が、出来るだけ自由な位置に配置される
よう、入出力信号配線６が存在する電源配線を一部えぐ
る。第２図囚に示しであるのは、電源配線２が第２層目
のアルミニウム配線層で形成された入出力信号配線６の
位置する分だけ、削り取り配線６を配線したものである
。この場合、電源配線２の電圧降下は、削り取った領域
分だけ下がるが、電圧降下があっても電源電線２が充分
電圧を保証している場合には、第２図（５）の如く電源
配線２を削り取った領域以外に手を加えず形成する。又
、削り取った領域による電圧降下を避けたい場合には、
第２図（均の如く、削り取った幅だけ、電源配線周辺を
ふくらまして形成し、電圧降下を保証する。このことに
より、第２層目のアルミニウム配線層で形成される入出
力信号配線６は、自由に配置出来、又、この配置によっ
て電圧降下を生ずることはない。

第３図は、第２回置におけるＡ−、＜＠Ｈ沿った断面図
である。第２図における電源配線２、及び、入出力論理
回路Ｋかかわる配線６の下部構造を示している。７はＮ
型半導体基板、８はＮ−型拡散領域で、Ｐ−型ウェル層
９を持ちＣＭＱＳＦＥＴを形成している。又、１０は、
酸化シリコンから成るフィールド絶縁層で個々のＦＥＴ
を絶縁している。１１は、酸化シリコンからなるゲート
絶縁膜、１２は、ポリシリコンから成るゲート電極で、
ゲート電極１２は薄い酸化シリコン膜１３によって被覆
されている。１４は、ソース・ドレインを形成するＮ＋
　ｍ拡散領域、１５は、同じくソース・ドレインを形成
する戸型拡散領域である。又、１６は、ゲート電極から
延びるポリシリコン配線である。１７は、第１パツシベ
ーシヨン膜でリンシリケートガラスから成つ℃いる。さ
らに１８は第１層目のアルミニウム配線で、個々のＭＯ
８ＦＥＴ２１とを結ぶことにより、入出力の論理回路を
作っている。入出力回路セル内の配線は、第１層目のア
ルミニウム配線のみで形成されることが望ましいが、配
線が複雑になった場合、６に示す第２層目のアルミニウ
ム配線を形成する。又、第２層目のアルミニウム配線で
形成される電源配線２は、配線６と重ならぬよう第２図
（Ａｌに示される如くパターニングされる。２０は、素
子を保護する酸化シリコンから成るファイナルパッシベ
ーション膜である。

以上のような入出力回路セルは、夫々が入力回路、出力
回路、入出力双方向回路等の異なる機能を有しているが
、入出力回路セル形成においては拡散領域の形成位置を
画一的に決め、配線のみによってその論理を決め℃も良
いし、拡散領域、配線等を自由にかえ、論理を構成して
もよい。

〔効果〕

＋１）　予め用意された同一形状の入出力回路セルが内
部論理に適合するよう規則的に並び、かつ、電源配線が
その上を通っているため、入出力回路セルのならびかえ
により、多種の入出力回路セル列を形成することが出来
る。従って、少量多品種のカスタム論理ＬＳＩを製造す
る場合、その種類によりて入出力回路セルを個別に形成
することなく、予め定まった入出力回路セルの並びかえ
のみによって内部論理回路に適合した入出力回路セル列
を設計することが出来る。

（２１上記（１）の理由により、カスタム論理ＬＳＩの
設計工数を低減することが出来る。

（３）同一形状の入出力回路セルが規則的に並ぶことＫ
より、外見上のインターフェースが異種のカスタム論理
ＬＳ　Ｉにおいて同一になる。従って、異種のカスタム
論理ＬＳＩのテスティングのための装置を共通化できる
。

（４）上記（３）の理由により、テスティングが容易に
なる。

（５）従来、人手によって設計していた入出力回路セル
を、規則性から予め定まった論理パターンを有する入出
力回路セルとし、その配列のその個々の配列を内部論理
回路に適合するよう電子計算機によって行なえるため、
信頼性が向上する。

（６）電源配線を入出力回路セル上に形成し、入出力回
路セル内のアルミニウム配線が電源配線と同一層に形成
された場合、電源配線は、同一層上の入出力回路のため
の配線形成部を一部削除し℃形成されるため、入出力回
路セルの論理を自由に設定することができる。

（７）電源配線を入出力回路セル上に形成し℃いるため
、余分な配線形成領域がなくなる。

以上本発明者によつ℃なされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。たとえば、たとえば、Ｎ
型半導体基板７は、Ｐ型半導体基板を使用しても良く、
この場合、Ｐ−屋ウエル層はＮ−型ウェル層にＮ−９拡
散領域はＰ−壓拡散領域に、ソース・ドレインを形成す
るＮ＋型拡散領域、Ｐ＋型拡散領域は各々Ｐ＋型拡散領
域、Ｎ＋型拡散領域に形成する。又、ポリシリコンから
なるゲート電極２１は高融点金属またはそのシリサイド
で形成しても良い。又、第１パツジページ目ン膜１７及
び、眉間絶縁膜１９は酸化シリコンでモ良＜、ファイナ
ルパッシベーション膜２０はリンシリケートガラス膜で
形成し℃も良い。さらに、一方１つの入出力回路セルに
対して２つ以上のポンディングパッドを対応させたとし
ても、また電源の供給側配線または接地側配線の一方も
しくは電源配線の一部分のみをセル内に取り入れて、入
出力回路セルを構成したとしても、本発明の主旨を逸脱
するものではない。

〔利用分野〕

以上の説明では、主とじ℃本発明者によってなされた発
明をその背景となった利用分野であるＭＯ８型ＬＳＩに
適用した場合について説明したが、それに限定されるも
のではなく、半導体装置全般に適用出来る。

【図面の簡単な説明】

第１図は半導体チップの平面図、 第２図は本発明の入出力回路セルの平面図であって第２
図（Ａｌは入力回路セルの平面図、第２図（Ｂ）は出力
回路セルの平面図、 第３図は第２図（ＮのＡ−Ａ線に沿った断面図である。 １・・・半導体チップ、２・・・電源供給あるいは、接
地にかかわる第２層目アルミニウム配線、３・・・入出
力回路セル、４・・・ポンディングパッド、訃・・内部
論理回路領域、６・・・入出力信号にかかわる第２層目
アルミニウム配線、７・・・Ｎ８！２半導体基板、８・
・・Ｎ−型拡散領域、９・・・Ｐ−凰ウエル領域、１０
・・・フィールド絶縁膜、１１・・・ゲート絶縁膜、１
２・・・ポリシリコンゲート電極、１３・・・酸化シリ
コン、膜、１４・・・Ｎ＋型拡散領域、１５・・・Ｐ＋
型拡散領域、１６・・・ポリシリコン配線、１７・・・
第１パツシベーシヨン膜、１８・・・入出力信号の授受
にかかわる第１層目のアルミニウム配線、１９・・・層
間絶縁膜、２０・・・ファイナルパッシベーション膜、
２１Ｍ０８ＦＥＴ０ 代理人　弁理士　高　橋　明　失 策　１　図 ／ 第　２　図 （Ａ　）　（Ｅン

Claims (1)

1. 【特許請求の範囲】 １、複数のトランジスタが規則的でなく任意の位置に配
   置されており任意の論理を形成する内部論理回路と、酌
   記内部論理回路の周囲に配置された複数の入出力回路セ
   ルとを有し、前記複数の入出力回路セルが、全てのセル
   の占有面積が同一でセルの外形寸法が等しく、かつ、回
   路機能の異なる複数の種類のセルからなることを特徴と
   する半導体装置。 ２、内部論理回路の周囲に配置された複数の入出力回路
   セルに固定の電位を供給するために前記入出力回路セル
   上に延在する第１の配線と、前記入出力回路セル内の第
   １の配線以外の配線であって第１の配線と同時に形成さ
   れた第２の配線とを有し、前記第１の配線の形状が、前
   記複数の入出力回路セルに共通の規則的な形状から、少
   なくとも前記第２の配線の存在する領域の部分を除いた
   形状であることを特徴とする半導体装置。