JPH05121515A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPH05121515A
JPH05121515A JP3284637A JP28463791A JPH05121515A JP H05121515 A JPH05121515 A JP H05121515A JP 3284637 A JP3284637 A JP 3284637A JP 28463791 A JP28463791 A JP 28463791A JP H05121515 A JPH05121515 A JP H05121515A
Authority
JP
Japan
Prior art keywords
cell
pad
monitor
ground
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3284637A
Other languages
English (en)
Other versions
JP2630138B2 (ja
Inventor
Toru Mizutani
徹 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3284637A priority Critical patent/JP2630138B2/ja
Publication of JPH05121515A publication Critical patent/JPH05121515A/ja
Application granted granted Critical
Publication of JP2630138B2 publication Critical patent/JP2630138B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】本発明は半導体集積回路に搭載するモニターに
関し、領域確保をあまり意識することなく、モニターを
配置することを目的とする。 【構成】入出力バッファ，電源セル１０，グランドセル
９等のＩ／Ｏセルと同じ大きさを持つスペーサセル内に
モニターを内蔵する。モニター用素子はスペーサセルの
パッド５と電源配線１かグランド配線２又は、両方の配
線とに接続する様に構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に搭載
するモニターに関する。近年の半導体集積回路には、チ
ップに搭載されている各素子の単体特性を早期に測定
し、特性のバラツキ等をチェックしておくことが要求さ
れている。その為、素子特性を測定する為のモニターを
必ず搭載させる必要がある。
【０００２】
【従来の技術】従来の半導体集積回路においては、チッ
プ内の適当な空き領域を見つけて、モニターを搭載して
いた。
【０００３】ところが、近年の半導体集積回路には、高
密度化が要求される為、モニターを搭載する様な空き領
域を確保する事が非常に困難となっていた。
【０００４】
【発明が解決しようとする課題】従って、モニターを搭
載する為の領域を確保する為に、意識的に空き領域を作
るという手間が生じ、高密度化の妨げとなるいった問題
を生じていた。
【０００５】本発明は、以上の点を鑑み、領域確保をあ
まり意識することなく、モニターを配置することを目的
とする。
【０００６】
【課題を解決するための手段】図１は、本発明の原理説
明図である。図中１は電源、２はグランド、３は抵抗モ
ニター、４はスペーサセル枠、５はパッドである。
【０００７】このスペーサセルでは、グランド２とパッ
ド５の間に抵抗モニター３を配置し、グランド２とパッ
ド５の間の抵抗値を測定するものである。スペーサセル
の説明：入出力バッファや電源・グランド用のＩ／Ｏセ
ルと同じ大きさを持つが、信号用でも電源用でもないセ
ル。信号と信号の間等の隙間を埋める為に使用される。
他のＩ／Ｏと同じ大きさを持つことにより、配置が簡単
に出来、パッド位置の標準化等に役立つ。
【０００８】
【作用】本発明では、図１の様にスペーサセル内にモニ
ターが入っている為、通常のスペーサセルと同様にＩ／
Ｏ領域に配置するだけで良い（図３参照）。
【０００９】モニター測定時には、本スペーサセルのパ
ッド５とグランドセル９のパッド５をプロービングする
だけで抵抗値等が測定可能となる。
【００１０】
【実施例】図２は、本発明の１実施例を示す。スペーサ
セル内に抵抗モニタ３を配置し、一端を本スペーサセル
のパッド５に別の一端をグランド２又は電源１用の配線
に接続する。そして、図３に示す様にスペーサセルを配
置し、本スペーサセルのパッド５とグランドセル９又は
電源セル１０のパッド５をプローブすることにより、抵
抗特性を測定する。
【００１１】上記の実施例では、グランド２か電源１の
どちらか一方を使用したが、拡散抵抗等の場合には、バ
ックゲート依存を測定する為にグランド２と電源１の両
方を使用しても良い。この場合の実施例を図４に示す。
【００１２】又、Ｐ型１６（Ｎ型１７）ＭＯＳトランジ
スタ（以下、ＭＯＳ Ｔｒと称する）の場合には、ゲー
ト部を本スペーサセルのパッド５に、ソース及びバック
ゲート部を電源１（グランド２）配線に、ドレイン部を
グランド２（電源１）配線に接続し、Ｔｒ特性を測定し
ても良い。この場合の実施例を図５に示す。この実施例
では、ＭＯＳ Ｔｒで例を示したがバイポーラＴｒ等で
も良い。
【００１３】同じモニター入りスペーサセル８を図６に
示す様に、チップの各部に配置し、チップ内の特性のバ
ラツキを測定することも可能である。
【００１４】
【発明の効果】本発明によれば、容易にモニターを配置
でき、電源１０又はグランド９用のパッド５を利用する
為に、余分な面積を必要としない為、高密度化や設計手
法の標準化に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の原理を説明する図である。
【図２】本発明の実施例１を説明する図である。
【図３】本発明の実施例２を説明する図である。
【図４】本発明の実施例３を説明する図である。
【図５】本発明の実施例４を説明する図である。
【図６】本発明の実施例５を説明する図である。
【符号の説明】
１ 電源 ２ グランド ３ 抵抗モニタ ４ スペーサセル ５ パッド ６ ＬＳＩ ７ Ｉ／Ｏ領域 ８ モニター入りスペーサセル ９ グランドセル １０ 電源セル １１ Ｐ型拡散（抵抗） １２ Ｎ型拡散（抵抗） １３ 基板コンタクト（Ｎ型拡散） １４ 基板コンタクト（Ｐ型拡散） １５ Ｔｒモニタ １６ Ｐ型（Ｔｒ） １７ Ｎ型（Ｔｒ）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成３年１１月５日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】入出力バッファや電源セル（１０）・グラ
    ンドセル（９）等のＩ／Ｏセルと同じ大きさを持つスペ
    ーサセル内にモニターを内蔵することを特徴とする半導
    体集積回路。
  2. 【請求項２】請求項１において、モニター用素子を本ス
    ペーサセルのパッド（５）と電源（１）かグランド
    （２）配線又は、両方の配線とに接続することを特徴と
    する半導体集積回路。
  3. 【請求項３】請求項２において、抵抗モニター（３）用
    素子を本スペーサセルのパッド（５）と電源（１）かグ
    ランド（２）配線に接続し、本スペーサセルのパッド
    （５）と電源（１）かグランド（２）用のパッド（５）
    をプロービングすることにより、抵抗値等を測定するこ
    とを特徴とする半導体集積回路。
  4. 【請求項４】請求項２において、Ｐ型（１１）またはＮ
    型（１２）の拡散抵抗モニター（３）用素子の両端を本
    スペーサセルのパッド（５）とグランドと電源用パッド
    （５）をプロービングすることにより、バックゲート依
    存を含めた抵抗値等を測定することを特徴とする半導体
    集積回路。
  5. 【請求項５】請求項２において、Ｐ型（１６）またはＮ
    型（１７）のＭＯＳトランジスタモニター（１５）素子
    のゲート部を本スペーサセルのパッド（５）に、ソース
    及びバックゲート部を電源１（グランド２）配線に、ド
    レイン部をグランド２（電源１）配線に接続し、本スペ
    ーサセルのパッド（５）と電源とグランド用パッド
    （５）をプロービングすることを特徴とする半導体集積
    回路。
JP3284637A 1991-10-30 1991-10-30 半導体集積回路 Expired - Fee Related JP2630138B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3284637A JP2630138B2 (ja) 1991-10-30 1991-10-30 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3284637A JP2630138B2 (ja) 1991-10-30 1991-10-30 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH05121515A true JPH05121515A (ja) 1993-05-18
JP2630138B2 JP2630138B2 (ja) 1997-07-16

Family

ID=17681054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3284637A Expired - Fee Related JP2630138B2 (ja) 1991-10-30 1991-10-30 半導体集積回路

Country Status (1)

Country Link
JP (1) JP2630138B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006857A (ja) * 2002-05-15 2004-01-08 Samsung Electronics Co Ltd 集積回路チップ及びそれの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59217340A (ja) * 1983-05-25 1984-12-07 Nec Corp マスタ−スライス半導体集積回路装置
JPS6080250A (ja) * 1983-10-07 1985-05-08 Hitachi Ltd 半導体装置
JPS61267337A (ja) * 1985-05-22 1986-11-26 Nec Corp 半導体装置
JPS63126263A (ja) * 1986-11-17 1988-05-30 Hitachi Ltd 半導体集積回路装置
JPS6467931A (en) * 1987-09-08 1989-03-14 Nec Corp Integrated circuit
JPH02307266A (ja) * 1989-05-23 1990-12-20 Seiko Epson Corp 半導体集積回路装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59217340A (ja) * 1983-05-25 1984-12-07 Nec Corp マスタ−スライス半導体集積回路装置
JPS6080250A (ja) * 1983-10-07 1985-05-08 Hitachi Ltd 半導体装置
JPS61267337A (ja) * 1985-05-22 1986-11-26 Nec Corp 半導体装置
JPS63126263A (ja) * 1986-11-17 1988-05-30 Hitachi Ltd 半導体集積回路装置
JPS6467931A (en) * 1987-09-08 1989-03-14 Nec Corp Integrated circuit
JPH02307266A (ja) * 1989-05-23 1990-12-20 Seiko Epson Corp 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006857A (ja) * 2002-05-15 2004-01-08 Samsung Electronics Co Ltd 集積回路チップ及びそれの製造方法

Also Published As

Publication number Publication date
JP2630138B2 (ja) 1997-07-16

Similar Documents

Publication Publication Date Title
US20100193887A1 (en) Stress-Distribution Detecting Semiconductor Package Group And Detection Method Of Stress Distribution In Semiconductor Package Using The Same
US5060046A (en) Semiconductor integrated circuit device having enlarged cells formed on ends of basic cell arrays
JP4510370B2 (ja) 半導体集積回路装置
JPH05121515A (ja) 半導体集積回路
US10564055B2 (en) Circuit for determining mechanical stress levels based on current gains
JPH07106521A (ja) セルベース設計半導体集積回路装置
JP2006511077A (ja) テスト構造を用いた半導体素子の製造方法
JP2798048B2 (ja) 半導体集積回路の自動配置方法
JPH0541429A (ja) 半導体ｉｃウエーハおよび半導体ｉｃの製造方法
JPH0669080B2 (ja) 半導体集積回路装置
Cherepanov et al. Test Chip Development for Evaluation of 180 nm SiGe Integrated Circuit Technology Operation Under Cryogenic Conditions
JPS6216477B2 (ja)
JP2661528B2 (ja) 半導体集積回路装置
JPS58222573A (ja) 半導体集積回路装置
JPS6024590B2 (ja) 半導体集積回路の製造方法
JP3501880B2 (ja) 半導体集積回路装置の製造方法および半導体ウエハ
JPS60140842A (ja) 半導体装置
JPH0153513B2 (ja)
JP3544903B2 (ja) 集積回路設計方法と集積回路
JP2811740B2 (ja) 集積回路
Bright Test chip development to support standardization efforts
JPS62224043A (ja) 半導体集積回路装置
JPH0120538B2 (ja)
JPS58127347A (ja) 半導体装置
JP3336853B2 (ja) Ｉｉｌ素子の評価方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees