JPS61267337A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61267337A JPS61267337A JP10970885A JP10970885A JPS61267337A JP S61267337 A JPS61267337 A JP S61267337A JP 10970885 A JP10970885 A JP 10970885A JP 10970885 A JP10970885 A JP 10970885A JP S61267337 A JPS61267337 A JP S61267337A
- Authority
- JP
- Japan
- Prior art keywords
- terminals
- measuring
- outer lead
- chip
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電気的特性チェックパターンを有する半導体装
置に関し、特に特性チェック作業の簡易化ないし自動化
を図った半導体装置に関する。
置に関し、特に特性チェック作業の簡易化ないし自動化
を図った半導体装置に関する。
一般に半導体装置では、製造される素子や回路の電気的
特性をチェックするためのダミーの素子を装置内の本来
の素子とは別個に形成しておき、必要時にこのダミー素
子に測定針等を接触させて電気的特性のチェックを行な
っている。例えば、電界効果トランジスタを素子とする
半導体装置では、第２図に示すように半導体チップ１上
の装置機能に関与しない位置にチェックパターン５Ａと
してダミーの電界効果トランジスタを形成している。
特性をチェックするためのダミーの素子を装置内の本来
の素子とは別個に形成しておき、必要時にこのダミー素
子に測定針等を接触させて電気的特性のチェックを行な
っている。例えば、電界効果トランジスタを素子とする
半導体装置では、第２図に示すように半導体チップ１上
の装置機能に関与しない位置にチェックパターン５Ａと
してダミーの電界効果トランジスタを形成している。
このチェックパターン５Ａは、第３図に拡大図示するよ
うに、多結晶シリコンからなるゲート電極６Ａと、この
両側にイオン注入したソース、ドレインの谷溝電層７Ａ
、８Ａと、これらゲート電極６Ａおよびソース、ドレ
インの各導電層７Ａ。
うに、多結晶シリコンからなるゲート電極６Ａと、この
両側にイオン注入したソース、ドレインの谷溝電層７Ａ
、８Ａと、これらゲート電極６Ａおよびソース、ドレ
インの各導電層７Ａ。
８Ａに夫々接続されたアルミニウム膜からなる測定端子
９Ａ−１１Ａとで構成されており、これら測定端子９Ａ
−１１Ａに図外の測定針を接触させて給電することによ
り所要の電気的特性を測定することができる。
９Ａ−１１Ａとで構成されており、これら測定端子９Ａ
−１１Ａに図外の測定針を接触させて給電することによ
り所要の電気的特性を測定することができる。
上述した電気的特性チェックパターン５Ａは、測定針を
接触させるための測定端子９Ａ〜１１Ａが、チップｌの
外部リード取出端子２（第２図参照）とは詞別に形成さ
れかつその寸法も比較的に小さいため、電気的特性を測
定するためにはチェックパターン５Ａに適合するように
特別に配列された測定針を有する特性測定装置を用いて
作業者が１チツプ毎に測定を行なう必要がある。しかも
、このとき測定端子９Ａ−１ｌＡが小さいために測定針
を接触させることは困難であり、かつこの測定を自動化
することも難かしくなる。
接触させるための測定端子９Ａ〜１１Ａが、チップｌの
外部リード取出端子２（第２図参照）とは詞別に形成さ
れかつその寸法も比較的に小さいため、電気的特性を測
定するためにはチェックパターン５Ａに適合するように
特別に配列された測定針を有する特性測定装置を用いて
作業者が１チツプ毎に測定を行なう必要がある。しかも
、このとき測定端子９Ａ−１ｌＡが小さいために測定針
を接触させることは困難であり、かつこの測定を自動化
することも難かしくなる。
したがって、半導体装置を形成している半導体ウェーハ
毎あるいはチップ毎に電気的特性を測定する場合には、
全て作業者が手作業でこれを行なわねばならず、測定に
多大の工数がかかりかつ測定効率も悪いという問題があ
る。
毎あるいはチップ毎に電気的特性を測定する場合には、
全て作業者が手作業でこれを行なわねばならず、測定に
多大の工数がかかりかつ測定効率も悪いという問題があ
る。
１ 〔問題点を解決するための手段〕本発明
は電気的特性の測定の簡易化および自動化を図り得るよ
うに、電気的特性チェックパターンの測定端子を、チッ
プ上に配列された外部リード取出端子と同一配列ライン
上に配列し、かつその面積も外部リード取出端子の５０
％以−ヒに構成したものである。
は電気的特性の測定の簡易化および自動化を図り得るよ
うに、電気的特性チェックパターンの測定端子を、チッ
プ上に配列された外部リード取出端子と同一配列ライン
上に配列し、かつその面積も外部リード取出端子の５０
％以−ヒに構成したものである。
次に、本発明について図面を参照して説明する。
第１図は本発明の半導体装置のチップルイアウト図であ
）、チップ１の周辺部にはアルミニウム膜からなる多数
個の外部リード取出端子２を配列し、その内側にはこれ
ら外部リード取出端子２に接続される入出力バッファ等
の周辺回路３を、更にその内側にはメモリセルや演算子
回路等の内部回路４を夫々配設している。
）、チップ１の周辺部にはアルミニウム膜からなる多数
個の外部リード取出端子２を配列し、その内側にはこれ
ら外部リード取出端子２に接続される入出力バッファ等
の周辺回路３を、更にその内側にはメモリセルや演算子
回路等の内部回路４を夫々配設している。
電気的特性のチェックパターン５は前記外部リード取出
晦子２が配列されているチップ１の周辺一部に配設して
おり、多結晶シリコンからなるゲート電極６と、その両
側にイオン注入にょシ形成したソース、ドレインの各導
電層７，８とで電界効果トランジスタ構成としている。
晦子２が配列されているチップ１の周辺一部に配設して
おり、多結晶シリコンからなるゲート電極６と、その両
側にイオン注入にょシ形成したソース、ドレインの各導
電層７，８とで電界効果トランジスタ構成としている。
そして、ゲート電極６と％導電層７，８は夫々アルミニ
ウム膜からなる測定端子９〜１１に接続しているが、本
例ではこれら測定端子９〜１１は前記外部リード取出端
子２と同じ大きさでかつこれらと同一配列ライン上に配
列した構成としている。
ウム膜からなる測定端子９〜１１に接続しているが、本
例ではこれら測定端子９〜１１は前記外部リード取出端
子２と同じ大きさでかつこれらと同一配列ライン上に配
列した構成としている。
したがって、このようなチップ構成の半導体装置では、
ウェーハの検査工程において従来から使用されている多
探針特性測定装置の各探針金、予めチップ１上に形成さ
れているチェックパターン５の測定端子９〜１１を含む
全部の端子２に接触するように配列しておき、更に本来
の検査に先立ってチェックパターン５による電気的特性
を行なうように多探針測定装置の測定プログラムを構成
しておけば、検査工程の一部として電気特性の測定が可
能になる。
ウェーハの検査工程において従来から使用されている多
探針特性測定装置の各探針金、予めチップ１上に形成さ
れているチェックパターン５の測定端子９〜１１を含む
全部の端子２に接触するように配列しておき、更に本来
の検査に先立ってチェックパターン５による電気的特性
を行なうように多探針測定装置の測定プログラムを構成
しておけば、検査工程の一部として電気特性の測定が可
能になる。
このため、チェックパターン５による電気的特性の自動
化が可能になシ、作業者の手作業による測定を不要にし
て工数の低減、測定効率の向上を図ることができる。
化が可能になシ、作業者の手作業による測定を不要にし
て工数の低減、測定効率の向上を図ることができる。
ここで、前記実施例ではチェックパターン５に専用の端
子９〜１１を接続しているが、他の回路に電気的影響を
与えない場合には外部リード取出端子２の一部を兼用す
る形で利用することもできる。また、チェックパターン
５はチップ１０周辺部に限らず半導体装置の機能に影響
しない位置であれば配設位置を自由に選定することがで
きる。
子９〜１１を接続しているが、他の回路に電気的影響を
与えない場合には外部リード取出端子２の一部を兼用す
る形で利用することもできる。また、チェックパターン
５はチップ１０周辺部に限らず半導体装置の機能に影響
しない位置であれば配設位置を自由に選定することがで
きる。
更に、測定端子９〜１１の大きさは必ずしも外部リード
取出端子２と同じ大きさにする必要はなく、あまり小さ
くならない範囲で小型化又は大振化することは可能であ
る。実際には外部リード取出端子の５０％以上の面積を
有することが好ましい０ 〔発明の効果〕 以上説明したように本発明は、電気的特性チェックパタ
ーンの測定端子を外部リード取出端子と同一配列ライン
上に設定しかつその大きさもあまり小さくならないよう
に構成しているので、チェックパターンによる特性測定
を従来の多探針特性装置を用いて行なうことが可能とさ
れ、これにょジ測定の自動化を達成し、測定の簡易化お
よび測定の効率を向上できるという効果がある。
取出端子２と同じ大きさにする必要はなく、あまり小さ
くならない範囲で小型化又は大振化することは可能であ
る。実際には外部リード取出端子の５０％以上の面積を
有することが好ましい０ 〔発明の効果〕 以上説明したように本発明は、電気的特性チェックパタ
ーンの測定端子を外部リード取出端子と同一配列ライン
上に設定しかつその大きさもあまり小さくならないよう
に構成しているので、チェックパターンによる特性測定
を従来の多探針特性装置を用いて行なうことが可能とさ
れ、これにょジ測定の自動化を達成し、測定の簡易化お
よび測定の効率を向上できるという効果がある。
第１図は本発明の半導体装置のチップレイアウト図、第
２図は従来装置の一部のレイアウト図、第３図はチェッ
クパターンの拡大平面図である。 ｌ・・・・・・チップ、２・・・・・・外部リード取出
端子、３・・・・−・周辺回路、４・−・・・・内部回
路、５・・・・・・電気的特性チェックパターン、６・
・・・・・ゲート電極、７．ｓ・・・・・・ソース・ド
レイン導電層、９〜１１・・・・・・測定端子。 第 ２１！Ｉ 第 ３ 図 ラフ０ りＡ、ｌρＡ、／／Ａ ・ ７Ａ、ＩＡ ・・・ べ護り戸【」宥６ ソーズドレイｊ
２図は従来装置の一部のレイアウト図、第３図はチェッ
クパターンの拡大平面図である。 ｌ・・・・・・チップ、２・・・・・・外部リード取出
端子、３・・・・−・周辺回路、４・−・・・・内部回
路、５・・・・・・電気的特性チェックパターン、６・
・・・・・ゲート電極、７．ｓ・・・・・・ソース・ド
レイン導電層、９〜１１・・・・・・測定端子。 第 ２１！Ｉ 第 ３ 図 ラフ０ りＡ、ｌρＡ、／／Ａ ・ ７Ａ、ＩＡ ・・・ べ護り戸【」宥６ ソーズドレイｊ
Claims (1)
- １、チップ上の一部に電気的特性チェックパターンと、
これに接続して測定針が接触される測定端子とを有する
半導体装置において、前記測定端子はチップ上に配列さ
れた外部リード取出端子と同一配列ライン上に配列し、
かつその面積を外部リード取出端子の５０％以上に構成
したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10970885A JPS61267337A (ja) | 1985-05-22 | 1985-05-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10970885A JPS61267337A (ja) | 1985-05-22 | 1985-05-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61267337A true JPS61267337A (ja) | 1986-11-26 |
Family
ID=14517202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10970885A Pending JPS61267337A (ja) | 1985-05-22 | 1985-05-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61267337A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02220454A (ja) * | 1988-12-22 | 1990-09-03 | Internatl Business Mach Corp <Ibm> | 薄膜配線のためのプロセス・モニタを有する装置および方法 |
| JPH05121515A (ja) * | 1991-10-30 | 1993-05-18 | Fujitsu Ltd | 半導体集積回路 |
-
1985
- 1985-05-22 JP JP10970885A patent/JPS61267337A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02220454A (ja) * | 1988-12-22 | 1990-09-03 | Internatl Business Mach Corp <Ibm> | 薄膜配線のためのプロセス・モニタを有する装置および方法 |
| JPH05121515A (ja) * | 1991-10-30 | 1993-05-18 | Fujitsu Ltd | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2003050818A1 (en) | Flash array implementation with local and global bit lines | |
| EP0109006A2 (en) | Dynamic random access memory having separated voltage terminal pads, for improved burn-in, methods for manufacturing and testing such memory | |
| CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
| JPS61267337A (ja) | 半導体装置 | |
| JPH0782165B2 (ja) | 液晶表示装置の製造方法 | |
| JPH09213901A (ja) | Ｔｅｇを備えた半導体メモリおよびその検査方法 | |
| CN104701298B (zh) | 栅氧化层完整性测试结构及测试方法 | |
| JP2900572B2 (ja) | フィルムキャリア型半導体装置及びその選別法 | |
| JPH0237764A (ja) | Ｍｏｓ型半導体装置 | |
| JPS626653B2 (ja) | ||
| JPH0648551Y2 (ja) | アクテイブマトリクス表示装置 | |
| JPS6159657B2 (ja) | ||
| JPH0153513B2 (ja) | ||
| JPH0658937B2 (ja) | 半導体集積回路 | |
| JP2978883B1 (ja) | 半導体装置 | |
| JPS60170955A (ja) | 製造工程管理用半導体装置 | |
| JPS6010741A (ja) | 半導体不揮発記憶装置の検査方法 | |
| JPH0494555A (ja) | 半導体集積回路装置 | |
| JPS6037138A (ja) | 半導体集積回路装置 | |
| JPH0722479A (ja) | 半導体装置 | |
| JPH0964140A (ja) | 半導体集積回路装置およびウエハテスト方法 | |
| JPS61166055A (ja) | 半導体装置 | |
| JPH04170046A (ja) | 半導体装置 | |
| JPH03200349A (ja) | 不揮発性メモリ装置の測定方法 | |
| JPH0252262A (ja) | マルチチップパッケージの電気検査方法 |