JPS6037138A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6037138A JPS6037138A JP14475983A JP14475983A JPS6037138A JP S6037138 A JPS6037138 A JP S6037138A JP 14475983 A JP14475983 A JP 14475983A JP 14475983 A JP14475983 A JP 14475983A JP S6037138 A JPS6037138 A JP S6037138A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- functional circuit
- semiconductor elements
- functional
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体集積回路装置に関し、特に内部の機能を
確認するのに好適な構造な有する半導体集積回路装置に
関する。
確認するのに好適な構造な有する半導体集積回路装置に
関する。
従来、半導体装置、特に半導体集積回路装置の機能確認
方法は通常、半導体ウェーッ・上に形成さ ・れた半導
体集積回路そのものを検査装置を用いて機能確認する方
法が広く用いられている。半導体集積回路装置には、製
造工程中に多種類の記憶パターンの特定の一つのものな
選んで記憶させる読出し専用記憶回路装置や論理機能パ
ターンのうちの一つを選んで構成せられた論理集積回路
装置がある。これらの半導体集積回路装置を検査する場
合は、それぞれの記憶内容のパターンや論理機能のパタ
ーンにより検査されるが、不良が発生した場合、多数の
パターンのうちの測定した一つのパターンが不良になっ
たことを示しており、半導体集積回路装置全体の不良解
析はそれぞれのパターンにより構成素子の種類1寸法、
特性等が異なる為、その不良パターンの不良解析に多大
な工数を必要とするという欠点があった。
方法は通常、半導体ウェーッ・上に形成さ ・れた半導
体集積回路そのものを検査装置を用いて機能確認する方
法が広く用いられている。半導体集積回路装置には、製
造工程中に多種類の記憶パターンの特定の一つのものな
選んで記憶させる読出し専用記憶回路装置や論理機能パ
ターンのうちの一つを選んで構成せられた論理集積回路
装置がある。これらの半導体集積回路装置を検査する場
合は、それぞれの記憶内容のパターンや論理機能のパタ
ーンにより検査されるが、不良が発生した場合、多数の
パターンのうちの測定した一つのパターンが不良になっ
たことを示しており、半導体集積回路装置全体の不良解
析はそれぞれのパターンにより構成素子の種類1寸法、
特性等が異なる為、その不良パターンの不良解析に多大
な工数を必要とするという欠点があった。
本発明の目的は、上記欠点を除き、多数の半導体素子を
含む半導体集積回路装置の不良解析に要する工数を減少
させ、容易に不良解析の可能な半導体集積回路装置を提
供することにある。
含む半導体集積回路装置の不良解析に要する工数を減少
させ、容易に不良解析の可能な半導体集積回路装置を提
供することにある。
本発明の半導体集積回路装置は、半導体基板に多数の半
導体素子に、!:り構成され特定機能を発揮する第1の
機能回路と、該第1の機能回路の近傍に該第1の機能回
路の機能に関与することなく。
導体素子に、!:り構成され特定機能を発揮する第1の
機能回路と、該第1の機能回路の近傍に該第1の機能回
路の機能に関与することなく。
かつ、該第1の機能回路に含まれる半導体素子と同等な
構造を有する少数の半導体素子からなる第2の機能回路
とを含んで構成される。
構造を有する少数の半導体素子からなる第2の機能回路
とを含んで構成される。
次に1本発明の実施例について図面を参照して説明する
。第1図は本発明の一実施例の平面図である。図に示す
ように1本発明による半導体集積回路装置1には周辺に
電極パッド2が配IR,その内側に周辺の駆動回路3が
配置6.され、さらに、その内部に読出し専用記憶回路
や論理回路を構成する多数の半導体素子からなり%定機
能を発揮する第1の機能回路4が配置されている。また
、前記第1の機能回路の機能に関与することなく、かつ
該第1の機能回路に含まれる半導体素子と同等な構造を
有する少数の半導体素子からなる第2の機能回路5は前
記第1の機能回路4の近傍に配置されている。
。第1図は本発明の一実施例の平面図である。図に示す
ように1本発明による半導体集積回路装置1には周辺に
電極パッド2が配IR,その内側に周辺の駆動回路3が
配置6.され、さらに、その内部に読出し専用記憶回路
や論理回路を構成する多数の半導体素子からなり%定機
能を発揮する第1の機能回路4が配置されている。また
、前記第1の機能回路の機能に関与することなく、かつ
該第1の機能回路に含まれる半導体素子と同等な構造を
有する少数の半導体素子からなる第2の機能回路5は前
記第1の機能回路4の近傍に配置されている。
第2の機能回路5は多数の半導体素子からなる第1の機
能回路4に含まれる半導体素子と同等な構造1寸法の半
導体素子より構成され、第1の機能回路と同様で単一機
能を発揮するよう構成されており、シかも、この第2の
機能回路5は第1の機能回路4を製造する時に同時に製
造される。
能回路4に含まれる半導体素子と同等な構造1寸法の半
導体素子より構成され、第1の機能回路と同様で単一機
能を発揮するよう構成されており、シかも、この第2の
機能回路5は第1の機能回路4を製造する時に同時に製
造される。
このように構成された第1図に示す半導体集積回路装置
で、基本的製造工程上の問題が多数の半導体素子からな
る第1の機能回路4に発生した場合は、同時にこの少数
の半導体素子よりなる第2の機能回路5にも発生する。
で、基本的製造工程上の問題が多数の半導体素子からな
る第1の機能回路4に発生した場合は、同時にこの少数
の半導体素子よりなる第2の機能回路5にも発生する。
従ってこの少数の半導体素子からなる第2の機能回路5
を不良解析することにより、多数の半導体素子からなる
第1の機能回路4の不良も解析することができる。また
少数の半導体素子からなる第2の機能回路5は記憶内容
のパターンや論理機能のパターン等を単一に設定するこ
とができる為、不良解析を常に一定の方法ですることが
でき、不良解析に用いる工数を大幅に削減することがで
きる。
を不良解析することにより、多数の半導体素子からなる
第1の機能回路4の不良も解析することができる。また
少数の半導体素子からなる第2の機能回路5は記憶内容
のパターンや論理機能のパターン等を単一に設定するこ
とができる為、不良解析を常に一定の方法ですることが
でき、不良解析に用いる工数を大幅に削減することがで
きる。
なお、多数の半導体素子により構成され機能する第1の
機能回路が製造工程中多種類の記憶パターンのうち特定
のパターンを選んで記憶させる読出し専用記憶回路のと
きは、第2の機能回路を前記読出し専用記憶回路に含ま
れる半導体素子と同等な構造を有する少数の半導体素子
からなり、かつ単一の記憶内容を持つ読出し専用記憶回
路とすることにより同一の検査装置により第2の機能回
路の単一機能を測定することができ、しかもこれを構成
する少数の個々の素子は多数の半導体素子で構成される
第1の機能回路のものと同等で、しかも同時に形成され
ているので1回路としての単一機能と個々の素子の不良
解析を行えば早急に半導体集積回路装置の不良解析かで
゛きる。特に読出し専用記憶回路に記憶させるパターン
はそれぞれ異なるが、第2の機能回路である読出し専用
記憶回路は第1の機能回路の機能に関係なく構成されし
かもユーザーの要求に関係なく一定で単一な記憶内容と
することができるので解析は簡易となる。
機能回路が製造工程中多種類の記憶パターンのうち特定
のパターンを選んで記憶させる読出し専用記憶回路のと
きは、第2の機能回路を前記読出し専用記憶回路に含ま
れる半導体素子と同等な構造を有する少数の半導体素子
からなり、かつ単一の記憶内容を持つ読出し専用記憶回
路とすることにより同一の検査装置により第2の機能回
路の単一機能を測定することができ、しかもこれを構成
する少数の個々の素子は多数の半導体素子で構成される
第1の機能回路のものと同等で、しかも同時に形成され
ているので1回路としての単一機能と個々の素子の不良
解析を行えば早急に半導体集積回路装置の不良解析かで
゛きる。特に読出し専用記憶回路に記憶させるパターン
はそれぞれ異なるが、第2の機能回路である読出し専用
記憶回路は第1の機能回路の機能に関係なく構成されし
かもユーザーの要求に関係なく一定で単一な記憶内容と
することができるので解析は簡易となる。
また多数の半導体素子により構成され機能する第1の機
能回路が製造工程中に多種類の論理パターンのうち特定
のパターンを選んで構成された論理回路であるときは、
第2の機能回路を前記論理回路に含まれる半導体素子と
同等な構造?有する少数の半導体素子からなり、かつ単
一の論理機能を有する論理回路とすることにより前記読
出し専用記憶回路の場合と同様に簡易迅速に論理集積回
路装置の不良解析を行うことができる。
能回路が製造工程中に多種類の論理パターンのうち特定
のパターンを選んで構成された論理回路であるときは、
第2の機能回路を前記論理回路に含まれる半導体素子と
同等な構造?有する少数の半導体素子からなり、かつ単
一の論理機能を有する論理回路とすることにより前記読
出し専用記憶回路の場合と同様に簡易迅速に論理集積回
路装置の不良解析を行うことができる。
以上説明したように2本発明によれば、不良解析が簡易
迅速に実施でき、不良解析に要する工数を太幅に削減す
ることが可能になる半導体集積回路装置が得られるので
その効果は太きい。
迅速に実施でき、不良解析に要する工数を太幅に削減す
ることが可能になる半導体集積回路装置が得られるので
その効果は太きい。
第1図は本発明の一実施例の平面図である。
1・・・・・・半導体集積回路装置、2・・・・・・電
極パッド、3・・・・・・周辺駆動回路、4・・・・・
・第1の機能回路、5・・・・・・第2の機能回路。 キ1ワ
極パッド、3・・・・・・周辺駆動回路、4・・・・・
・第1の機能回路、5・・・・・・第2の機能回路。 キ1ワ
Claims (3)
- (1)半導体基板に多数の半導体素子により構成され特
定機能を発揮する第1の機能回路と、該第1の機能回路
の近傍に該第1の機能回路の機能に関与することなく、
かつ、該第1の機能回路に含まれる半導体素子と同等な
構造を有する少数の半導体素子からなる第2の機能回路
とを含むことを特徴とする半導体集積回路装置。 - (2) 第1の機能回路が多種類の記憶ノ(ターンのう
ち特定のパターンを選んで記憶させる読出し専用記憶回
路であり、第2の機能回路が前記読出し専用記憶回路に
含まれる半導体素子と同等な構造を有する少数の半導体
素子からなり単一の記憶内容ケ持つ読出し専用記憶回路
である特許請求の範囲第(1)項記載の半導体集積回路
装置。 - (3)第1の機能回路が多種類の論理パターンのうち特
定のパターンを選んで構成された論理回路であり、第2
の機能回路が前記論理回路に含まれる半導体素子と同等
な構造を有する少数の半導体素子からなり単一の論理機
能を有する論理回路である特許請求の範囲第(1)項記
載の半導体集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58144759A JPH0622257B2 (ja) | 1983-08-08 | 1983-08-08 | 半導体集積回路装置の製造検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58144759A JPH0622257B2 (ja) | 1983-08-08 | 1983-08-08 | 半導体集積回路装置の製造検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6037138A true JPS6037138A (ja) | 1985-02-26 |
JPH0622257B2 JPH0622257B2 (ja) | 1994-03-23 |
Family
ID=15369733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58144759A Expired - Lifetime JPH0622257B2 (ja) | 1983-08-08 | 1983-08-08 | 半導体集積回路装置の製造検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0622257B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243359A (ja) * | 1990-04-16 | 1993-09-21 | Natl Semiconductor Corp <Ns> | チップダイ用強誘電コンデンサテスト構成体 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4944556A (ja) * | 1972-09-06 | 1974-04-26 | ||
JPS5081165U (ja) * | 1973-11-30 | 1975-07-12 | ||
JPS54148485A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Test method for semiconductor device |
JPS5740951A (en) * | 1980-08-25 | 1982-03-06 | Fujitsu Ltd | Manufacture of semiconductor device |
-
1983
- 1983-08-08 JP JP58144759A patent/JPH0622257B2/ja not_active Expired - Lifetime
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4944556A (ja) * | 1972-09-06 | 1974-04-26 | ||
JPS5081165U (ja) * | 1973-11-30 | 1975-07-12 | ||
JPS54148485A (en) * | 1978-05-15 | 1979-11-20 | Nec Corp | Test method for semiconductor device |
JPS5740951A (en) * | 1980-08-25 | 1982-03-06 | Fujitsu Ltd | Manufacture of semiconductor device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05243359A (ja) * | 1990-04-16 | 1993-09-21 | Natl Semiconductor Corp <Ns> | チップダイ用強誘電コンデンサテスト構成体 |
Also Published As
Publication number | Publication date |
---|---|
JPH0622257B2 (ja) | 1994-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6727723B2 (en) | Test system and manufacturing of semiconductor device | |
US6871307B2 (en) | Efficient test structure for non-volatile memory and other semiconductor integrated circuits | |
US6127729A (en) | Semiconductor chip with corner electrode terminals and detecting wiring for defect inspection | |
JP2004006857A (ja) | 集積回路チップ及びそれの製造方法 | |
JPH09115972A (ja) | 半導体素子の試験用アレー及び試験方法 | |
JP2764854B2 (ja) | プローブカード及び検査方法 | |
JPS6037138A (ja) | 半導体集積回路装置 | |
JPS6111465B2 (ja) | ||
JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
JP2000124278A (ja) | 半導体装置及び半導体装置の試験方法 | |
JP4137082B2 (ja) | 半導体装置の試験装置 | |
KR100906498B1 (ko) | 복합 반도체 장치 | |
JPS60167344A (ja) | 半導体ウエ−ハの検査装置 | |
US20030080335A1 (en) | Semiconductor device, and verification method for semiconductor testing apparatus and method using the semiconductor device | |
JP2002156404A (ja) | 半導体測定方法及び半導体測定装置 | |
JPH07321174A (ja) | 半導体検査装置 | |
JP2821302B2 (ja) | 半導体icのテスト方法 | |
JPS6376414A (ja) | 半導体集積回路装置 | |
JPH0294539A (ja) | 集積回路装置 | |
JPH0262947B2 (ja) | ||
JPH10223711A (ja) | 半導体集積回路装置とその試験方法 | |
JPH04132971A (ja) | 半導体集積回路の試験方法 | |
JPH05211219A (ja) | 半導体記憶装置のバーンイン方法 | |
JPS61267337A (ja) | 半導体装置 | |
JPH0193140A (ja) | ウエハテスト装置 |