JPH07321174A - 半導体検査装置 - Google Patents
半導体検査装置Info
- Publication number
- JPH07321174A JPH07321174A JP6136550A JP13655094A JPH07321174A JP H07321174 A JPH07321174 A JP H07321174A JP 6136550 A JP6136550 A JP 6136550A JP 13655094 A JP13655094 A JP 13655094A JP H07321174 A JPH07321174 A JP H07321174A
- Authority
- JP
- Japan
- Prior art keywords
- open
- semiconductor
- wafer
- short
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 ウェハ状半導体基板の各半導体ペレットにつ
いてオープンショートの有無及び各種特性を検査する半
導体検査装置において、オープンショートの測定時に過
剰電流により高価な測定回路が劣化或いは破壊して大き
な損失が生じることを防止する。 【構成】 オープンショート測定部１ａ、３ａと、特性
測定部１ｂ、３ｂを有し、オープンショート測定部１ａ
においてウェハ状半導体基板５ａ内の各半導体ペレット
についてのオープンショートの有無を測定し、この測定
の済んだウェハ状半導体基板５ｂに対して特性測定部１
ｂ、３ｂにおいてそのウェハ状半導体基板５のオープン
ショートのない半導体ペレットに対してオープンショー
ト以外の各種電気的特性の測定を行うようにする。
いてオープンショートの有無及び各種特性を検査する半
導体検査装置において、オープンショートの測定時に過
剰電流により高価な測定回路が劣化或いは破壊して大き
な損失が生じることを防止する。 【構成】 オープンショート測定部１ａ、３ａと、特性
測定部１ｂ、３ｂを有し、オープンショート測定部１ａ
においてウェハ状半導体基板５ａ内の各半導体ペレット
についてのオープンショートの有無を測定し、この測定
の済んだウェハ状半導体基板５ｂに対して特性測定部１
ｂ、３ｂにおいてそのウェハ状半導体基板５のオープン
ショートのない半導体ペレットに対してオープンショー
ト以外の各種電気的特性の測定を行うようにする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体検査装置、特に
ウェハ状半導体基板の各半導体ペレットについてオープ
ンショートの有無及び各種特性を検査する半導体検査装
置に関する。
ウェハ状半導体基板の各半導体ペレットについてオープ
ンショートの有無及び各種特性を検査する半導体検査装
置に関する。
【０００２】
【従来の技術】半導体装置の製造は、ウェハ状半導体基
板に対して種々の加工、処理を行う一連のウェハ工程
と、ウェハ状半導体基板をダイシングすることにより個
々の半導体ペレットに分割し、分割された各半導体ペレ
ットを組み立てて半導体装置にする一連の工程により行
われる。そして、完成した半導体装置に対する電気的特
性等の検査が行われるのは当然のことであるが、ウェハ
状態にある段階においても電気的検査が行われる。不良
の半導体ペレットに対して組立を行うことの無駄の生じ
ることを回避するためである。
板に対して種々の加工、処理を行う一連のウェハ工程
と、ウェハ状半導体基板をダイシングすることにより個
々の半導体ペレットに分割し、分割された各半導体ペレ
ットを組み立てて半導体装置にする一連の工程により行
われる。そして、完成した半導体装置に対する電気的特
性等の検査が行われるのは当然のことであるが、ウェハ
状態にある段階においても電気的検査が行われる。不良
の半導体ペレットに対して組立を行うことの無駄の生じ
ることを回避するためである。
【０００３】ウェハ状態での第１回目の電気的検査は、
ウェハの特定の箇所に設けた複数のダミー領域の素子の
測定により半導体ウェハ自体の良不良を調べるものであ
る。そして、ウェハ状態での第２回目の電気的検査は、
ウェハ状半導体基板を成す全半導体ペレットに対して各
種電気的特性の測定をするものであり、第１回目の電気
的検査に合格した半導体ウェハに対して行われる。この
２回目の電気的検査は、具体的には、一つの半導体ペレ
ットの多数の電極に、測定回路に接続された多数のプロ
ーブを当ててその測定回路により先ずオープンショート
についての測定をし、その測定に合格したときそれ以外
の各種電気的特性、例えば周波数特性等を順次測定し、
その半導体ペレットに対しての測定が終わると上記プロ
ーブが次の半導体ペレットの電極上に当たるように半導
体ウェハを移してこの半導体ペレットに対して同じよう
に先ずオープンショートの測定を行い、それに合格した
らそれ以外の各種電気的特性の測定を行うということを
各半導体ペレット毎に順次繰り返すことにより行われ
た。
ウェハの特定の箇所に設けた複数のダミー領域の素子の
測定により半導体ウェハ自体の良不良を調べるものであ
る。そして、ウェハ状態での第２回目の電気的検査は、
ウェハ状半導体基板を成す全半導体ペレットに対して各
種電気的特性の測定をするものであり、第１回目の電気
的検査に合格した半導体ウェハに対して行われる。この
２回目の電気的検査は、具体的には、一つの半導体ペレ
ットの多数の電極に、測定回路に接続された多数のプロ
ーブを当ててその測定回路により先ずオープンショート
についての測定をし、その測定に合格したときそれ以外
の各種電気的特性、例えば周波数特性等を順次測定し、
その半導体ペレットに対しての測定が終わると上記プロ
ーブが次の半導体ペレットの電極上に当たるように半導
体ウェハを移してこの半導体ペレットに対して同じよう
に先ずオープンショートの測定を行い、それに合格した
らそれ以外の各種電気的特性の測定を行うということを
各半導体ペレット毎に順次繰り返すことにより行われ
た。
【０００４】図２はそのような２回目の電気的検査に用
いる半導体検査装置の従来例を示すもので、１は測定回
路（テスター）、２はケーブル、３はプローバーであ
り、内部にて半導体ウェハの一つの半導体ペレットの各
電極にプローブをあてて電気的測定を行い、それが終わ
ると半導体ウェハを次の半導体ペレットの各電極が各プ
ローブに当たるように動かすというように測定が進めら
れる。４はプローブが取り付けられたボードである。こ
のように、従来においては、一つの測定回路１によりオ
ープンショートとそれ以外の各種電気的特性を測定する
ようにしていたのである。
いる半導体検査装置の従来例を示すもので、１は測定回
路（テスター）、２はケーブル、３はプローバーであ
り、内部にて半導体ウェハの一つの半導体ペレットの各
電極にプローブをあてて電気的測定を行い、それが終わ
ると半導体ウェハを次の半導体ペレットの各電極が各プ
ローブに当たるように動かすというように測定が進めら
れる。４はプローブが取り付けられたボードである。こ
のように、従来においては、一つの測定回路１によりオ
ープンショートとそれ以外の各種電気的特性を測定する
ようにしていたのである。
【０００５】
【発明が解決しようとする課題】ところで、従来の半導
体検査装置にはオープンショート測定時に過電流により
測定回路１、ボード４に過剰な負荷がかかり、これらに
劣化乃至破壊が生じるおそれがあった。というのは、オ
ープンショートは各電極とグランドとの間に所定の電圧
を印加してそのとき流れる電流が所定値以下になってい
るか否かを調べるものであり、オープンショート不良の
場合には例えば１０乃至１００ｍＡというようにきわめ
て大きな電流が流れる場合があるからである。特に、図
３に示すように、半導体ウェハ５の周辺部Ｓに多い不完
全な半導体ペレットを測定した場合に過電流が流れる場
合が多い。それに対しては保護回路が設けられてはいる
が、不良が多くてかかる過電流が頻繁に流れると、劣化
は激しくなり、保護回路が動作しない場合が生じること
もある。そして、もし保護回路が動作しない場合には測
定回路１が破壊するおそれがある。
体検査装置にはオープンショート測定時に過電流により
測定回路１、ボード４に過剰な負荷がかかり、これらに
劣化乃至破壊が生じるおそれがあった。というのは、オ
ープンショートは各電極とグランドとの間に所定の電圧
を印加してそのとき流れる電流が所定値以下になってい
るか否かを調べるものであり、オープンショート不良の
場合には例えば１０乃至１００ｍＡというようにきわめ
て大きな電流が流れる場合があるからである。特に、図
３に示すように、半導体ウェハ５の周辺部Ｓに多い不完
全な半導体ペレットを測定した場合に過電流が流れる場
合が多い。それに対しては保護回路が設けられてはいる
が、不良が多くてかかる過電流が頻繁に流れると、劣化
は激しくなり、保護回路が動作しない場合が生じること
もある。そして、もし保護回路が動作しない場合には測
定回路１が破壊するおそれがある。
【０００６】そして、測定回路１が破壊した場合、それ
により生じる損失はきわめて大きい。というのは、測定
回路１のオープンショートを測定する部分はさほど複雑
ではないが、オープンショート以外の各種電気的特性を
測定する部分は非常に複雑で、高性能な回路から構成さ
れており、従って、測定回路１の価格が極めて高いから
である。
により生じる損失はきわめて大きい。というのは、測定
回路１のオープンショートを測定する部分はさほど複雑
ではないが、オープンショート以外の各種電気的特性を
測定する部分は非常に複雑で、高性能な回路から構成さ
れており、従って、測定回路１の価格が極めて高いから
である。
【０００７】本発明はこのような問題点を解決すべく為
されたものであり、オープンショートの測定時に過電流
により高価な測定回路が劣化或いは破壊して大きな損失
が生じることを防止することを目的とする。
されたものであり、オープンショートの測定時に過電流
により高価な測定回路が劣化或いは破壊して大きな損失
が生じることを防止することを目的とする。
【０００８】
【課題を解決するための手段】本発明半導体検査装置
は、オープンショート測定部と、特性測定部を有し、オ
ープンショート測定部においてウェハ状半導体基板内の
各半導体ペレットについてのオープンショートの有無を
測定し、この測定の済んだウェハ状半導体基板に対して
特性測定部においてそのウェハ状半導体基板のオープン
ショートのない半導体ペレットに対して特性測定を行う
ようにしたことを特徴とする。
は、オープンショート測定部と、特性測定部を有し、オ
ープンショート測定部においてウェハ状半導体基板内の
各半導体ペレットについてのオープンショートの有無を
測定し、この測定の済んだウェハ状半導体基板に対して
特性測定部においてそのウェハ状半導体基板のオープン
ショートのない半導体ペレットに対して特性測定を行う
ようにしたことを特徴とする。
【０００９】
【作用】本発明半導体検査装置によれば、オープンショ
ート測定部と特性測定部を分け、オープンショート測定
部でオープンショートのみ測定するので、従来存在して
いたところのオープンショート測定時にオープンショー
ト不良により過電流が複雑で高性能な特性測定部に流れ
それが劣化乃至破壊するというおそれがなくなる。そし
て、オープンショート測定部は比較的回路構成が簡単な
ので許容電流を大きくすることができ、従って、オープ
ンショートによる過電流によって劣化したり、破壊する
おそれもなくすことができる。また、仮にオープンショ
ート測定部が劣化乃至破壊したとしてもオープンショー
ト測定部は特性測定部に比較して回路構成が簡単で低価
格なので特性測定部が破壊した場合のような大きな損失
は生じない。
ート測定部と特性測定部を分け、オープンショート測定
部でオープンショートのみ測定するので、従来存在して
いたところのオープンショート測定時にオープンショー
ト不良により過電流が複雑で高性能な特性測定部に流れ
それが劣化乃至破壊するというおそれがなくなる。そし
て、オープンショート測定部は比較的回路構成が簡単な
ので許容電流を大きくすることができ、従って、オープ
ンショートによる過電流によって劣化したり、破壊する
おそれもなくすことができる。また、仮にオープンショ
ート測定部が劣化乃至破壊したとしてもオープンショー
ト測定部は特性測定部に比較して回路構成が簡単で低価
格なので特性測定部が破壊した場合のような大きな損失
は生じない。
【００１０】
【実施例】以下、本発明半導体検査装置を図示実施例に
従って詳細に説明する。図１（Ａ）、（Ｂ）は本発明半
導体検査装置の一つの実施例を示すもので、（Ａ）は斜
視図、（Ｂ）は要部の概要図である。図面において、１
ａはオープンショート測定回路、１ｂは特性測定回路で
あり、特性測定回路としてオープンショート測定回路１
ａと特性測定回路１ｂの二つの回路が独立して存在し、
オープンショート測定回路１ａはオープンショート測定
のみを行う測定回路であり、特性測定回路１ｂはオープ
ンショート以外の各種電気的特性を行う測定回路であ
る。
従って詳細に説明する。図１（Ａ）、（Ｂ）は本発明半
導体検査装置の一つの実施例を示すもので、（Ａ）は斜
視図、（Ｂ）は要部の概要図である。図面において、１
ａはオープンショート測定回路、１ｂは特性測定回路で
あり、特性測定回路としてオープンショート測定回路１
ａと特性測定回路１ｂの二つの回路が独立して存在し、
オープンショート測定回路１ａはオープンショート測定
のみを行う測定回路であり、特性測定回路１ｂはオープ
ンショート以外の各種電気的特性を行う測定回路であ
る。
【００１１】２ａ、２ｂはケーブル、３ａはオープンシ
ョート測定用のプローバー、３ｂはオープンショート以
外の各種電気的特性測定用のプローバー、４ａ、４ｂは
ボード、５ａはオープンショート測定を受けている半導
体ウェハ、５ｂはオープンショート以外の各種電気的特
性の測定を受けている半導体ウェハ、６、６、・・・は
プローブである。
ョート測定用のプローバー、３ｂはオープンショート以
外の各種電気的特性測定用のプローバー、４ａ、４ｂは
ボード、５ａはオープンショート測定を受けている半導
体ウェハ、５ｂはオープンショート以外の各種電気的特
性の測定を受けている半導体ウェハ、６、６、・・・は
プローブである。
【００１２】本半導体検査装置はオープンショート測定
部と特性測定部とが独立しており、オープンショート測
定部において半導体ウェハ５ａがオープンショートの測
定を受け、オープンショート不良のあった半導体ペレッ
トについてはその半導体ペレットが記録（例えばコンピ
ュータを用いて記録）され或いは筆記具によりマークが
つけられる。そして、全半導体ペレットについてオープ
ンショート測定が終了したらその半導体ウェハ５ａはプ
ローバ３ｂに移送される。
部と特性測定部とが独立しており、オープンショート測
定部において半導体ウェハ５ａがオープンショートの測
定を受け、オープンショート不良のあった半導体ペレッ
トについてはその半導体ペレットが記録（例えばコンピ
ュータを用いて記録）され或いは筆記具によりマークが
つけられる。そして、全半導体ペレットについてオープ
ンショート測定が終了したらその半導体ウェハ５ａはプ
ローバ３ｂに移送される。
【００１３】オープンショート測定を終えた半導体ウェ
ハ５ｂはプローバ３ｂにおいてオープンショート以外の
各種電気的測定が行われる。そして、そのときオープン
ショート測定により不良と判定された半導体ペレットに
対しては特性測定が行われない。即ち、その半導体ペレ
ットは飛ばして特性測定が進められる。従って、オープ
ンショート不良の半導体ペレットによって特性測定回路
１ｂが劣化したり、故障したり、破壊したりするおそれ
は全くない。
ハ５ｂはプローバ３ｂにおいてオープンショート以外の
各種電気的測定が行われる。そして、そのときオープン
ショート測定により不良と判定された半導体ペレットに
対しては特性測定が行われない。即ち、その半導体ペレ
ットは飛ばして特性測定が進められる。従って、オープ
ンショート不良の半導体ペレットによって特性測定回路
１ｂが劣化したり、故障したり、破壊したりするおそれ
は全くない。
【００１４】勿論、オープンショート測定回路１ａ、ケ
ーブル２ａ、ボード３ａには過電流が流れることが多い
が、オープンショート測定回路１ａ自身は複雑な回路構
成をしている訳ではないので、許容電流を充分に大きく
できる。ケーブル２ａ、ボード３ａについてもその許容
電流を大きくすることはきわめて容易である。従って、
オープンショート不良の半導体ペレットによってオープ
ンショート測定回路１ｂが劣化したり、故障したり、破
壊したりするおそれも少ない。また、仮にオープンショ
ート測定回路１ａが劣化乃至破壊したとしてもオープン
ショート測定回路１ａは特性測定部１ｂに比較して回路
構成が簡単で低価格なので特性測定部１ｂが破壊した場
合のような大きな損失は生じない。
ーブル２ａ、ボード３ａには過電流が流れることが多い
が、オープンショート測定回路１ａ自身は複雑な回路構
成をしている訳ではないので、許容電流を充分に大きく
できる。ケーブル２ａ、ボード３ａについてもその許容
電流を大きくすることはきわめて容易である。従って、
オープンショート不良の半導体ペレットによってオープ
ンショート測定回路１ｂが劣化したり、故障したり、破
壊したりするおそれも少ない。また、仮にオープンショ
ート測定回路１ａが劣化乃至破壊したとしてもオープン
ショート測定回路１ａは特性測定部１ｂに比較して回路
構成が簡単で低価格なので特性測定部１ｂが破壊した場
合のような大きな損失は生じない。
【００１５】
【発明の効果】本発明半導体検査装置は、オープンショ
ート測定部と、特性測定部を有し、オープンショート測
定部においてウェハ状半導体基板内の各半導体ペレット
についてのオープンショートの有無を測定し、この測定
の済んだウェハ状半導体基板に対して特性測定部におい
てウェハ状半導体基板のオープンショートのない半導体
ペレットに対して特性測定を行うようにしたことを特徴
とする。従って、本発明半導体検査装置によれば、オー
プンショート測定部と特性測定部を分け、オープンショ
ート測定部でオープンショート測定のみ測定するので、
オープンショート測定時にオープンショート不良による
過電流が複雑で高性能な特性測定回路に流れそれが劣化
乃至破壊するというおそれがなくなる。
ート測定部と、特性測定部を有し、オープンショート測
定部においてウェハ状半導体基板内の各半導体ペレット
についてのオープンショートの有無を測定し、この測定
の済んだウェハ状半導体基板に対して特性測定部におい
てウェハ状半導体基板のオープンショートのない半導体
ペレットに対して特性測定を行うようにしたことを特徴
とする。従って、本発明半導体検査装置によれば、オー
プンショート測定部と特性測定部を分け、オープンショ
ート測定部でオープンショート測定のみ測定するので、
オープンショート測定時にオープンショート不良による
過電流が複雑で高性能な特性測定回路に流れそれが劣化
乃至破壊するというおそれがなくなる。
【００１６】そして、オープンショート測定部は比較的
回路構成が簡単なので許容電流を大きくすることがで
き、従って、オープンショートによる過電流によって劣
化したり、破壊するおそれもなくすことができる。ま
た、仮にオープンショート測定部が劣化乃至破壊したと
してもオープンショート測定部は特性測定部に比較して
回路構成が簡単で低価格なので特性測定部が破壊した場
合のような大きな損失は生じない。
回路構成が簡単なので許容電流を大きくすることがで
き、従って、オープンショートによる過電流によって劣
化したり、破壊するおそれもなくすことができる。ま
た、仮にオープンショート測定部が劣化乃至破壊したと
してもオープンショート測定部は特性測定部に比較して
回路構成が簡単で低価格なので特性測定部が破壊した場
合のような大きな損失は生じない。
【図１】（Ａ）、（Ｂ）は本発明半導体検査装置の一つ
の実施例を示すもので、（Ａ）は斜視図、（Ｂ）は要部
を示す概要図である。
の実施例を示すもので、（Ａ）は斜視図、（Ｂ）は要部
を示す概要図である。
【図２】従来例を示す斜視図である。
【図３】発明が解決しようとする問題点を示すウェハの
平面図である。
平面図である。
１ａ、３ａ オープンショート測定部 １ｂ、３ｂ 特性測定部 ５ａ、５ｂ ウェハ状半導体基板（半導体ウェハ） ６ プローブ
Claims (1)
- 【請求項１】 ウェハ状半導体基板の各半導体ペレット
についてオープンショートの有無及び各種特性を検査す
る半導体検査装置において、 オープンショート測定部と、特性測定部を有し、 上記オープンショート測定部においてウェハ状半導体基
板内の各半導体ペレットについてのオープンショートの
有無を測定し、この測定の済んだウェハ状半導体基板に
対して上記特性測定部においてウェハ状半導体基板のオ
ープンショートのない各半導体ペレットに対して特性測
定を行うようにしたことを特徴とする半導体検査装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6136550A JPH07321174A (ja) | 1994-05-25 | 1994-05-25 | 半導体検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6136550A JPH07321174A (ja) | 1994-05-25 | 1994-05-25 | 半導体検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07321174A true JPH07321174A (ja) | 1995-12-08 |
Family
ID=15177845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6136550A Pending JPH07321174A (ja) | 1994-05-25 | 1994-05-25 | 半導体検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07321174A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004294172A (ja) * | 2003-03-26 | 2004-10-21 | Nikon Corp | 基板検査システムおよび基板検査方法 |
| JP2010181414A (ja) * | 2010-04-23 | 2010-08-19 | Nikon Corp | 基板検査システムおよび基板検査方法 |
| CN104034737A (zh) * | 2014-06-13 | 2014-09-10 | 上海华岭集成电路技术股份有限公司 | 三维立体芯片可测试性的检测方法 |
-
1994
- 1994-05-25 JP JP6136550A patent/JPH07321174A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004294172A (ja) * | 2003-03-26 | 2004-10-21 | Nikon Corp | 基板検査システムおよび基板検査方法 |
| JP2010181414A (ja) * | 2010-04-23 | 2010-08-19 | Nikon Corp | 基板検査システムおよび基板検査方法 |
| CN104034737A (zh) * | 2014-06-13 | 2014-09-10 | 上海华岭集成电路技术股份有限公司 | 三维立体芯片可测试性的检测方法 |
| CN104034737B (zh) * | 2014-06-13 | 2017-01-18 | 上海华岭集成电路技术股份有限公司 | 三维立体芯片可测试性的检测方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2455818C (en) | Testing vias and contacts in integrated circuit fabrication | |
| CA1264868A (en) | Semiconductor defect monitor for diagnosing processing-induced defects | |
| JP2005333128A (ja) | プローブパッド、半導体素子の搭載された基板、半導体素子検査方法及び半導体素子テスター | |
| JPS6373534A (ja) | 半導体集積回路の検査方法 | |
| JPH07321174A (ja) | 半導体検査装置 | |
| KR100655689B1 (ko) | 프로브 방법, 프로브 방법에 사용되는 프로브 카드, 및프로브 카드를 이용해서 프로브 방법을 수행하기 위한프로브 장치 | |
| US5448179A (en) | Screening of conductors and contacts on microelectronic devices | |
| US6842019B1 (en) | Structures and methods for determining the effects of high stress currents on conducting layers and contacts in integrated circuits | |
| JPH0689932A (ja) | パワーｍｏｓｆｅｔのバーンイン装置 | |
| JPS6111465B2 (ja) | ||
| JP2003232833A (ja) | テスト方法 | |
| JPH01318245A (ja) | プローブカード検査用治具 | |
| JPS60167344A (ja) | 半導体ウエ−ハの検査装置 | |
| KR100934793B1 (ko) | 반도체 소자 테스트 방법 및 그 장치, 적정 스트레스 전압검출 방법 | |
| JP3012242B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0322456A (ja) | 半導体装置及びその検査方法 | |
| JPH02222156A (ja) | プローブカード | |
| JP2017059564A (ja) | 半導体ウエハーの検査方法及び半導体装置の製造方法 | |
| JPS58124240A (ja) | 半導体装置用検査装置 | |
| JPH0377342A (ja) | 半導体集積回路の検査方法 | |
| JP3119567B2 (ja) | 半導体測定方法 | |
| JPH1038965A (ja) | 半導体装置の信頼性評価方法 | |
| JPH05211219A (ja) | 半導体記憶装置のバーンイン方法 | |
| JPH0582605A (ja) | 半導体集積回路素子およびウエハテスト検査方法 | |
| JPH0541419A (ja) | 検査装置の評価方法 |