JPH1038965A - 半導体装置の信頼性評価方法 - Google Patents

Abstract

(57)【要約】 【課題】 正常品を劣化させる心配が少なく、比較的簡
易な処理で、かつ比較的短かい時間で必要なエージング
が実現できるバーンイン試験に代わるスクリーニング方
法の提供を課題とする。 【解決手段】 通常の保証電圧以内の印加電圧を与えて
半導体装置内の複数の素子を所定の内部状態に設定する
設定工程４０１と、この設定工程の終了後に、半導体装
置内の複数の素子に通常の保証電圧以上の高電圧を印加
電圧として与える高電圧印加工程４０３と、この高電圧
印加工程４０３で印加した高電圧を一定時間保持する高
電圧保持工程４０４と、高電圧保持工程４０４の終了後
に高電圧を通常の保証電圧以内の電圧に戻し、半導体装
置内の複数の素子が所望の電気的特性を有しているかど
うかを検査する電気特性検査工程とを含むことを特徴と
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の信頼
性評価方法に関し、特に短時間で信頼性評価を行う方法
に関する。

【０００２】

【従来の技術】近年、半導体集積装置の集積化の進歩、
実装技術の向上に伴って、半導体集積装置を直接、電子
応用機器に実装することが増え、実装の際の信頼性確保
の必要性がクローズアップされてきている。

【０００３】従来、半導体集積回路等の半導体装置の品
質および信頼性レベルを確保するために、プロセス設計
およびデバイス設計において、不良の発生が少なくなる
ような様々な配慮が行われていると共に、このような対
応では充分に処理できない場合に備えて故障メカニズム
に則した試験を行って、潜在欠陥のある製品を予め除去
するスクリーニングが行われ、これらによって市場にお
いて信頼性不足の製品が発生するのを防止している。

【０００４】製品の故障率の発生パターンの経時変化は
図５に示すような、いわゆるバスタブ曲線といわれる形
をしている。この曲線は時間経過に対して、３つの区間
に区別される。この最初の区間Ａは初期故障期間であ
り、主として材料や部品に潜在する欠陥に依存する故障
が発生する期間である。この期間での故障率は時間と共
に減少する。また、区間Ｂは偶発故障期間であり、この
期間は故障率は時間経過に関係なく低く安定した期間で
ある。区間Ｃは磨耗故障期間と呼ばれ、製品の劣化によ
って故障が発生し、時間と共に故障率が増加する期間で
ある。スクリーニングはこの初期故障期間Ａで発生する
初期不良を予め取り除く目的で行われる。

【０００５】スクリーニングにはバーンインと呼ばれる
高温ストレス印加方法が広く用いられる。このバーンイ
ンは半導体装置の信頼性を評価するために、通常は出荷
前の最終検査として行って半導体装置の不良チップを選
別するものである。バーンイン試験には、高温下で定格
またはそれを超える電源電圧を印加して半導体デバイス
に電流を流し、温度または電圧ストレスを半導体デバイ
スに与え、寿命を加速して、この状態で予め初期不良と
なり易い半導体デバイスをふるいわけるスタチックバー
ンインと呼ばれる方法や、半導体デバイスに高温下で定
格またはそれを超える電源電圧を印加し、デバイスの入
力回路には実際の動作に近い信号を与えて、寿命を加速
して、この状態で予め初期不良となり易いデバイスをふ
るいわけるダイナミックバーンインと呼ばれる方法等が
ある。

【０００６】このようなバーンイン試験は温度を７０〜
１２５°Ｃ程度の一定温度に保持するように制御、管理
する必要がある。しかし、温度制御には通常一定の時間
を要するため、バーンイン試験の実行には比較的時間が
かかる。

【０００７】ところで、近年チップ状態でボードに搭載
するいわゆるベアチップ実装と呼ばれる実装形式の半導
体装置や、フィルムキャリア上に実装するＴＡＢ実装形
式等の半導体装置が、商品の小型化のため、製造上のコ
スト低減のため、また素子特性を引き出すために行われ
るようになってきた。

【０００８】また不良品に対するその後の作業を少しで
も少なくして工数を節約するために、ダイシングや実装
が行われる前のウェハ加工終了後の生産途中の段階でバ
ーンイン試験を行う方法が適用される場合も多くなって
いる。

【０００９】このような場合に、バーンイン試験を行う
ことは、通常のモールド実装の半導体デバイスにバーン
イン試験を行う場合と比較して手間がかかり、ロスが多
く、それにともなってコストも上昇するため、バーンイ
ン試験に代わる有効なスクリーニング方法が求められて
いる。

【００１０】勿論、モールドに組みたてられる半導体装
置においても、コスト削減のためにバーンイン試験を削
減することは必要で、このためにもバーンイン試験に代
わる有効なスクリーニング方法が必要とされている。

【００１１】しかし、実際の測定面では、ラッチアップ
が発生したり、素子に過剰な電流が流れたり、ホットキ
ャリア劣化が心配され、正常品を劣化させる心配もある
ので、充分に高い電圧をかけることができず、スクリー
ニング効果を上げるためにはストレスを長い時間かけな
ければならず、この面からも作業に時間がかかるといっ
た問題があった。

【００１２】

【発明が解決しようとする課題】上述のごとく、従来の
半導体装置の信頼性評価方法ではバーンイン試験を行っ
ていたため、どうしても評価時間が長くなる問題があっ
た。

【００１３】本発明は、正常品を劣化させる心配が少な
く、比較的簡易な方法でかつ比較的短かい時間で必要な
エージングが実現できるバーンイン試験に代わるスクリ
ーニング方法を提供することを課題とする。

【００１４】

【課題を解決するための手段】上記課題を達成するた
め、本発明は、通常の保証電圧以内の印加電圧を与えて
半導体装置内の複数の素子を所定の内部状態に設定する
設定工程と、前記設定工程の終了後に、前記半導体装置
内の複数の素子に前記通常の保証電圧以上の高電圧を印
加電圧として与える高電圧印加工程と、前記高電圧印加
工程で印加した前記高電圧を一定時間保持する高電圧保
持工程と、前記高電圧保持工程の終了後に前記高電圧を
前記通常の保証電圧以内の電圧に戻し、前記半導体装置
内の複数の素子が所望の電気的特性を有しているかどう
かを検査する電気特性検査工程とを含むことを特徴とす
る。

【００１５】

【発明の実施の形態】以下、本発明にかかる半導体装置
の信頼性評価方法を添付図面を参照にして詳細に説明す
る。図１および図２は、本発明の半導体装置の信頼性評
価方法の一例のフローチャートである。また図３は従来
の古典的な半導体装置の信頼性評価方法の例である。

【００１６】従来では、まずデバイスの特性・動作確認
をテスターにて行い（ステップ３０１）、その結果に対
して良品、不良品の判定を行い（ステップ３０２）、不
良品に対しては不良チップのマークをつける（ステップ
３０３）という方法で検査が行われていた。

【００１７】本発明では、信頼性不良の製品のスクリー
ニングのため、図１に示すように、前処理としてのウェ
ハ加工工程を終了（ステップ１００）したあとの生産途
中の段階で、ストレスを印加し（ステップ１０１）、デ
バイスの特性・動作確認をテスターにて行い（ステップ
１０２）、その結果に対して良品、不良品の判定を行い
（ステップ１０３）、不良品に対しては不良チップのマ
ークをつける（ステップ１０４）という方法で検査を行
うようにしている。この結果、不良チップのマークを付
した不良品は不良品パレットに廃棄し（ステップ１０
５）、良品は良品パレットに移して（ステップ１０６）
その後に組立て封止等の工程を行う。

【００１８】さらに必要に応じてはステップ１０１とス
テップ１０２の工程を複数回繰り返して行って、検査の
信頼性を一層高めることもできる。この場合はステップ
１０２でのデバイスの特性・動作確認の結果を相互に比
較することによって特性変化の傾向を含めて判定を行う
ことができる。

【００１９】さらに、良、不良の判定を確実にするため
に、図２に示す方法では、前処理としてのウェハ加工工
程を行い（ステップ２００）、ストレス印加前にデバイ
スの特性・動作確認をテスターにて行い（ステップ２０
１）、その後、ストレスを印加し（ステップ２０２）、
再びデバイスの特性・動作確認を行い（ステップ２０
３）、デバイスの特性・動作の変動があれば不良品と判
定して（ステップ２０４）、不良品に対しては不良チッ
プのマークをつける（ステップ２０５）。この結果、不
良チップのマークを付した不良品は不良品パレットに廃
棄し（ステップ２０６）、良品は良品パレットに移して
（ステップ２０７）その後に組立て封止等の工程を行
う。

【００２０】この場合も、さらに必要に応じてステップ
２０２とステップ２０３の工程を複数回繰り返して行っ
て、検査の信頼性を一層高めることもできる。この場合
はステップ２０３でのデバイスの特性・動作確認の結果
を相互に比較することによって特性変化の傾向を含めて
判定を行うことができる。

【００２１】なお、以上にあげたフローチャートは、あ
くまで一例であり、特にこのような流れの順序で行わな
ければならないわけではない。

【００２２】次に、本発明でのストレスの印加条件につ
いて説明する。デバイスの信頼性不良となる対象を効率
良く選別するためには、ストレスの品質を選び、ストレ
ス時間をできるだけ短くする必要がある。このために
は、電圧ストレスの場合は高い電圧で短時間ストレスを
印加することが望ましい。例えば酸化膜の信頼性不良を
チェックして信頼性の劣るサンプルを短い時間で選別す
るためには、７ＭＶ／ｃｍ程度の高い電圧を印加するこ
とでストレス時間を短縮できる。

【００２３】図４は、図１のステップ１０１、図２のス
テップ２０２に相当するストレス印加のフローチャート
である。まず、通常保証電圧（たとえば０．３５μｍ世
代のデバイスでは３．３Ｖ）でデバイスを動かして内部
状態を特定の状態に設定する（ステップ４０１）。次に
動作を停止する（ステップ４０２）。この状態で印加電
圧を上げる（たとえば６．５Ｖ）（ステップ４０３）。
上げた高い電圧のままで一定時間保持する（ステップ４
０４）。

【００２４】電圧を通常保証電圧に戻し、この電圧でデ
バイスを動かして内部状態の設定を変える。このときの
内部状態はステップ４０１で設定した状態と逆の（ある
いは異なった）電圧印加状態になるように設定する（ス
テップ４０５）。動作を停止する（ステップ４０６）。
印加電圧を上げる（ステップ４０７）。上げた高い電圧
のままで一定時間保持する（ステップ４０８）。電圧を
通常保証電圧に戻す（ステップ４０９）。その後、通常
の判定方法にしたがって、良品、不良品の判定を行う。

【００２５】図４の説明では、電圧を２回高い電圧に設
定するように示したが、さらに上げ下げを増やしても良
い。また、信頼性レベルが要求されている限界のレベル
に近い値であれば、１回だけに省略することもできる。

【００２６】以上の説明で、ステップ４０１およびステ
ップ４０５でのデバイスの内部状態の設定は、評価対象
が例えばメモリ素子等であれば、各セル毎に内部データ
を１または０に設定変更すれば達成できるが、ロジック
デバイス等においては内部状況を常に確実に反転できる
とは限らない。したがって、ステップ４０１およびステ
ップ４０５でのデバイスの内部状態の反転はできる限り
書き替えるということであってもやむを得ない。勿論ス
クリーニング性は若干低下するが、ステップ４０１から
ステップ４０５を繰り返すことで信頼性を高め、以後の
不良を低減することができる。また、比較的信頼性の高
いロットや時間的な余裕のない場合は、最初ステップ４
０２から始めても良い。

【００２７】ストレスとしてかける電圧は、トランジス
タがパンチスルーしない程度まで高めることができる。
また、ステップ４０４およびステップ４０８での高電圧
での保持時間は、スクリーニングしたい不良の内容と印
加する電圧によって決まる値である。例えば酸化被膜破
壊のような不良であればその収束性が比較的良いことか
ら、ゲート酸化膜の不良をスクリーニングするために
は、７ＭＶ／ｃｍ程度の電圧をかければ数秒でスクリー
ニングすることができる。

【００２８】以上の説明は、スクリーニング作業を対象
に進めてきたが、製品のモニタをこのような方法によっ
て行っても良い。品質モニタの場合には、ステップ４０
３およびステップ４０７で上げる電圧は、スクリーニン
グの場合ほど高くなくてもいい。ある程度の電圧、例え
ば５Ｖ程度の電圧を用いて、発生する不良デバイスの数
をモニタし、ロット毎の不良の割合の変動に注目する。

【００２９】通常のロットに比べて不良の発生率の高い
ロットに対しては、通常の場合と別のスクリーニングを
追加するなどによって対処することができる。このよう
な不良の発生率の高い場合には、図２のフローチャート
にしたがって、ストレスの前後で特性の変動が分かるよ
うにする必要がある。さらに、信頼性の不良を判定する
場合には、動作不良をモニタして判定するだけでなく、
電源のスタンバイ電流を指標とすることも有効である。

【００３０】以上のような信頼性の判定方法によると、
高電圧を印加している最中に素子の状態が切り替わるこ
とがないため、高電圧を印加していても、信頼性の評価
中にラッチアップによって素子動作が停止してしまうこ
とや、過剰な電流やホットキャリアによる素子の劣化の
発生を防止することができる。

【００３１】さらに比較的時間を要するバーンイン工程
をなくしたり削減したりすることが可能になり、信頼性
評価判定のコストの低減が可能になる。また、短い時間
内でスクリーニング効果を上げることができ、検査から
集荷までの時間を短縮することができる。

【００３２】また本発明の方法を製品の信頼性のモニタ
に用いると、ロット毎にさらにバーンイン工程を施す必
要があるかどうかを判断することができ、検査用のＴＥ
Ｇ（Test Element Group）を用いることなく、ロット毎
の信頼性レベルの判定を行うことができる。

【００３３】また以上の説明で、図１のステップ１０１
とステップ１０２の工程を複数回繰り返す場合や図２の
ステップ２０２とステップ２０３の工程を複数回繰り返
す場合に、印加するストレス（この場合は印加する電
圧）をステップ状に少しずつ上昇させて、故障や特性の
変化を調べるようにすることもできる。このようにする
と比較的ストレスの低い段階で特性の変化からスクリー
ニングを行うことができ、正常品を劣化させるような心
配を少なくできる。

【００３４】また、ストレス印加工程途上においても、
すなわち図４のステップ４０３およびステップ４０７で
の電圧印加をステップ状に上げていって繰り返しことも
同じような意味がある。

【００３５】

【発明の効果】以上説明したように、本発明の請求項１
の発明は、製品化の後に初期故障を発生する不良半導体
装置を予め取り除くことで半導体装置の信頼性を高める
半導体装置の信頼性評価方法において、通常の保証電圧
以内の印加電圧を与えて半導体装置内の複数の素子を所
定の内部状態に設定する設定工程と、この設定工程の終
了後に、半導体装置内の複数の素子に通常の保証電圧以
上の高電圧を印加電圧として与える高電圧印加工程と、
この高電圧印加工程で印加した高電圧を一定時間保持す
る高電圧保持工程と、高電圧保持工程の終了後に高電圧
を通常の保証電圧以内の電圧に戻し、半導体装置内の複
数の素子が所望の電気的特性を有しているかどうかを検
査する電気特性検査工程とを含むことを特徴とする。こ
のようにすることにより、スクリーニングのためのスト
レス印加を電圧のみで行うことができ、時間のかかる温
度制御を伴うバーンイン工程を削減できるので、比較的
簡易な処理でかつ比較的短時間に必要な信頼性評価を行
うことが可能な半導体装置の信頼性評価方法を実現する
ことができる。

【００３６】また、本発明の請求項２の発明は、設定工
程と高電圧印加工程と高電圧保持工程と電気特性検査工
程とからなる一連の工程をこの順序で複数回繰り返し、
複数の電気特性検査工程での検査結果を相互に比較し判
定することを特徴とする。このように工程を繰り返すよ
うにすることにより、信頼性を一層高めることができ、
以後の不良を低減することができる。また、判定に電気
特性の変化傾向を含めて判定することができるので、評
価を一層確実にすることができる。評価測定に要する時
間は高電圧保持工程での保持時間を按配することによっ
て、繰り返しの数ほどには増やさないようにできる。

【００３７】また、本発明の請求項３の発明は、設定工
程後に第１の電気特性検査工程を行い、第１の電気特性
検査工程の検査結果を複数の電気特性検査工程での検査
結果と比較し判定することを特徴とする。このようにす
ることにより、判定に電気特性の変化傾向を含めて判定
することができるので、評価を一層確実にすることがで
きる。

【００３８】また、本発明の請求項４の発明では、高電
圧印加工程での印加電圧をステップ状に上昇させること
を特徴とする。このようにすることによって、比較的ス
トレスの低い段階で特性の変化からスクリーニングや検
査を行うことができ、正常品を劣化させるような心配を
少なくすることができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の信頼性評価方法の一実施
形態のフローチャート。

【図２】本発明の半導体装置の信頼性評価方法の他の実
施形態のフローチャート。

【図３】従来の半導体装置の信頼性評価方法の一例を示
すフローチャート。

【図４】図１または図２の実施形態におけるストレス印
加処理の内容を示すフローチャート。

【図５】製品の故障率の発生パターンの経時変化を示す
グラフ。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 通常の保証電圧以内の印加電圧を与えて
   半導体装置内の複数の素子を所定の内部状態に設定する
   設定工程と、 前記設定工程の終了後に、前記半導体装置内の複数の素
   子に前記通常の保証電圧以上の高電圧を印加電圧として
   与える高電圧印加工程と、 前記高電圧印加工程で印加した前記高電圧を一定時間保
   持する高電圧保持工程と、 前記高電圧保持工程の終了後に前記高電圧を前記通常の
   保証電圧以内の電圧に戻し、前記半導体装置内の複数の
   素子が所望の電気的特性を有しているかどうかを検査す
   る電気特性検査工程とを含むことを特徴とする半導体装
   置の信頼性評価方法。
2. 【請求項２】 前記設定工程と前記高電圧印加工程と前
   記高電圧保持工程と前記電気特性検査工程とからなる一
   連の工程をこの順序で複数回繰り返し、複数の前記電気
   特性検査工程での検査結果を比較し判定することを特徴
   とする請求項１記載の半導体装置の信頼性評価方法。
3. 【請求項３】 前記設定工程後に第１の電気特性検査工
   程を行い、前記第１の電気特性検査工程の検査結果を前
   記複数の電気特性検査工程での検査結果と比較し判定す
   ることを特徴とする請求項２記載の半導体装置の信頼性
   評価方法。
4. 【請求項４】 前記高電圧印加工程での印加電圧をステ
   ップ状に上昇させることを特徴とする請求項２または請
   求項３記載の半導体装置の信頼性評価方法。