JPH02222156A - プローブカード - Google Patents

プローブカード

Info

Publication number
JPH02222156A
JPH02222156A JP1042670A JP4267089A JPH02222156A JP H02222156 A JPH02222156 A JP H02222156A JP 1042670 A JP1042670 A JP 1042670A JP 4267089 A JP4267089 A JP 4267089A JP H02222156 A JPH02222156 A JP H02222156A
Authority
JP
Japan
Prior art keywords
wiring pattern
electrode
pattern group
line
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1042670A
Other languages
English (en)
Other versions
JP2657315B2 (ja
Inventor
Jun Murata
純 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12642460&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH02222156(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP1042670A priority Critical patent/JP2657315B2/ja
Publication of JPH02222156A publication Critical patent/JPH02222156A/ja
Application granted granted Critical
Publication of JP2657315B2 publication Critical patent/JP2657315B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し発明の1」的コ (産業上の利用分野) 本発明は、プローブカードに関する。
(従来の技術) 一般に半導体装置の主構成部品である集積回路素子は、
半導体基板(以下ウェハと称す)上に多数整列した状態
で形成された後、各集積回路素子に切断される。
このような集積回路素子の製造工程では、ウェハ上に形
成された集積回路素子を良品と不良品とに選別する等の
目的のため、従来から集積回路素子の電極に探針を接触
させるプローバと、電気的信号を印加および/1111
定するテスタによってウェハの状態で各集積回路素子の
電気的特性の検査測定を行っている。
また、一般に上述の検査測定では、ウェハに形成された
集積回路素子の多数の電極に対応して探針が絶縁性基板
に植設されたプローブカードを用い、このプローブカー
ドを交換することにより異なる仕様の集積回路素子を検
査することができるようにしている。
なお、上記プローブカードは、絶縁性基板により例えば
円盤状に形成されており、その中央部に設けられた検査
ホールに向って多数の探針が植設さている。また、絶縁
性基板の周縁部には、各探針と測定装置とを電気的に接
続するための電極が形成されており、これらの探針と電
極との間は、絶縁性基板に形成された配線パタンによっ
て接続されている。また、例えば微少電流を測定するた
めのプローブカードでは、各探針に、それぞれ信号を印
加するためのフォースラインと、信号を411定するた
めのセンスラインとか接続されたいわゆるケルビン方式
(これらのラインは探針近傍で電気的に接続されている
)のものが多い。
(発明が解決しようとする課題) ところで、近年、半導体装置の小形化および高集積化に
よって集積回路素子の各電極の間隔がしだいに狭くなっ
ており、プローブカードの各探針の間隔およびこれらの
配線パターン間の間隔もこれに伴って狭くなっている。
このため、隣接する配線パターン間で、例えばこれらの
配線バタン間の電位差1vあたり O,IpA程度の微
少な漏れ電流か発生し、例えば集積回路素子の微少な直
流電流の検査測定を行うような場合、検査の誤判定等が
生しるという問題かあった。
本発明は、かかる従来の事情に対処してなされたもので
、隣接する配線パターン間における漏れ電流の発生、お
よび外部からの雑音の侵入を防止することができ、集積
回路素J″−の検査を正確に行うことのできるプローブ
カードを提供しようとするものである。
し発明の構成] (課題を解決するための手段) 本発明のプローブカードは、絶縁性の基板に設けられた
複数の探針と、それぞれの前記探針と測定機器とを電気
的に接続するために前記基板面に形成された第1の配線
パターン群と、それぞれの前記第1の配線パターンを囲
む如く形成され該第1の配線パターンと同電位となるよ
う電圧信号を印加される第2の配線パターン群とを備え
たことを特徴とする。
(作 用) 本発明のプローブカードでは、絶縁性の基板に設けられ
た複数の探針と測定機器とを電気的に接続するために、
この基板面に形成された第1の配線パターン群(フォー
スライン、センスライン)をそれぞれ囲む如く、これら
と同1−b位となるよう電圧信号を印加される第2の配
線パターン群(ガドライン)が形成されている。したが
って、隣接する配線パターン間における漏れ電流の発生
を防止することかでき、さらに外部からの雑音の影響も
軽減することかできるので、正確な測定を行うことかで
きる。
(実施例) 以下、本発明の実施例を図面を参照して説明する。
第1図および第2図に示すプローブカード1の絶縁性基
板2は、例えば絶縁性に優れたポリイミド系樹脂等から
円盤状に構成されており、その中央部には、検査ホール
2aが設けられている。また、この絶縁性基板2には、
検査ホール2aに向う如くウェハ3に形成された集積回
路素子4の電極パッド5列に対応して針先が位置付けさ
れる多数の探針6(第1図には1本のみ示す)が植設さ
れている。
また、各探針6には、それぞれ図示しない測定装置(テ
スタ)から電気信号を供給するためのフオースライン7
および電気信号を測定するためのセンスライン8が接続
されている。すなわち、これらのフォースライン7およ
びセンスライン8は、絶縁性基板2上に形成された配線
パターンからなり、探針6の近傍で連結され、ここから
2本に別れて放射状に絶縁性基板2の周縁部に向かう如
く形成されており、その外側端部には、それぞれ外部電
極に接続するためのフォース′電極7t、センス電極8
tが設けられている。
さらに、絶縁性基板2には、上記フォースライン7およ
びセンスライン8の周囲を囲む如く、はぼU字状に形成
された配線パターンからなるガドライン9aが設けられ
ており、このガードライン9aの外側部位にはガード電
極9tが設けられている。また、絶縁性基板2の裏面側
には、ガドライン9aに対応して楔形の配線パターンか
らなるガードライン9bが形成されており、これらのガ
ードライン9a、9bは、スルーホール9Cによって電
気的に接続されている。
そして、絶縁性基板2の裏面側のガ−ドライン9bのさ
らに外周側には、配線パターンからなるグランドライン
10か設けられており、このグランドライン]Oは、ス
ルーホール10aによって絶縁性基板2の表面側に形成
されたグランド電極10 tに接続されている。
上記11外成のこの実施例のプローブカード1は、プロ
ーブ装置の所定部位に配置され、フォース電極7t、セ
ンス電極8t、ガード電極9t、グランド電極]、 O
tは、それぞれテスタと電気的に接続される。そして、
プローブ装置を駆動して各探針6をウェハ3に形成され
た集積回路素子4の電極パラ]・5に接触さぜるととも
に、各フォース電極7tおよびフォースライン7を介し
て集積回路素子4に所定の信号を供給、例えば所定の電
圧を印加し、各センス電極8tおよびセンスライン8を
介して集積回路素子4の出力信号、例えば微少な直流電
流を測定する。
この時、ガードライン9a、9bには、フォスライン7
およびセンスライン8と同電位になるようテスタから電
圧か印加される。したがって、センスライン8には、隣
接する(他の探針6に接続された)フォースライン7お
よびセンスライン8との電位差に起因する漏れ電流が生
じることがなく、さらに外部からの雑音の影響も軽減す
ることができるので、正確な測定を行うことかできる。
なお、探針6としては、通常の探針の他に、例えば第3
図に示すように、芯線部6aの外側を絶縁体6bで囲み
、絶縁体6bの外側に外部シールF 6 cを設けたも
のを用い、外部シールド6Cをガードライン9a、9b
に接続するよう構成し、探針6の部位での雑音の侵入を
防止するよう構成することもできる。
また、第4図に配線パターンの状態を模式的に示すよう
に、フォースライン7とセンスライン8とを絶縁性基板
2の異なる面、例えばフォースライン7を絶縁性基板2
の上面側(表面側)、センスライン8を絶縁性基板2の
下面側(裏面側)に設け、これらをスルーホール11で
接続するとともに、これらのフォースライン7およびセ
ンスライン8をそれぞれ囲む如く、スルーホール9Cて
接続されたガードライン9a、9bを設けてもよい。
[発明の効果] 以上説明したように、本発明のプローブカードによれば
、隣接する配線パターン間における漏れ電流の発生、お
よび外部からの雑音の侵入を防止することができ、集積
回路素子の検査を正確に行うことかできる。
【図面の簡単な説明】
第1図および第2図は本発明のプローブカードの一実施
例の要部構成を示す図、第3図は探針の構成を示す図、
第4図は第1図の他の実施例の配線パタンの構成を示す
図である。 ]・・・・・プローブカード、2・・・・・絶縁性基板
、2a・・・・・・検査ホール、3・・・ウェハ、4・
・・・・集積回路素子、5・・・・電極パッド、6・・
・・・・探針、7・・・・・フォースライン、7t・・
・・フォース電極、8・・・・・・センスライン、8t
・・・・・・センス電極、9a、9b・・・・・ガード
ライン、9C・・・・・スルーホール、9t・・・・・
・ガード電極、10・・・・・・グランドライン、10
a・・・・・・スルーホール、10t・・・・・・グラ
ンド電極。

Claims (1)

    【特許請求の範囲】
  1. (1)絶縁性の基板に設けられた複数の探針と、それぞ
    れの前記探針と測定機器とを電気的に接続するために前
    記基板面に形成された第1の配線パターン群と、それぞ
    れの前記第1の配線パターンを囲む如く形成され該第1
    の配線パターンと同電位となるよう電圧信号を印加され
    る第2の配線パターン群とを備えたことを特徴とするプ
    ローブカード。
JP1042670A 1989-02-22 1989-02-22 プローブカード Expired - Lifetime JP2657315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1042670A JP2657315B2 (ja) 1989-02-22 1989-02-22 プローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1042670A JP2657315B2 (ja) 1989-02-22 1989-02-22 プローブカード

Publications (2)

Publication Number Publication Date
JPH02222156A true JPH02222156A (ja) 1990-09-04
JP2657315B2 JP2657315B2 (ja) 1997-09-24

Family

ID=12642460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1042670A Expired - Lifetime JP2657315B2 (ja) 1989-02-22 1989-02-22 プローブカード

Country Status (1)

Country Link
JP (1) JP2657315B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282144A (ja) * 1997-04-07 1998-10-23 Micronics Japan Co Ltd 平板状被検査体試験用プローブユニット
JP2001514756A (ja) * 1997-03-11 2001-09-11 デラウェア キャピタル フォーメーション,インコーポレイティド 周辺にリードを有するパッケージ用テストコンタクタ
JP2004045091A (ja) * 2002-07-09 2004-02-12 Oki Electric Ind Co Ltd 容量測定用装置及び容量測定方法
JP2008241681A (ja) * 2007-03-28 2008-10-09 Nanya Sci & Technol Co Ltd 分岐型プローブおよび低信号減衰テスター

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001514756A (ja) * 1997-03-11 2001-09-11 デラウェア キャピタル フォーメーション,インコーポレイティド 周辺にリードを有するパッケージ用テストコンタクタ
JPH10282144A (ja) * 1997-04-07 1998-10-23 Micronics Japan Co Ltd 平板状被検査体試験用プローブユニット
JP2004045091A (ja) * 2002-07-09 2004-02-12 Oki Electric Ind Co Ltd 容量測定用装置及び容量測定方法
JP2008241681A (ja) * 2007-03-28 2008-10-09 Nanya Sci & Technol Co Ltd 分岐型プローブおよび低信号減衰テスター
US7898274B2 (en) 2007-03-28 2011-03-01 Nanya Technology Corporation Structure of probe

Also Published As

Publication number Publication date
JP2657315B2 (ja) 1997-09-24

Similar Documents

Publication Publication Date Title
US6873167B2 (en) Connection box, system, and method for evaluating a DUT board
US20010001541A1 (en) Structure and method for probing wiring bond pads
JPH02141681A (ja) 試験プローブ
JP2002176140A (ja) 半導体集積回路ウェハ
US20020075030A1 (en) Method of calibrating a test system for semiconductor components, and test substrate
JP2657315B2 (ja) プローブカード
JPH08330368A (ja) 半導体回路装置群及びそのプローブ試験方法
JP3093216B2 (ja) 半導体装置及びその検査方法
JPH0725725Y2 (ja) 高密度マイクロパッド
JPH0250452A (ja) プローバ
JP2004117247A (ja) 半導体試験装置のプローバインタフェース装置及び半導体試験装置のデバイスインターフェース装置
JP2018136197A (ja) 流体の物理量検出装置
JPS6137776B2 (ja)
US7123042B2 (en) Methods, apparatus and systems for wafer-level burn-in stressing of semiconductor devices
JPH0566732B2 (ja)
JPH0262947B2 (ja)
JPH0725724Y2 (ja) マイクロパッド
JPH10223710A (ja) 半導体集積回路装置およびそのテスト方法
JPH04217337A (ja) 半導体集積回路試験装置
JPS60179667A (ja) ハイブリツドicの検査方法
JPH0541419A (ja) 検査装置の評価方法
JPH04320044A (ja) 半導体装置,その製造方法,その試験方法及びその試験装置
JP2002100658A (ja) 半導体装置の検査装置
JP2002353321A (ja) 評価素子群及びこれを用いた評価方法
JPH07283279A (ja) Icチップの測定回路