JPH0582605A - 半導体集積回路素子およびウエハテスト検査方法 - Google Patents
半導体集積回路素子およびウエハテスト検査方法Info
- Publication number
- JPH0582605A JPH0582605A JP27467491A JP27467491A JPH0582605A JP H0582605 A JPH0582605 A JP H0582605A JP 27467491 A JP27467491 A JP 27467491A JP 27467491 A JP27467491 A JP 27467491A JP H0582605 A JPH0582605 A JP H0582605A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chip
- block
- electrodes
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【構成】 固定プローブカードに設けるプローブ針を、
半導体集積回路素子１の回路ブロックＡ〜Ｄ単位にｎ分
割させて検査可能な分類に分けて配置させるような電極
３〜６配置にして、ｎ分割されたプローブ針に同時に、
半導体集積回路を接続させ、各ブロックＡ〜Ｄの回路を
同時に検査できる構成にした。 【効果】 半導体集積回路素子の集積度が向上し、電極
の間隔が１００μｍ以下に狭くなっても、容易に、かつ
精度よく電極との電気的接続が行えるとともに、検査に
必要な時間も短縮可能となる。
半導体集積回路素子１の回路ブロックＡ〜Ｄ単位にｎ分
割させて検査可能な分類に分けて配置させるような電極
３〜６配置にして、ｎ分割されたプローブ針に同時に、
半導体集積回路を接続させ、各ブロックＡ〜Ｄの回路を
同時に検査できる構成にした。 【効果】 半導体集積回路素子の集積度が向上し、電極
の間隔が１００μｍ以下に狭くなっても、容易に、かつ
精度よく電極との電気的接続が行えるとともに、検査に
必要な時間も短縮可能となる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路素子
およびウエハテスト検査方法に関するものであり、特に
半導体集積回路素子の検査の容易化を図ったものに関す
るものである。
およびウエハテスト検査方法に関するものであり、特に
半導体集積回路素子の検査の容易化を図ったものに関す
るものである。
【０００２】
【従来の技術】図６は、半導体集積回路素子に設けられ
た電極と電気的接触を行うために、素子を測定する側で
用意されている固定プローブカードを示すもので、図に
おいて、７は固定プローブカード、１２は配線、１３は
電極、１７はプローブ針である。図７はその検査方法を
示した概略図で、１４はテスタ、１５はコネクタケーブ
ル、１６はウエハである。
た電極と電気的接触を行うために、素子を測定する側で
用意されている固定プローブカードを示すもので、図に
おいて、７は固定プローブカード、１２は配線、１３は
電極、１７はプローブ針である。図７はその検査方法を
示した概略図で、１４はテスタ、１５はコネクタケーブ
ル、１６はウエハである。
【０００３】次に動作について説明する。図７におい
て、ウエハ１６および固定プローブカード７はウエハプ
ローバ（図示せず）によって位置決めされる。このと
き、固定プローブカード７はテスタ１４とコネクタケー
ブル１５により電気的に接続されている。固定プローブ
カード７上に形成されているプローブ針１７は、ウエハ
１６上に形成された半導体集積回路素子（以下、チップ
と称す）の電極と１対１に対応した位置に設けられてい
る。この状態において、ウエハプローバを動作させる
と、チップ電極とプローブ針の位置合わせを自動で行
い、位置決め完了後、ウエハ１６が固定プローブカード
７側へ一定寸法押し上げられ、プローブ針１７とチップ
上の電極の電気的な接触がとられる。この状態を保持し
たままで、テスタ１４よりコネクタケーブル１５，配線
１２，プローブ針１７の経路で電圧印加，電流測定，電
流印加電圧測定等の検査を行う。１つのチップにおいて
検査が完了すると、ウエハ１６は初期状態の位置へ戻
り、１チップ分移動する。この状態で同様に、ウエハ１
６が押し上げられて検査が行われる。この動作をウエハ
１６上のチップ数だけ繰り返す。この動作を時間的に示
したものが図４である。
て、ウエハ１６および固定プローブカード７はウエハプ
ローバ（図示せず）によって位置決めされる。このと
き、固定プローブカード７はテスタ１４とコネクタケー
ブル１５により電気的に接続されている。固定プローブ
カード７上に形成されているプローブ針１７は、ウエハ
１６上に形成された半導体集積回路素子（以下、チップ
と称す）の電極と１対１に対応した位置に設けられてい
る。この状態において、ウエハプローバを動作させる
と、チップ電極とプローブ針の位置合わせを自動で行
い、位置決め完了後、ウエハ１６が固定プローブカード
７側へ一定寸法押し上げられ、プローブ針１７とチップ
上の電極の電気的な接触がとられる。この状態を保持し
たままで、テスタ１４よりコネクタケーブル１５，配線
１２，プローブ針１７の経路で電圧印加，電流測定，電
流印加電圧測定等の検査を行う。１つのチップにおいて
検査が完了すると、ウエハ１６は初期状態の位置へ戻
り、１チップ分移動する。この状態で同様に、ウエハ１
６が押し上げられて検査が行われる。この動作をウエハ
１６上のチップ数だけ繰り返す。この動作を時間的に示
したものが図４である。
【０００４】図４において、ｎ−１番目のチップの測定
に必要な周期は、１つのチップ上に形成されたＡ，Ｂ，
Ｃ，Ｄの各ブロックの測定時間と次のチップｎに移動す
るインデックス時間の和である。測定する順番は、Ａブ
ロック回路から順次、Ｂブロック，Ｃブロック，Ｄブロ
ックの順で行う。全てのブロックの測定時間にインデッ
クス時間を加えたものが１チップの測定に必要な時間と
なる。
に必要な周期は、１つのチップ上に形成されたＡ，Ｂ，
Ｃ，Ｄの各ブロックの測定時間と次のチップｎに移動す
るインデックス時間の和である。測定する順番は、Ａブ
ロック回路から順次、Ｂブロック，Ｃブロック，Ｄブロ
ックの順で行う。全てのブロックの測定時間にインデッ
クス時間を加えたものが１チップの測定に必要な時間と
なる。
【０００５】例えば、図４におけるＡブロック回路の検
査時間を５秒，Ｂブロック回路の検査時間を３秒，Ｃブ
ロック回路の検査時間を３秒，Ｄブロック回路の検査時
間を２秒，ウエハ１６が１チップ移動するインデックス
時間を１秒とすると、１チップ測定に必要な時間は５秒
＋３秒＋３秒＋２秒＋１秒の合計１４秒必要となる。
査時間を５秒，Ｂブロック回路の検査時間を３秒，Ｃブ
ロック回路の検査時間を３秒，Ｄブロック回路の検査時
間を２秒，ウエハ１６が１チップ移動するインデックス
時間を１秒とすると、１チップ測定に必要な時間は５秒
＋３秒＋３秒＋２秒＋１秒の合計１４秒必要となる。
【０００６】
【発明が解決しようとする課題】従来のウエハ検査の方
法は以上のように行われているが、チップの集積度が向
上するにつれて、チップ電極の間隔が非常に狭くなって
きており、チップ電極の間隔が１００μｍ以下になって
くると、固定プローブカード上に設けられたプローブ針
の位置決め精度が極端に難しくなるとともに、ウエハプ
ローバ上でチップ電極とプローブ針の位置決めが難し
く、位置決めできないといった問題点があった。また、
位置決めができたとしても、テスト時間が膨大になると
いう問題点があった。
法は以上のように行われているが、チップの集積度が向
上するにつれて、チップ電極の間隔が非常に狭くなって
きており、チップ電極の間隔が１００μｍ以下になって
くると、固定プローブカード上に設けられたプローブ針
の位置決め精度が極端に難しくなるとともに、ウエハプ
ローバ上でチップ電極とプローブ針の位置決めが難し
く、位置決めできないといった問題点があった。また、
位置決めができたとしても、テスト時間が膨大になると
いう問題点があった。
【０００７】この発明は、上記のような問題点を解消す
るためになされたもので、チップ上に形成された電極の
間隔が非常に狭くなっても容易にプローブ針との位置合
わせのできる固定プローブカードの構造が得られるとと
もに、テスト時間も短縮できる半導体集積回路素子およ
びウエハテストの検査方法を得ることを目的としてい
る。
るためになされたもので、チップ上に形成された電極の
間隔が非常に狭くなっても容易にプローブ針との位置合
わせのできる固定プローブカードの構造が得られるとと
もに、テスト時間も短縮できる半導体集積回路素子およ
びウエハテストの検査方法を得ることを目的としてい
る。
【０００８】
【課題を解決するための手段】この発明に係る半導体集
積回路素子は、その電極を、素子の周縁に沿った４辺
と、その内側に形成するようにしたものである。また、
この発明に係るウエハテスト検査方法は、プローブ針
を、半導体集積回路素子の素子の周縁に沿った４辺に設
けられた電極部と、その内側に設けられた電極部に対応
して分割し、複数個構成するようにした固定プローブカ
ードを用いて、周縁に沿った４辺に設けられた電極と、
その内側に設けられた電極とを別々に、かつ、複数の集
積回路素子に関して同時に接触を行なうことにより、検
査を行なうようにしたものである。
積回路素子は、その電極を、素子の周縁に沿った４辺
と、その内側に形成するようにしたものである。また、
この発明に係るウエハテスト検査方法は、プローブ針
を、半導体集積回路素子の素子の周縁に沿った４辺に設
けられた電極部と、その内側に設けられた電極部に対応
して分割し、複数個構成するようにした固定プローブカ
ードを用いて、周縁に沿った４辺に設けられた電極と、
その内側に設けられた電極とを別々に、かつ、複数の集
積回路素子に関して同時に接触を行なうことにより、検
査を行なうようにしたものである。
【０００９】
【作用】この発明における半導体集積回路素子は、その
電極が、素子の周縁に沿った４辺と、その内側に分離さ
れて形成されているので、素子の周縁のみに比し電極が
形成されたものに比し、電極の間隔が非常に狭くなって
もプローブ針との位置合わせが容易になる効果がある。
電極が、素子の周縁に沿った４辺と、その内側に分離さ
れて形成されているので、素子の周縁のみに比し電極が
形成されたものに比し、電極の間隔が非常に狭くなって
もプローブ針との位置合わせが容易になる効果がある。
【００１０】また、この発明におけるウエハテスト検査
方法は、プローブ針を、半導体集積回路素子の素子の周
縁に沿った４辺に設けられた電極部と、その内側に設け
られた電極部に対応して分割し、複数個構成するように
した固定プローブカードを用いて、周縁に沿った４辺に
設けられた電極と、その内側に設けられた電極とを別々
に、かつ、複数の集積回路素子に関して同時に接触を行
なうようにしたので、プローブ針がｎ個に分割された固
定プローブカードにより、チップ上の電極と固定プロー
ブカードの位置合わせが容易にでき、かつ、テスト時間
も短縮される。
方法は、プローブ針を、半導体集積回路素子の素子の周
縁に沿った４辺に設けられた電極部と、その内側に設け
られた電極部に対応して分割し、複数個構成するように
した固定プローブカードを用いて、周縁に沿った４辺に
設けられた電極と、その内側に設けられた電極とを別々
に、かつ、複数の集積回路素子に関して同時に接触を行
なうようにしたので、プローブ針がｎ個に分割された固
定プローブカードにより、チップ上の電極と固定プロー
ブカードの位置合わせが容易にでき、かつ、テスト時間
も短縮される。
【００１１】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による半導体集積回路
素子を示す図であり、図において、１はチップ、２はチ
ップ１上に形成された回路であって、Ａ，Ｂ，Ｃ，Ｄの
４つの回路ブロックにより構成されている。３はＡブロ
ック回路電極、４はＢブロック回路用電極、５はＣブロ
ック回路用電極、６はＤブロック回路用電極である。
する。図１はこの発明の一実施例による半導体集積回路
素子を示す図であり、図において、１はチップ、２はチ
ップ１上に形成された回路であって、Ａ，Ｂ，Ｃ，Ｄの
４つの回路ブロックにより構成されている。３はＡブロ
ック回路電極、４はＢブロック回路用電極、５はＣブロ
ック回路用電極、６はＤブロック回路用電極である。
【００１２】図２において、７は固定プローブカード、
８はＡ，Ｂブロック用プローブ針、９はＡ，Ｂブロック
用プローブ針、１０はＣ，Ｄブロック用プローブ針、１
１はＣ，Ｄブロック用プローブ針、１２は固定プローブ
カード上の配線、１３は固定プローブカードの電極であ
る。
８はＡ，Ｂブロック用プローブ針、９はＡ，Ｂブロック
用プローブ針、１０はＣ，Ｄブロック用プローブ針、１
１はＣ，Ｄブロック用プローブ針、１２は固定プローブ
カード上の配線、１３は固定プローブカードの電極であ
る。
【００１３】図３は本発明の一実施例によるウエハテス
ト検査方法の概略図を示す。図において、１はチップ、
１６はチップ１が数十から数百個形成されているウエ
ハ、７は固定プローブカード、８はＡ，Ｂブロック用プ
ローブ針、９はＡ，Ｂブロック用プローブ針、１０は
Ｃ，Ｄブロック用プローブ針、１１はＣ，Ｄブロック用
プローブ針、１４はチップの電気的特性を測定するテス
タ、１５はテスタと固定プローブを電気的に接続するコ
ネクタケーブル、１６はウエハである。
ト検査方法の概略図を示す。図において、１はチップ、
１６はチップ１が数十から数百個形成されているウエ
ハ、７は固定プローブカード、８はＡ，Ｂブロック用プ
ローブ針、９はＡ，Ｂブロック用プローブ針、１０は
Ｃ，Ｄブロック用プローブ針、１１はＣ，Ｄブロック用
プローブ針、１４はチップの電気的特性を測定するテス
タ、１５はテスタと固定プローブを電気的に接続するコ
ネクタケーブル、１６はウエハである。
【００１４】図５はこの発明の一実施零によるウエハテ
スト検査方法の動作を時間的に示したもので、ｎ−１，
ｎ，ｎ＋１，ｎ＋２はチップ電極と固定プローブカード
上のプローブ針が接触し、測定する回数を示している。
ｎa ，ｎb ，ｎc ，ｎd ，…，ｎj は測定するチップを
示している。
スト検査方法の動作を時間的に示したもので、ｎ−１，
ｎ，ｎ＋１，ｎ＋２はチップ電極と固定プローブカード
上のプローブ針が接触し、測定する回数を示している。
ｎa ，ｎb ，ｎc ，ｎd ，…，ｎj は測定するチップを
示している。
【００１５】次に動作について説明する。図３におい
て、ウエハ１６及び固定プローブカード７はウエハプロ
ーバ（図示せず）によって位置決めされている。さら
に、固定プローブカード７はテスタ１４とコネクタケー
ブル１５により電気的に接続されている。図２で示すよ
うに、固定プローブカード７にはＡブロック用プローブ
針８，Ｂブロック用プローブ針９，Ｃブロック用プロー
ブ針１０，Ｄブロック用プローブ針１１がそれぞれ設け
られており、これらは図１で示すチップ上に設けられて
いるＡブロック回路用電極３，Ｂブロック回路用電極
４，Ｃブロック回路用電極５，Ｄブロック回路用電極６
とそれぞれ針合わせ可能なものである。
て、ウエハ１６及び固定プローブカード７はウエハプロ
ーバ（図示せず）によって位置決めされている。さら
に、固定プローブカード７はテスタ１４とコネクタケー
ブル１５により電気的に接続されている。図２で示すよ
うに、固定プローブカード７にはＡブロック用プローブ
針８，Ｂブロック用プローブ針９，Ｃブロック用プロー
ブ針１０，Ｄブロック用プローブ針１１がそれぞれ設け
られており、これらは図１で示すチップ上に設けられて
いるＡブロック回路用電極３，Ｂブロック回路用電極
４，Ｃブロック回路用電極５，Ｄブロック回路用電極６
とそれぞれ針合わせ可能なものである。
【００１６】図３の状態でウエハプローバを動作させる
と、チップ上に設けられた電極群（図１の３〜６）と固
定プローブカードに設けられたプローブ針群（図２の８
〜１１）との位置合わせを行う。位置合わせ完了後、次
にウエハ１６が固定プローブカード１７側へ一定寸法押
し上げられ、プローブ針群８〜１１に同時に電気的接続
が行われる。この状態でテスタ１４よりコネクタケーブ
ル１５，固定プローブカード７上の電極１３，配線１２
を介し、プローブ針群８〜１１への電圧印加，電流印加
が行われる。
と、チップ上に設けられた電極群（図１の３〜６）と固
定プローブカードに設けられたプローブ針群（図２の８
〜１１）との位置合わせを行う。位置合わせ完了後、次
にウエハ１６が固定プローブカード１７側へ一定寸法押
し上げられ、プローブ針群８〜１１に同時に電気的接続
が行われる。この状態でテスタ１４よりコネクタケーブ
ル１５，固定プローブカード７上の電極１３，配線１２
を介し、プローブ針群８〜１１への電圧印加，電流印加
が行われる。
【００１７】始めにプローブ針群８〜１１はチップ
ｎa ，ｎb ，ｎc ，ｎd の電極群と電気的に接続されて
いるためこれらのチップに対してテスタ１４より電圧印
加，電流印加が行われることになる。チップの出力結果
は、同様の経路でテスタ１４へ入力される。テスタ１４
では、この結果を判定し、良否の信号を出力する。測定
完了後、ウエハ１６は一旦下に下がり、プローブ針群８
〜１１と図２の電極群３〜６とが電気的に切り離され
る。次にウエハ１６が２チップ分移動し、上記と同様の
動作を行う。
ｎa ，ｎb ，ｎc ，ｎd の電極群と電気的に接続されて
いるためこれらのチップに対してテスタ１４より電圧印
加，電流印加が行われることになる。チップの出力結果
は、同様の経路でテスタ１４へ入力される。テスタ１４
では、この結果を判定し、良否の信号を出力する。測定
完了後、ウエハ１６は一旦下に下がり、プローブ針群８
〜１１と図２の電極群３〜６とが電気的に切り離され
る。次にウエハ１６が２チップ分移動し、上記と同様の
動作を行う。
【００１８】図５は本実施例によるウエハテスト検査方
法の動作を時間的に示したものである。図５において、
チップｎa ，ｎb ，ｎc ，ｎd は図３の固定プローブカ
ード７とウエハ１６の電気的接続を行った時に、１回に
接続されるチップである。例えば、ｎ−１回目の接続で
は、チップｎa に対しＡ，Ｂブロック回路の検査、ｎb
に対しＡ，Ｂブロックの検査、ｎc に対しＣ，Ｄブロッ
クの検査、ｎd に対しＣ，Ｄブロックの検査を同時に行
う。次に、図３においてウエハ１６が２チップ分移動す
るインデックス時間後、ｎ回目の接続が行われる。この
状態では、チップｎc に対しＡ，Ｂブロック回路の検
査，ｎd に対してＡ，Ｂブロック回路の検査，ｎe に対
してＣ，Ｄブロックの検査，ｎf に対してＣ，Ｄブロッ
ク回路の検査を同時に行う。同様にしてｎ＋１回目の接
続，ｎ＋２回目の接続を繰り返し行い順次検査してい
く。従って、チップｎc ，ｎd に対してＡ，Ｂ，Ｃ，Ｄ
ブロック回路の検査が終了するのは、ｎ−１からｎまで
である。ｎ回目の接続で、検査に必要な時間はＡ，Ｂ，
Ｃ，Ｄブロック回路の測定で一番長い検査時間にウエハ
１６が２チップ分移動するインデックス時間を加えた時
間である。
法の動作を時間的に示したものである。図５において、
チップｎa ，ｎb ，ｎc ，ｎd は図３の固定プローブカ
ード７とウエハ１６の電気的接続を行った時に、１回に
接続されるチップである。例えば、ｎ−１回目の接続で
は、チップｎa に対しＡ，Ｂブロック回路の検査、ｎb
に対しＡ，Ｂブロックの検査、ｎc に対しＣ，Ｄブロッ
クの検査、ｎd に対しＣ，Ｄブロックの検査を同時に行
う。次に、図３においてウエハ１６が２チップ分移動す
るインデックス時間後、ｎ回目の接続が行われる。この
状態では、チップｎc に対しＡ，Ｂブロック回路の検
査，ｎd に対してＡ，Ｂブロック回路の検査，ｎe に対
してＣ，Ｄブロックの検査，ｎf に対してＣ，Ｄブロッ
ク回路の検査を同時に行う。同様にしてｎ＋１回目の接
続，ｎ＋２回目の接続を繰り返し行い順次検査してい
く。従って、チップｎc ，ｎd に対してＡ，Ｂ，Ｃ，Ｄ
ブロック回路の検査が終了するのは、ｎ−１からｎまで
である。ｎ回目の接続で、検査に必要な時間はＡ，Ｂ，
Ｃ，Ｄブロック回路の測定で一番長い検査時間にウエハ
１６が２チップ分移動するインデックス時間を加えた時
間である。
【００１９】図５においては、ｎ−１からｎ＋２回目ま
での４回，ウエハ１６上のチップと固定プローブカード
７のプローブ針群の接続で、６チップの測定が可能であ
る。例えば、図５におけるＡブロック回路の検査時間を
５秒，Ｂブロック回路の検査時間を３秒，Ｃブロック回
路の検査時間を３秒，Ｄブロック回路の検査時間を２
秒，ウエハ１６が２チップ分移動するインデックス時間
を１秒とする。この条件では、１回の接続ｎ−１では、
検査時間の１番長いＡブロック回路の検査時間５秒とＢ
ブロック回路の検査時間３秒とインデックス時間１秒の
合計９秒必要となる。４回の接続では３６秒必要とな
り、この間６チップの測定が可能になる。
での４回，ウエハ１６上のチップと固定プローブカード
７のプローブ針群の接続で、６チップの測定が可能であ
る。例えば、図５におけるＡブロック回路の検査時間を
５秒，Ｂブロック回路の検査時間を３秒，Ｃブロック回
路の検査時間を３秒，Ｄブロック回路の検査時間を２
秒，ウエハ１６が２チップ分移動するインデックス時間
を１秒とする。この条件では、１回の接続ｎ−１では、
検査時間の１番長いＡブロック回路の検査時間５秒とＢ
ブロック回路の検査時間３秒とインデックス時間１秒の
合計９秒必要となる。４回の接続では３６秒必要とな
り、この間６チップの測定が可能になる。
【００２０】これに対し、従来の方法では、１回の接続
ｎ−１では、Ａブロック回路の検査時間５秒とＢブロッ
ク回路の検査時間３秒とＣブロック回路の検査時間３秒
とＤブロック回路の検査時間２秒と、ウエハ１６が１チ
ップ分移動するインデックス時間１秒の合計１４秒が必
要となる。図５の実施例と同じく３６秒の時間内では
２．５チップしか検査できず、６チップを測定しようと
する場合は、８４秒の時間が必要となる。従って、本実
施例によるウエハテストの検査方法によれば、例えば４
８秒のテスト時間の短縮が図れる。
ｎ−１では、Ａブロック回路の検査時間５秒とＢブロッ
ク回路の検査時間３秒とＣブロック回路の検査時間３秒
とＤブロック回路の検査時間２秒と、ウエハ１６が１チ
ップ分移動するインデックス時間１秒の合計１４秒が必
要となる。図５の実施例と同じく３６秒の時間内では
２．５チップしか検査できず、６チップを測定しようと
する場合は、８４秒の時間が必要となる。従って、本実
施例によるウエハテストの検査方法によれば、例えば４
８秒のテスト時間の短縮が図れる。
【００２１】このように、上記実施例では、半導体集積
回路素子の周縁に沿った４辺とその内側に電極を形成
し、またプローブ針を測定するチップの機能に合わせて
分割にする構造をもった固定プローブを用いて複数の集
積回路素子を同時にテストするようにしたので、ウエハ
検査時のチップ電極とプローブ針の位置合わせが容易に
でき、またチップの集積度が向上してチップ電極の間隔
が１００μｍ以下等、非常に狭くなっても精度が高く、
位置合わせが容易に行える効果がある。
回路素子の周縁に沿った４辺とその内側に電極を形成
し、またプローブ針を測定するチップの機能に合わせて
分割にする構造をもった固定プローブを用いて複数の集
積回路素子を同時にテストするようにしたので、ウエハ
検査時のチップ電極とプローブ針の位置合わせが容易に
でき、またチップの集積度が向上してチップ電極の間隔
が１００μｍ以下等、非常に狭くなっても精度が高く、
位置合わせが容易に行える効果がある。
【００２２】また、この発明によれば、固定プローブに
取り付けるプローブ針を測定するチップの機能に合わせ
てｎ分割にする構造にしたので、１チップあたりの検査
時間を短縮でき、生産性の向上に大きく寄与する効果が
ある。
取り付けるプローブ針を測定するチップの機能に合わせ
てｎ分割にする構造にしたので、１チップあたりの検査
時間を短縮でき、生産性の向上に大きく寄与する効果が
ある。
【００２３】なお、上記実施例では、図２における固定
プローブカード７にプローブ針群であるＡ，Ｂブロック
用プローブ針８，Ａ，Ｂブロック用プローブ針９，Ｃ，
Ｄブロック用プローブ針１０，Ｃ，Ｄブロック用プロー
ブ針１１を分割して設ける構造としたが、図８に示すよ
うに、固定プローブカード７とプローブ針を一体でｎ分
割してもよく、上記実施例と同様の効果を奏する。
プローブカード７にプローブ針群であるＡ，Ｂブロック
用プローブ針８，Ａ，Ｂブロック用プローブ針９，Ｃ，
Ｄブロック用プローブ針１０，Ｃ，Ｄブロック用プロー
ブ針１１を分割して設ける構造としたが、図８に示すよ
うに、固定プローブカード７とプローブ針を一体でｎ分
割してもよく、上記実施例と同様の効果を奏する。
【００２４】例えば、ウエハプローバ（図示せず）に、
ウエハ１６ａ〜１６ｄと固定プローブカード７ａ〜７ｄ
を取り付ける。ウエハプローバにはｎ枚のウエハが同
時、あるいは個別に固定プローブカードに取り付けられ
たプローブ針８，９，１０，１１と位置決めが可能な機
構を持たせる。この状態において、７ａの固定プローブ
カードに取り付けられたプローブ針８、即ちチップ上の
ＡＢブロック回路用の検査を行う。同時に固定プローブ
カード７ｂに取り付けられたプローブ針９で、ウエハ１
６ｂのＡＢブロック回路の検査を行う。図８において、
７ａ〜７ｄまで４分割した例を示したが、必要に応じて
１〜ｎまで分割する。
ウエハ１６ａ〜１６ｄと固定プローブカード７ａ〜７ｄ
を取り付ける。ウエハプローバにはｎ枚のウエハが同
時、あるいは個別に固定プローブカードに取り付けられ
たプローブ針８，９，１０，１１と位置決めが可能な機
構を持たせる。この状態において、７ａの固定プローブ
カードに取り付けられたプローブ針８、即ちチップ上の
ＡＢブロック回路用の検査を行う。同時に固定プローブ
カード７ｂに取り付けられたプローブ針９で、ウエハ１
６ｂのＡＢブロック回路の検査を行う。図８において、
７ａ〜７ｄまで４分割した例を示したが、必要に応じて
１〜ｎまで分割する。
【００２５】
【発明の効果】以上のように、この発明に係る半導体集
積回路素子によれば、素子の周縁に沿った４辺とその内
側に電極を形成するようにしたので、ウエハ検査時のチ
ップ電極とプローブ針の位置合わせが容易にでき、また
チップの集積度が向上してチップ電極の間隔が非常に狭
くなっても精度が高く、位置合わせが容易に行える効果
がある。
積回路素子によれば、素子の周縁に沿った４辺とその内
側に電極を形成するようにしたので、ウエハ検査時のチ
ップ電極とプローブ針の位置合わせが容易にでき、また
チップの集積度が向上してチップ電極の間隔が非常に狭
くなっても精度が高く、位置合わせが容易に行える効果
がある。
【００２６】また、この発明に係るウエハテスト検査方
法によれば、周縁に沿った４辺に設けられた電極と、そ
の内側に設けられた電極とを別々に、かつ、複数の集積
回路素子に関して同時にプローブ針との接触を行なうよ
うにしたので、１チップあたりの検査時間を短縮でき、
生産性の向上に大きく寄与する効果がある。
法によれば、周縁に沿った４辺に設けられた電極と、そ
の内側に設けられた電極とを別々に、かつ、複数の集積
回路素子に関して同時にプローブ針との接触を行なうよ
うにしたので、１チップあたりの検査時間を短縮でき、
生産性の向上に大きく寄与する効果がある。
【図１】この発明の係る一実施例による半導体集積回路
素子を示す平面ブロック図である。
素子を示す平面ブロック図である。
【図２】この発明の一実施例において使用する固定プロ
ーブカードを示す平面図である。
ーブカードを示す平面図である。
【図３】この発明の一実施例によるウエハテスト検査方
法の概略図である。
法の概略図である。
【図４】従来のウエハ検査方法を時間的に示したタイミ
ングチャート図である。
ングチャート図である。
【図５】この発明のウエハ検査方法を時間的に示したタ
イミングチャート図である。
イミングチャート図である。
【図６】従来の固定プローブカードの一例を示す平面図
である。
である。
【図７】従来のウエハ検査方法の一例を示した概略図で
ある。
ある。
【図８】この発明の他の実施例を示すウエハテスト検査
方法の概略図である。
方法の概略図である。
１ 半導体集積回路素子 ２ 回路 ３ Ａブロック回路用電極 ４ Ｂブロック回路用電極 ５ Ｃブロック回路用電極 ６ Ｄブロック回路用電極 ７ 固定プローブカード ８ Ａ，Ｂブロック用プローブ針 ９ Ａ，Ｂブロック用プローブ針 １０ Ｃ，Ｄブロック用プローブ針 １１ Ｃ，Ｄブロック用プローブ針 １２ 配線 １３ 電極 １４ テスタ １５ コネクタケーブル １６ ウエハ １７ プローブ針 ７ａ Ａ，Ｂブロック用プローブ針 ７ｂ Ａ，Ｂブロック用プローブ針 ７ｃ Ｃ，Ｄブロック用プローブ針 ７ｄ Ｃ，Ｄブロック用プローブ針 １５ａ Ａ，Ｂブロック用プローブ針コネクタケーブル １５ｂ Ａ，Ｂブロック用プローブ針コネクタケーブル １５ｃ Ｃ，Ｄブロック用プローブ針コネクタケーブル １５ｄ Ｃ，Ｄブロック用プローブ針コネクタケーブル １６ａ Ａ，Ｂブロック測定位置のウエハ １６ｂ Ａ，Ｂブロック測定位置のウエハ １６ｃ Ｃ，Ｄブロック測定位置のウエハ １６ｄ Ｃ，Ｄブロック測定位置のウエハ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年６月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】図５はこの発明の一実施例によるウエハテ
スト検査方法の動作を時間的に示したもので、ｎ−１，
ｎ，ｎ＋１，ｎ＋２はチップ電極と固定プローブカード
上のプローブ針が接触し、測定する回数を示している。
ｎa ，ｎb ，ｎc ，ｎd ，…，ｎj は測定するチップを
示している。
スト検査方法の動作を時間的に示したもので、ｎ−１，
ｎ，ｎ＋１，ｎ＋２はチップ電極と固定プローブカード
上のプローブ針が接触し、測定する回数を示している。
ｎa ，ｎb ，ｎc ，ｎd ，…，ｎj は測定するチップを
示している。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】次に動作について説明する。図３におい
て、ウエハ１６及び固定プローブカード７はウエハプロ
ーバ（図示せず）によって位置決めされている。さら
に、固定プローブカード７はテスタ１４とコネクタケー
ブル１５により電気的に接続されている。図２で示すよ
うに、固定プローブカード７にはＡ，Ｂブロック用プロ
ーブ針８，Ａ，Ｂブロック用プローブ針９，Ｃ，Ｄブロ
ック用プローブ針１０，Ｃ，Ｄブロック用プローブ針１
１がそれぞれ設けられており、これらは図１で示すチッ
プ上に設けられているＡブロック回路用電極３，Ｂブロ
ック回路用電極４，Ｃブロック回路用電極５，Ｄブロッ
ク回路用電極６とそれぞれ針合わせ可能なものである。
て、ウエハ１６及び固定プローブカード７はウエハプロ
ーバ（図示せず）によって位置決めされている。さら
に、固定プローブカード７はテスタ１４とコネクタケー
ブル１５により電気的に接続されている。図２で示すよ
うに、固定プローブカード７にはＡ，Ｂブロック用プロ
ーブ針８，Ａ，Ｂブロック用プローブ針９，Ｃ，Ｄブロ
ック用プローブ針１０，Ｃ，Ｄブロック用プローブ針１
１がそれぞれ設けられており、これらは図１で示すチッ
プ上に設けられているＡブロック回路用電極３，Ｂブロ
ック回路用電極４，Ｃブロック回路用電極５，Ｄブロッ
ク回路用電極６とそれぞれ針合わせ可能なものである。
Claims (2)
- 【請求項１】 半導体集積回路素子において、 素子の周縁に沿った４辺とその内側に電極を形成してな
ることを特徴とする半導体集積回路素子。 - 【請求項２】 半導体集積回路素子をウエハ状態のまま
で検査する方法において、 電極が素子の周縁に沿った４辺とその内側に形成された
半導体集積回路素子に対し、当該周縁に沿った４辺に設
けられた電極と、その内側に設けられた電極とを別々
に、かつ、複数の集積回路素子に関して同時にプローブ
針との接触を行なうことにより、検査を行なうことを特
徴とするウエハテスト検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27467491A JPH0582605A (ja) | 1991-09-24 | 1991-09-24 | 半導体集積回路素子およびウエハテスト検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27467491A JPH0582605A (ja) | 1991-09-24 | 1991-09-24 | 半導体集積回路素子およびウエハテスト検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0582605A true JPH0582605A (ja) | 1993-04-02 |
Family
ID=17544985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27467491A Pending JPH0582605A (ja) | 1991-09-24 | 1991-09-24 | 半導体集積回路素子およびウエハテスト検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0582605A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389909B1 (ko) * | 1995-11-21 | 2003-08-30 | 삼성전자주식회사 | 웨이퍼 레벨 테스트에서 프로우브 카드와 테스트 장비간의 연결 방법 |
| JP2007201471A (ja) * | 1998-12-31 | 2007-08-09 | Formfactor Inc | 半導体製品ダイのテスト方法及び同テストのためのテストダイを含むアセンブリ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5922335A (ja) * | 1982-07-29 | 1984-02-04 | Toshiba Corp | 半導体装置 |
| JPS6370534A (ja) * | 1986-09-12 | 1988-03-30 | Hitachi Ltd | 電子装置 |
| JPS6357745B2 (ja) * | 1982-06-25 | 1988-11-14 | Nippon Electric Co | |
| JPH02148751A (ja) * | 1988-11-29 | 1990-06-07 | Citizen Watch Co Ltd | 半導体装置のパッド配置構造 |
-
1991
- 1991-09-24 JP JP27467491A patent/JPH0582605A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6357745B2 (ja) * | 1982-06-25 | 1988-11-14 | Nippon Electric Co | |
| JPS5922335A (ja) * | 1982-07-29 | 1984-02-04 | Toshiba Corp | 半導体装置 |
| JPS6370534A (ja) * | 1986-09-12 | 1988-03-30 | Hitachi Ltd | 電子装置 |
| JPH02148751A (ja) * | 1988-11-29 | 1990-06-07 | Citizen Watch Co Ltd | 半導体装置のパッド配置構造 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389909B1 (ko) * | 1995-11-21 | 2003-08-30 | 삼성전자주식회사 | 웨이퍼 레벨 테스트에서 프로우브 카드와 테스트 장비간의 연결 방법 |
| JP2007201471A (ja) * | 1998-12-31 | 2007-08-09 | Formfactor Inc | 半導体製品ダイのテスト方法及び同テストのためのテストダイを含むアセンブリ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5138266A (en) | Single-probe charge measurement testing method | |
| KR890004884B1 (ko) | 포토마스크 패턴 검사방법 및 장치 | |
| JP3151203B2 (ja) | 集積回路の自己検査装置 | |
| JPS635274A (ja) | プリント基板を検査するための方法と装置 | |
| US6429677B1 (en) | Method and apparatus for characterization of gate dielectrics | |
| US6724181B2 (en) | Method of calibrating a test system for semiconductor components, and test substrate | |
| JPH0285772A (ja) | 半導体素子の検査方法及び装置 | |
| JPH0582605A (ja) | 半導体集積回路素子およびウエハテスト検査方法 | |
| US8928346B2 (en) | Method for an improved checking of repeatability and reproducibility of a measuring chain for semiconductor device testing | |
| US6693434B2 (en) | Automated system for estimating ring oscillator reliability and testing AC response and method of operation thereof | |
| JPS63134943A (ja) | 半導体素子の試験装置 | |
| JP2933331B2 (ja) | 半導体装置の検査装置 | |
| JPS6111465B2 (ja) | ||
| US7518391B2 (en) | Probe card and a method for detecting defects using a probe card and an additional inspection | |
| JP2657315B2 (ja) | プローブカード | |
| JPH01318245A (ja) | プローブカード検査用治具 | |
| JP2526252B2 (ja) | 半導体素子の信頼性試験方法 | |
| US7141995B2 (en) | Semiconductor manufacturing device and semiconductor manufacturing method | |
| JPS60167344A (ja) | 半導体ウエ−ハの検査装置 | |
| JPH0725725Y2 (ja) | 高密度マイクロパッド | |
| EP0498007A1 (en) | Method and apparatus for contactless testing | |
| JPH0346246A (ja) | 検査装置 | |
| US7135879B1 (en) | Test structure and method for failure analysis of small contacts in integrated circuit technology development | |
| JP2002353321A (ja) | 評価素子群及びこれを用いた評価方法 | |
| JPH0322456A (ja) | 半導体装置及びその検査方法 |