JP2661528B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP2661528B2 JP2661528B2 JP5320848A JP32084893A JP2661528B2 JP 2661528 B2 JP2661528 B2 JP 2661528B2 JP 5320848 A JP5320848 A JP 5320848A JP 32084893 A JP32084893 A JP 32084893A JP 2661528 B2 JP2661528 B2 JP 2661528B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- bipolar transistor
- semiconductor integrated
- pad
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/12—Measuring rate of change
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
- G01R31/275—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2608—Circuits therefor for testing bipolar transistors
- G01R31/2614—Circuits therefor for testing bipolar transistors for measuring gain factor thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板又は半絶縁
性基板上にバイポーラトランジスタを形成する半導体集
積回路装置に関し、特にＬＳＩテスタ等でバイポーラト
ランジスタの電流増幅率βを精度良く容易に測定し得る
半導体集積回路装置に関する。
性基板上にバイポーラトランジスタを形成する半導体集
積回路装置に関し、特にＬＳＩテスタ等でバイポーラト
ランジスタの電流増幅率βを精度良く容易に測定し得る
半導体集積回路装置に関する。
【０００２】
【従来の技術】半導体集積回路装置において、バイポー
ラトランジスタの電流増幅率β（直流電流増幅率でｈFE
ともいう）は、製造バラツキが最も大きい特性パラメー
タの一つである。例えば、製造プロセスを注意深く制御
しても、電流増幅率βが設計中心値の半分あるいは２倍
になってしまうことがしばしば起こる。
ラトランジスタの電流増幅率β（直流電流増幅率でｈFE
ともいう）は、製造バラツキが最も大きい特性パラメー
タの一つである。例えば、製造プロセスを注意深く制御
しても、電流増幅率βが設計中心値の半分あるいは２倍
になってしまうことがしばしば起こる。
【０００３】このため、ウェハ段階で電流増幅率βを、
ウェハプローバ、ＬＳＩテスタを用いて精度良く測定
し、所望の規格範囲に収まる良品を選別することが、品
質確保、歩留りの向上、コスト低減の観点からきわめて
重要とされている。
ウェハプローバ、ＬＳＩテスタを用いて精度良く測定
し、所望の規格範囲に収まる良品を選別することが、品
質確保、歩留りの向上、コスト低減の観点からきわめて
重要とされている。
【０００４】バイポーラトランジスタの電流増幅率βを
測定する最も基本的な手法（「第１の従来例」という）
を図５（Ａ）に示す。同図に示すように、バイポーラト
ランジスタのコレクタに電源パッドを、エミッタにグラ
ンドパッドを、ベースにチェックパッド１を形成し、プ
ローブを介して電源電圧ＶCCとベース電圧Ｖ1を印加す
る。ベース電流ＩBとコレクタ電流ＩCを測定し、 β＝ＩC／ＩB から電流増幅率βを求める。
測定する最も基本的な手法（「第１の従来例」という）
を図５（Ａ）に示す。同図に示すように、バイポーラト
ランジスタのコレクタに電源パッドを、エミッタにグラ
ンドパッドを、ベースにチェックパッド１を形成し、プ
ローブを介して電源電圧ＶCCとベース電圧Ｖ1を印加す
る。ベース電流ＩBとコレクタ電流ＩCを測定し、 β＝ＩC／ＩB から電流増幅率βを求める。
【０００５】上記第１の従来例に対し、バイポーラトラ
ンジスタのベース電圧を半導体チップ外部から印加せず
に、自己バイアスする測定手法（「第２の従来例」とい
う）を図５（Ｂ）に示す。
ンジスタのベース電圧を半導体チップ外部から印加せず
に、自己バイアスする測定手法（「第２の従来例」とい
う）を図５（Ｂ）に示す。
【０００６】図５（Ｂ）に示すように、ベース−エミッ
タ間に抵抗Ｒ1を、ベース−コレクタ間に抵抗Ｒ2を接続
し、電源パッドから電源電圧ＶCCを印加する。電源電流
ＩCCとチェックパッド１の電圧Ｖ1を測定し、次式
（１）から電流増幅率βを求める。
タ間に抵抗Ｒ1を、ベース−コレクタ間に抵抗Ｒ2を接続
し、電源パッドから電源電圧ＶCCを印加する。電源電流
ＩCCとチェックパッド１の電圧Ｖ1を測定し、次式
（１）から電流増幅率βを求める。
【０００７】
【数１】
【０００８】
【発明が解決しようとする課題】しかし、前記第１の従
来例においては、バイポーラトランジスタのコレクタ電
流ＩCはベース電圧Ｖ1に指数関数的に依存するため、特
定のバイアス点における電流増幅率βを測定するには、
ベース電圧Ｖ1を半導体チップの外部から精度良く印加
しなければならないという問題がある。
来例においては、バイポーラトランジスタのコレクタ電
流ＩCはベース電圧Ｖ1に指数関数的に依存するため、特
定のバイアス点における電流増幅率βを測定するには、
ベース電圧Ｖ1を半導体チップの外部から精度良く印加
しなければならないという問題がある。
【０００９】また、近時、バイポーラトランジスタの高
周波化に伴い寄生発振が生じ、このため電流増幅率βを
正確に測定できない場合がある。
周波化に伴い寄生発振が生じ、このため電流増幅率βを
正確に測定できない場合がある。
【００１０】以下、この寄生発振に関して具体的数値を
用いて簡単に説明する。ボンディングパッドの寄生容量
Ｃと、プローブの寄生インダクタンスＬとの共振周波数
ｆは、次式（２）で表わされる。
用いて簡単に説明する。ボンディングパッドの寄生容量
Ｃと、プローブの寄生インダクタンスＬとの共振周波数
ｆは、次式（２）で表わされる。
【００１１】
【数２】
【００１２】例えば典型的な数値として、 Ｃ＝１ｐＦ Ｌ＝１０ｎＨ を用いると、共振周波数ｆは、 ｆ＝１．６ＧＨｚ となり、これは、数十ギガヘルツの遮断周波数を有する
最先端バイポーラトランジスタでは十分に発振し得る周
波数である。
最先端バイポーラトランジスタでは十分に発振し得る周
波数である。
【００１３】また、前記第２の従来例では、上式（１）
に示す通り、電流増幅率βの測定値は抵抗Ｒ2の絶対値
に依存してしまう。一般的に、半導体集積回路装置で用
いられる抵抗体の絶対精度は数十パーセントとされ、こ
の結果、電流増幅率βの測定誤差が大きくなるという問
題がある。
に示す通り、電流増幅率βの測定値は抵抗Ｒ2の絶対値
に依存してしまう。一般的に、半導体集積回路装置で用
いられる抵抗体の絶対精度は数十パーセントとされ、こ
の結果、電流増幅率βの測定誤差が大きくなるという問
題がある。
【００１４】また、この第２の従来例は、前記第１の従
来例と比較して寄生発振は生じ難いが、コレクタがチッ
プ外部に直接引き出されているために、依然として寄生
発振が起こり得るという問題が残る。
来例と比較して寄生発振は生じ難いが、コレクタがチッ
プ外部に直接引き出されているために、依然として寄生
発振が起こり得るという問題が残る。
【００１５】特開平１−２３７４６６号公報には、抵抗
値の絶対精度に依存せずにトランジスタの電流増幅率β
を測定する計測回路が提案されている。しかし、この計
測回路は、精度の良いオペアンプとカレントミラー回路
を必要とするので、素子数が多くなるという欠点があ
る。また、デジタルＬＳＩでは精度の良いオペアンプを
集積化することは一般的に難しいという問題があり、こ
のため、デジタルＬＳＩ等の半導体チップ上にこのよう
な電流増幅率計測回路を形成することは、回路素子数の
増大、製造コスト、精度の点から実際上困難である。
値の絶対精度に依存せずにトランジスタの電流増幅率β
を測定する計測回路が提案されている。しかし、この計
測回路は、精度の良いオペアンプとカレントミラー回路
を必要とするので、素子数が多くなるという欠点があ
る。また、デジタルＬＳＩでは精度の良いオペアンプを
集積化することは一般的に難しいという問題があり、こ
のため、デジタルＬＳＩ等の半導体チップ上にこのよう
な電流増幅率計測回路を形成することは、回路素子数の
増大、製造コスト、精度の点から実際上困難である。
【００１６】以上説明したように前記従来の電流増幅率
βの測定手法では、(1)ベース電圧をチップ外部から精
度良く印加しなければならない、(2)抵抗値の絶対精度
に依存する、(3)寄生発振を起こしやすい、(4)デジタル
ＬＳＩ上に集積化することが困難である等の問題があ
る。
βの測定手法では、(1)ベース電圧をチップ外部から精
度良く印加しなければならない、(2)抵抗値の絶対精度
に依存する、(3)寄生発振を起こしやすい、(4)デジタル
ＬＳＩ上に集積化することが困難である等の問題があ
る。
【００１７】従って、本発明の目的は、前記問題点を解
消し、ベース電圧をチップ外部から印加する必要がな
く、抵抗値の絶対精度に依存せず、寄生発振を防止で
き、かつ容易に集積化可能で且つＬＳＩテスタによるテ
ストを容易化する、電流増幅率βの測定手段を備えた半
導体集積回路装置を提供することにある。
消し、ベース電圧をチップ外部から印加する必要がな
く、抵抗値の絶対精度に依存せず、寄生発振を防止で
き、かつ容易に集積化可能で且つＬＳＩテスタによるテ
ストを容易化する、電流増幅率βの測定手段を備えた半
導体集積回路装置を提供することにある。
【００１８】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、半導体基板又は半絶縁性基板にバイポー
ラトランジスタを形成する半導体集積回路装置におい
て、バイポーラトランジスタを備え、該バイポーラトラ
ンジスタのベース−エミッタ間に第１の抵抗を接続し、
ベース−コレクタ間に第２の抵抗を接続し、コレクタに
第３の抵抗を介して電源パッドを接続し、エミッタにグ
ランドパッドを接続し、ベースに第１のチェックパッド
を接続し、更にコレクタに第２のチェックパッドを接続
して成ることを特徴とする半導体集積回路装置を提供す
る。
め、本発明は、半導体基板又は半絶縁性基板にバイポー
ラトランジスタを形成する半導体集積回路装置におい
て、バイポーラトランジスタを備え、該バイポーラトラ
ンジスタのベース−エミッタ間に第１の抵抗を接続し、
ベース−コレクタ間に第２の抵抗を接続し、コレクタに
第３の抵抗を介して電源パッドを接続し、エミッタにグ
ランドパッドを接続し、ベースに第１のチェックパッド
を接続し、更にコレクタに第２のチェックパッドを接続
して成ることを特徴とする半導体集積回路装置を提供す
る。
【００１９】本発明においては、電流増幅率βは前記電
源パッドとグランドパッド間に電源電圧を印加し、前記
第１のチェックパッドの電圧と第２のチェックパッドの
電圧を測定することにより測定される。
源パッドとグランドパッド間に電源電圧を印加し、前記
第１のチェックパッドの電圧と第２のチェックパッドの
電圧を測定することにより測定される。
【００２０】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００２１】
【実施例１】図１は本発明の一実施例の回路構成を示す
概念図である。図１に示すように、バイポーラトランジ
スタ（被測定トランジスタ）のベース−エミッタ間には
抵抗Ｒ1が、ベース−コレクタ間には抵抗Ｒ2がそれぞれ
接続されている。バイポーラトランジスタのエミッタは
グランドパッドと、ベースはチェックパッド１と、コレ
クタは抵抗Ｒ3を介して電源パッドとそれぞれ接続さ
れ、更にコレクタにはチェックパッド２と接続されてい
る。
概念図である。図１に示すように、バイポーラトランジ
スタ（被測定トランジスタ）のベース−エミッタ間には
抵抗Ｒ1が、ベース−コレクタ間には抵抗Ｒ2がそれぞれ
接続されている。バイポーラトランジスタのエミッタは
グランドパッドと、ベースはチェックパッド１と、コレ
クタは抵抗Ｒ3を介して電源パッドとそれぞれ接続さ
れ、更にコレクタにはチェックパッド２と接続されてい
る。
【００２２】本実施例において、電流増幅率βの測定
は、電源パッドとグランドパッド間に電源電圧ＶCCをプ
ローブで印加し、チェックパッド１の電圧Ｖ1とチェッ
クパッド２の電圧Ｖ2をプローブで測定することにより
行なう。
は、電源パッドとグランドパッド間に電源電圧ＶCCをプ
ローブで印加し、チェックパッド１の電圧Ｖ1とチェッ
クパッド２の電圧Ｖ2をプローブで測定することにより
行なう。
【００２３】電源電流をＩCC、ベース電流をＩB、コレ
クタ電流をＩCとすると、キルヒホッフの法則より、下
記の式が成り立つ。 Ｖ1＝Ｒ1・（ＩCC−ＩC−ＩB） Ｖ2−Ｖ1＝Ｒ2・（ＩCC−ＩC） ＶCC−Ｖ2＝Ｒ3・ＩCC
クタ電流をＩCとすると、キルヒホッフの法則より、下
記の式が成り立つ。 Ｖ1＝Ｒ1・（ＩCC−ＩC−ＩB） Ｖ2−Ｖ1＝Ｒ2・（ＩCC−ＩC） ＶCC−Ｖ2＝Ｒ3・ＩCC
【００２４】これらの式から電源電流ＩCCを消去し、コ
レクタ電流ＩCとベース電流ＩBについて解き、 β＝ＩC／ＩB に代入して電流増幅率βを求めると、次式（３）で与え
られる。
レクタ電流ＩCとベース電流ＩBについて解き、 β＝ＩC／ＩB に代入して電流増幅率βを求めると、次式（３）で与え
られる。
【００２５】
【数３】
【００２６】上式（３）から判る通り、本実施例におい
ては、電流増幅率βは、抵抗Ｒ1，Ｒ2，Ｒ3の相互の相
対値（即ち、Ｒ1／Ｒ3，Ｒ3／Ｒ2，Ｒ1／Ｒ2）にのみ依
存し、各抵抗の絶対値には全く依存しない。半導体集積
回路で用いられる抵抗体の相対精度は１％から高々数％
程度とされ、このため、本実施例は電流増幅率βの測定
精度を前記第２の従来例と比較して大幅に向上してい
る。
ては、電流増幅率βは、抵抗Ｒ1，Ｒ2，Ｒ3の相互の相
対値（即ち、Ｒ1／Ｒ3，Ｒ3／Ｒ2，Ｒ1／Ｒ2）にのみ依
存し、各抵抗の絶対値には全く依存しない。半導体集積
回路で用いられる抵抗体の相対精度は１％から高々数％
程度とされ、このため、本実施例は電流増幅率βの測定
精度を前記第２の従来例と比較して大幅に向上してい
る。
【００２７】また、これらの抵抗によりバイポーラトラ
ンジスタをあらかじめ所望のバイアスに設定できるの
で、高精度のベース電圧を外部から印加する必要がな
く、ＬＳＩテスタによるテストを容易化している。
ンジスタをあらかじめ所望のバイアスに設定できるの
で、高精度のベース電圧を外部から印加する必要がな
く、ＬＳＩテスタによるテストを容易化している。
【００２８】さらに、コレクタは抵抗Ｒ3を介してから
外部に接続されるため、従来例と比較してＬＣ共振によ
る寄生発振が生じにくい構成になっている。
外部に接続されるため、従来例と比較してＬＣ共振によ
る寄生発振が生じにくい構成になっている。
【００２９】
【実施例２】本発明の第２の実施例を図２に示す。本実
施例では、単位抵抗Ｒ0を直列又は並列形態に接続し
て、抵抗Ｒ1，Ｒ2，Ｒ3を構成する。
施例では、単位抵抗Ｒ0を直列又は並列形態に接続し
て、抵抗Ｒ1，Ｒ2，Ｒ3を構成する。
【００３０】ところで、バイポーラトランジスタを作る
工程で行なわれる、ベース拡散（エミッタ拡散について
も同様）のもつ抵抗を利用して作成されるベース拡散抵
抗について説明すると、ベース拡散抵抗の幅をＷ、長さ
をＬ、シート抵抗をρsとすると、抵抗値Ｒは、 Ｒ＝ρs・Ｌ／Ｗ ［Ω］ と表わされる。
工程で行なわれる、ベース拡散（エミッタ拡散について
も同様）のもつ抵抗を利用して作成されるベース拡散抵
抗について説明すると、ベース拡散抵抗の幅をＷ、長さ
をＬ、シート抵抗をρsとすると、抵抗値Ｒは、 Ｒ＝ρs・Ｌ／Ｗ ［Ω］ と表わされる。
【００３１】拡散抵抗の抵抗値Ｒは、長さＬに比例し幅
Ｗに反比例し、高抵抗を得るには幅Ｗを狭くして長さＬ
を長くし、低抵抗を得るには幅Ｗを広くして長さＬを短
くすればよい。従って、幅Ｗと長さＬを所望の寸法とし
て単位抵抗Ｒ0が得られる。なお、半導体集積回路の抵
抗体は、拡散抵抗と同様ポリシリコン抵抗を用いてもよ
い。
Ｗに反比例し、高抵抗を得るには幅Ｗを狭くして長さＬ
を長くし、低抵抗を得るには幅Ｗを広くして長さＬを短
くすればよい。従って、幅Ｗと長さＬを所望の寸法とし
て単位抵抗Ｒ0が得られる。なお、半導体集積回路の抵
抗体は、拡散抵抗と同様ポリシリコン抵抗を用いてもよ
い。
【００３２】本実施例では、抵抗Ｒ1，Ｒ2，Ｒ3と単位
抵抗Ｒ0との関係は、 Ｒ1＝３Ｒ0 Ｒ2＝２Ｒ0 Ｒ3＝Ｒ0／２ とされる。
抵抗Ｒ0との関係は、 Ｒ1＝３Ｒ0 Ｒ2＝２Ｒ0 Ｒ3＝Ｒ0／２ とされる。
【００３３】一般的に、半導体集積回路装置で用いられ
る抵抗体の比精度は、１パーセント程度と小さいので、
電流増幅率βの測定誤差を小さくできるという利点があ
る。
る抵抗体の比精度は、１パーセント程度と小さいので、
電流増幅率βの測定誤差を小さくできるという利点があ
る。
【００３４】本発明に係る半導体集積回路装置は、最低
限バイポーラトランジスタ１個と抵抗３個の素子で構成
できるので、半導体チップ上にきわめて容易に集積化可
能である。
限バイポーラトランジスタ１個と抵抗３個の素子で構成
できるので、半導体チップ上にきわめて容易に集積化可
能である。
【００３５】
【実施例３】図３に、本発明に係る半導体集積回路装置
の別の実施例として、半導体集積回路においてテスト用
のバイポーラトランジスタと本来の半導体集積回路
（「他の回路」という）とを同一の半導体チップ上に形
成した構成の一部を示す。なお、図３のバイポーラトラ
ンジスタと抵抗（Ｒ１〜Ｒ３）、およびパッドの構成は
前記第１、又は第２の実施例に従う。
の別の実施例として、半導体集積回路においてテスト用
のバイポーラトランジスタと本来の半導体集積回路
（「他の回路」という）とを同一の半導体チップ上に形
成した構成の一部を示す。なお、図３のバイポーラトラ
ンジスタと抵抗（Ｒ１〜Ｒ３）、およびパッドの構成は
前記第１、又は第２の実施例に従う。
【００３６】図３に示すように、同一の半導体チップ上
に他の回路と電気的に完全に分離してテスト用のバイポ
ーラトランジスタが形成され、電源パッドとグランドパ
ッドは他の回路と独立して形成されている。図３に示す
構成によれば、ＬＳＩテスタを用いてウェハ段階で電流
増幅率βを容易に測定できるので、半導体集積回路装置
の品質確保、歩留りの向上、コスト低減に貢献できる。
に他の回路と電気的に完全に分離してテスト用のバイポ
ーラトランジスタが形成され、電源パッドとグランドパ
ッドは他の回路と独立して形成されている。図３に示す
構成によれば、ＬＳＩテスタを用いてウェハ段階で電流
増幅率βを容易に測定できるので、半導体集積回路装置
の品質確保、歩留りの向上、コスト低減に貢献できる。
【００３７】
【実施例４】また、本発明においては、前述した通り電
流増幅率βの測定において、電源電流ＩCCの測定を行わ
ないため、図４に示すように、テスト用に形成されたバ
イポーラトランジスタと同一半導体チップ上に形成され
た他の回路とが、電源パッド及びグランドパッドを共有
することが可能とされ、このためテスト用のパッド数を
削減できるという利点もある。
流増幅率βの測定において、電源電流ＩCCの測定を行わ
ないため、図４に示すように、テスト用に形成されたバ
イポーラトランジスタと同一半導体チップ上に形成され
た他の回路とが、電源パッド及びグランドパッドを共有
することが可能とされ、このためテスト用のパッド数を
削減できるという利点もある。
【００３８】以上、本発明を上記各種実施例に即して説
明したが、本発明は、これらの実施例の実施態様にのみ
に限定されるものでなく、本発明の原理に準ずる各種実
施態様を含む。例えば、本発明は好ましくは半導体集積
回路装置に実装されるが、本発明は、本発明の原理に従
うトランジスタの電流増幅率βの計測装置全てを含んで
いる。
明したが、本発明は、これらの実施例の実施態様にのみ
に限定されるものでなく、本発明の原理に準ずる各種実
施態様を含む。例えば、本発明は好ましくは半導体集積
回路装置に実装されるが、本発明は、本発明の原理に従
うトランジスタの電流増幅率βの計測装置全てを含んで
いる。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
バイポーラトランジスタのベース−エミッタ間に、ベー
ス−コレクタ間に、コレクタ−電源パッド間にそれぞれ
第１から第３の抵抗（Ｒ1〜Ｒ3）を接続し、電源パッド
とエミッタに接続したグランドパッド間に電源電圧ＶCC
を印加し、ベースに接続したチェックパッド１の電圧Ｖ
1とコレクタに接続したチェックパッド２の電圧Ｖ2を測
定し、上式（３）からβを求める構成により、(1)ベー
ス電圧をチップ外部から印加する必要がないという利点
を有し、(2)また、電流増幅率βが抵抗値の絶対精度に
依存せず抵抗比にのみ依存するため高精度の測定が実現
され、(3)更に、寄生発振が起きにくく、(4)簡易な回路
構成により容易に集積化可能な電流増幅率β測定手段を
提供できるという効果を有する。
バイポーラトランジスタのベース−エミッタ間に、ベー
ス−コレクタ間に、コレクタ−電源パッド間にそれぞれ
第１から第３の抵抗（Ｒ1〜Ｒ3）を接続し、電源パッド
とエミッタに接続したグランドパッド間に電源電圧ＶCC
を印加し、ベースに接続したチェックパッド１の電圧Ｖ
1とコレクタに接続したチェックパッド２の電圧Ｖ2を測
定し、上式（３）からβを求める構成により、(1)ベー
ス電圧をチップ外部から印加する必要がないという利点
を有し、(2)また、電流増幅率βが抵抗値の絶対精度に
依存せず抵抗比にのみ依存するため高精度の測定が実現
され、(3)更に、寄生発振が起きにくく、(4)簡易な回路
構成により容易に集積化可能な電流増幅率β測定手段を
提供できるという効果を有する。
【００４０】また、本発明によれば、 バイポーラトラ
ンジスタと３つの抵抗という簡易な回路構成でありなが
ら電流増幅率βの測定精度を従来例と比較して特段に向
上している。
ンジスタと３つの抵抗という簡易な回路構成でありなが
ら電流増幅率βの測定精度を従来例と比較して特段に向
上している。
【００４１】さらに、本発明に係る半導体集積回路装置
を、半導体チップ上に他の回路と電気的に完全に分離
し、電源パッドとグランドパッドを独立して用意した場
合、ＬＳＩテスタを用いてウェハ段階で電流増幅率βが
容易に測定できるため、半導体集積回路装置の品質確
保、歩留りの向上、及びコスト低減に貢献できる。
を、半導体チップ上に他の回路と電気的に完全に分離
し、電源パッドとグランドパッドを独立して用意した場
合、ＬＳＩテスタを用いてウェハ段階で電流増幅率βが
容易に測定できるため、半導体集積回路装置の品質確
保、歩留りの向上、及びコスト低減に貢献できる。
【００４２】さらにまた、本発明においては、電流増幅
率βの測定において、電源電流の測定を行わないため、
同一半導体チップ上の他の回路と電源パッドとグランド
パッドを共有することが可能とされ、パッド数を削減で
きるという利点を有する。
率βの測定において、電源電流の測定を行わないため、
同一半導体チップ上の他の回路と電源パッドとグランド
パッドを共有することが可能とされ、パッド数を削減で
きるという利点を有する。
【００４３】そして、本発明は、半導体チップ上に電流
増幅率β測定用のバイポーラトランジスタ及び測定回路
が同一半導体チップ上の他の回路と同一プロセスで製造
され、特に従来外部からプローブが困難とされたディジ
タル集積回路内部のトランジスタの電流増幅率βのテス
トを可能とし、本発明はウェハプローバ及びＬＳＩテス
タによるテストを特段に容易化すると共に、半導体集積
回路の歩留りの向上、コスト低減に特段に貢献するもの
である。
増幅率β測定用のバイポーラトランジスタ及び測定回路
が同一半導体チップ上の他の回路と同一プロセスで製造
され、特に従来外部からプローブが困難とされたディジ
タル集積回路内部のトランジスタの電流増幅率βのテス
トを可能とし、本発明はウェハプローバ及びＬＳＩテス
タによるテストを特段に容易化すると共に、半導体集積
回路の歩留りの向上、コスト低減に特段に貢献するもの
である。
【図１】本発明の第１の実施例の構成概念図である。
【図２】本発明の第２の実施例の構成概念図である。
【図３】本発明に係る半導体集積回路装置を半導体チッ
プに搭載した構成概念図である（他の回路と電気的に完
全に分離した場合）。
プに搭載した構成概念図である（他の回路と電気的に完
全に分離した場合）。
【図４】本発明に係る半導体集積回路装置を半導体チッ
プに搭載した構成概念図である（他の回路と電源パッド
とグランドパッドを共有した場合）。
プに搭載した構成概念図である（他の回路と電源パッド
とグランドパッドを共有した場合）。
【図５】電流増幅率βの従来の測定の構成概念図であ
る。 （Ａ） バイアスを外部から印加した場合の構成であ
る。 （Ｂ） 自己バイアスの構成である。
る。 （Ａ） バイアスを外部から印加した場合の構成であ
る。 （Ｂ） 自己バイアスの構成である。
ＩＣ コレクタ電流 ＩＢ ベース電流 Ｒ１，Ｒ２，Ｒ３ 抵抗 Ｒ０ 単位抵抗 ＩＣＣ 電源電流
Claims (6)
- 【請求項１】半導体基板又は半絶縁性基板にバイポーラ
トランジスタを形成する半導体集積回路装置において、
バイポーラトランジスタを備え、該バイポーラトランジ
スタのベース−エミッタ間に第１の抵抗を接続し、ベー
ス−コレクタ間に第２の抵抗を接続し、コレクタに第３
の抵抗を介して電源パッドを接続し、エミッタにグラン
ドパッドを接続し、ベースに第１のチェックパッドを接
続し、更にコレクタに第２のチェックパッドを接続して
成ることを特徴とする半導体集積回路装置。 - 【請求項２】前記第１抵抗乃至第３の抵抗が単位抵抗を
直列又は並列形態に接続して構成されることを特徴とす
る請求項１記載の半導体集積回路装置。 - 【請求項３】同一のチップ上に前記バイポーラトランジ
スタとは別の半導体集積回路を有し、該別の半導体集積
回路を前記バイポーラトランジスタと電気的に絶縁した
ことを特徴とする請求項１記載の半導体集積回路装置。 - 【請求項４】同一のチップ上に前記バイポーラトランジ
スタとは別の半導体集積回路を有し、該別の半導体集積
回路の電源配線又は接地配線を前記バイポーラトランジ
スタの電源配線又は接地配線とそれぞれ相互に接続した
ことを特徴とする請求項１記載の半導体集積回路装置。 - 【請求項５】前記電源パッドとグランドパッド間に電源
電圧を印加し、前記第１のチェックパッドの電圧と第２
のチェックパッドの電圧を測定することにより、前記バ
イポーラトランジスタの電流増幅率の測定が行われるよ
うに構成されてなることを特徴とする請求項１乃至４の
いずれか一に記載の半導体集積回路装置。 - 【請求項６】 前記バイポーラトランジスタのベース−エ
ミッタ間に接続される前記第１の抵抗の抵抗値をＲ 1 、 前記バイポーラトランジスタのベース−コレクタ間に接
続される第２の抵抗の 抵抗値をＲ 2 、 前記バイポーラトランジスタのコレクタに接続される前
記第３の抵抗の抵抗値をＲ 3 、とし、 前記電源パッドとグランドパッド間に電源電圧Ｖ CC を印
加し、 前記第１のチェックパッドの電圧Ｖ 1 と前記第２のチェ
ックパッドの電圧Ｖ 2 を測定することにより、 前記バイポーラトランジスタの電流増幅率βが、 β＝(R 1 /R 3 ){(V CC -V 2 )-(R 3 /R 2 )・(V 2 -V 1 )}/{(R 1 /R 2 )・(V 2 -V 1 )-V 1 } で算出される、ことを特徴とする請求項５記載の半導体
集積回路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5320848A JP2661528B2 (ja) | 1993-11-29 | 1993-11-29 | 半導体集積回路装置 |
| KR1019940031863A KR0140949B1 (ko) | 1993-11-29 | 1994-11-29 | 반도체 장치 및 반도체기판에 형성된 더미 바이폴라 트랜지스터의 전류 증폭율 측정용 장치 |
| US08/350,062 US5625295A (en) | 1993-11-29 | 1994-11-29 | Bipolar transistor circuit capable of high precision measurement of current amplification factor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5320848A JP2661528B2 (ja) | 1993-11-29 | 1993-11-29 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07151818A JPH07151818A (ja) | 1995-06-16 |
| JP2661528B2 true JP2661528B2 (ja) | 1997-10-08 |
Family
ID=18125926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5320848A Expired - Fee Related JP2661528B2 (ja) | 1993-11-29 | 1993-11-29 | 半導体集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5625295A (ja) |
| JP (1) | JP2661528B2 (ja) |
| KR (1) | KR0140949B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100466984B1 (ko) * | 2002-05-15 | 2005-01-24 | 삼성전자주식회사 | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및 그것의 테스트 방법 |
| CN111308304B (zh) * | 2020-03-02 | 2022-06-28 | 上海料聚微电子有限公司 | 一种检测双极型晶体管电流放大倍数的电路和方法 |
| US11988565B2 (en) * | 2021-05-06 | 2024-05-21 | Apple Inc. | Process-insensitive sensor circuit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3350641A (en) * | 1963-04-10 | 1967-10-31 | Digital Electronics Inc | Transistor testing apparatus for measuring the beta, leakage and cutoff current parameters |
| US3348145A (en) * | 1963-10-18 | 1967-10-17 | Test Equipment Corp | Apparatus for testing and measuring a. c. parameters of active elements connected incircuit |
| US3376568A (en) * | 1964-09-29 | 1968-04-02 | Gen Motors Corp | Transistor switching circuit |
| JPS515751A (en) * | 1974-07-03 | 1976-01-17 | Mitsubishi Electric Corp | Erebeetano kasaijiuntensochi |
| US4268798A (en) * | 1977-12-19 | 1981-05-19 | Motorola, Inc. | High performance summing amplifier |
| JPS55175243U (ja) * | 1979-06-01 | 1980-12-16 | ||
| US4275453A (en) * | 1980-01-25 | 1981-06-23 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Smoothing filter for digital to analog conversion |
| JPH01237466A (ja) * | 1988-03-17 | 1989-09-21 | Nec Corp | トランジスタの電流増幅率計測回路 |
| JPH02277263A (ja) * | 1989-04-18 | 1990-11-13 | Toyota Autom Loom Works Ltd | 抵抗ネットワーク |
| US5286656A (en) * | 1992-11-02 | 1994-02-15 | National Semiconductor Corporation | Individualized prepackage AC performance testing of IC dies on a wafer using DC parametric test patterns |
-
1993
- 1993-11-29 JP JP5320848A patent/JP2661528B2/ja not_active Expired - Fee Related
-
1994
- 1994-11-29 US US08/350,062 patent/US5625295A/en not_active Expired - Fee Related
- 1994-11-29 KR KR1019940031863A patent/KR0140949B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950015756A (ko) | 1995-06-17 |
| US5625295A (en) | 1997-04-29 |
| KR0140949B1 (ko) | 1998-07-15 |
| JPH07151818A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661528B2 (ja) | 半導体集積回路装置 | |
| JPH06258384A (ja) | 集積回路試験用電流測定装置および集積回路 | |
| JP3277914B2 (ja) | プロセスパラメータ測定回路を有する集積回路装置 | |
| JPS6211501B2 (ja) | ||
| JP3611690B2 (ja) | 半導体装置 | |
| JPS6155284B2 (ja) | ||
| US5623232A (en) | Topography for integrated circuit operational amplifier having low impedance input for current feedback | |
| JP3019624B2 (ja) | 電流検出装置 | |
| JPH05167017A (ja) | 半導体集積回路装置 | |
| JPH0541429A (ja) | 半導体ｉｃウエーハおよび半導体ｉｃの製造方法 | |
| US20030098695A1 (en) | Circuit and method for measuring capacitance | |
| US5942910A (en) | Method and circuit for providing accurate voltage sensing for a power transistor, or the like | |
| JP3727788B2 (ja) | 電流検出回路 | |
| JP3442092B2 (ja) | 集積回路 | |
| JP2815038B2 (ja) | 半導体集積回路のトリミング装置 | |
| JPH08162862A (ja) | 差動増幅器のオフセット電圧測定方法およびそれを用いた半導体集積回路装置の製造方法、半導体集積回路装置 | |
| JPH04244974A (ja) | 半導体集積回路の測定方法 | |
| JPH0572243A (ja) | 集積回路装置の計測方法 | |
| JPS6382378A (ja) | 混成集積回路特性測定装置 | |
| JPH0333020Y2 (ja) | ||
| KR910004501B1 (ko) | 전기 회로 및 그것을 사용한 신호 처리 회로 | |
| JPS63253266A (ja) | 微少電流測定法 | |
| JPS62194681A (ja) | 半導体装置 | |
| JPH05302939A (ja) | プローブカードおよび高周波素子の測定法 | |
| JPH0572259A (ja) | 半導体集積回路装置の測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970513 |
|
| LAPS | Cancellation because of no payment of annual fees |