JPH06258384A - 集積回路試験用電流測定装置および集積回路 - Google Patents
集積回路試験用電流測定装置および集積回路Info
- Publication number
- JPH06258384A JPH06258384A JP5241321A JP24132193A JPH06258384A JP H06258384 A JPH06258384 A JP H06258384A JP 5241321 A JP5241321 A JP 5241321A JP 24132193 A JP24132193 A JP 24132193A JP H06258384 A JPH06258384 A JP H06258384A
- Authority
- JP
- Japan
- Prior art keywords
- current
- integrated circuit
- measuring device
- terminals
- current measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/36—Overload-protection arrangements or circuits for electric measuring instruments
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 測定すべき電流を電圧に変換する第１の抵抗
器（６）および電流を測定するための演算増幅器（５）
を備えた電流測定装置を得る。 【構成】 第１の抵抗器（６）に直列接続され、これと
集積される第２の抵抗器（１０）はウエハ試験段階にの
み入力端子（１３）により付勢され、公称値に関連して
演算増幅器により検出された所定の電圧値に対応する電
流を低減し、ウエハ試験中得ることができる低減した電
流値と対応する公称電流値の最適相関を可能とする。
器（６）および電流を測定するための演算増幅器（５）
を備えた電流測定装置を得る。 【構成】 第１の抵抗器（６）に直列接続され、これと
集積される第２の抵抗器（１０）はウエハ試験段階にの
み入力端子（１３）により付勢され、公称値に関連して
演算増幅器により検出された所定の電圧値に対応する電
流を低減し、ウエハ試験中得ることができる低減した電
流値と対応する公称電流値の最適相関を可能とする。
Description
【０００１】
【産業上の利用分野】この発明は、集積回路試験用電流
測定装置および集積回路に関するものである。
測定装置および集積回路に関するものである。
【０００２】
【従来の技術】集積回路は生産中の種々の段階で試験さ
れ、この試験は全体のウエハ（種々のデバイスが集積化
されている半導体スライス）が複数のチップに分離され
る前に試験されるウエハ試験（しばしばＥＷＳ−電気的
ウエハ分類と称される）と、それぞれのパッケージに装
荷された個々のチップの最終試験を含む。
れ、この試験は全体のウエハ（種々のデバイスが集積化
されている半導体スライス）が複数のチップに分離され
る前に試験されるウエハ試験（しばしばＥＷＳ−電気的
ウエハ分類と称される）と、それぞれのパッケージに装
荷された個々のチップの最終試験を含む。
【０００３】電力集積回路の場合には、とりわけ、最終
の試験段階で測定される同様の電流に続いて関連する種
々の高電流を測定するためのウエハ試験が行われる。代
表的な例は、電力段が通常設けられている電流制限回路
をトリガする電流値の測定である。
の試験段階で測定される同様の電流に続いて関連する種
々の高電流を測定するためのウエハ試験が行われる。代
表的な例は、電力段が通常設けられている電流制限回路
をトリガする電流値の測定である。
【０００４】この測定は、測定するデバイスに起因する
寄生インダクタンスの存在で高電流により生じる高エネ
ルギー電圧ピーク（“スパイク”）のため、電流の奪取
およびデータの取得の両方に付いては臨界的である。さ
らに、関係する高電流のレベルで、パッドセンサは苛酷
な使用を受けやすく、従って、時間と共に測定の漸進的
老化を生じ、最終的に電力消失条件が異なるためにウエ
ハおよび最終試験測定と関係する際にある問題に遭遇す
る。
寄生インダクタンスの存在で高電流により生じる高エネ
ルギー電圧ピーク（“スパイク”）のため、電流の奪取
およびデータの取得の両方に付いては臨界的である。さ
らに、関係する高電流のレベルで、パッドセンサは苛酷
な使用を受けやすく、従って、時間と共に測定の漸進的
老化を生じ、最終的に電力消失条件が異なるためにウエ
ハおよび最終試験測定と関係する際にある問題に遭遇す
る。
【０００５】測定の臨界を減少し、また上述した欠点も
克服するために、ウエハ試験時の周知の慣習は、通常の
動作電流より低いがこれに関連した電流を測定すること
である。この方法を証明するために、図３は直流電流制
限回路を有する電力段に関連した周知の解決法を示す
（以下の説明はまた、電力段を流れる電流に比例する電
圧を発生するための較正された抵抗器による電流ー電圧
変換に基づく両方のタイプによってスイッチ動作型制限
回路を特徴とするその他の解決法にも適用される）。
克服するために、ウエハ試験時の周知の慣習は、通常の
動作電流より低いがこれに関連した電流を測定すること
である。この方法を証明するために、図３は直流電流制
限回路を有する電力段に関連した周知の解決法を示す
（以下の説明はまた、電力段を流れる電流に比例する電
圧を発生するための較正された抵抗器による電流ー電圧
変換に基づく両方のタイプによってスイッチ動作型制限
回路を特徴とするその他の解決法にも適用される）。
【０００６】図３は電力段および制限回路を概略的に示
す。特に、全体として１で示されかつ集積回路１ａの部
分を形成する電力段はそのドレイン端子に電流源３が供
給されるパワーＭＯＳトランジスタ２によって表され、
４で示す制限段は演算増幅器５を備え、その出力端は
（トランジスタ２に供給される電流を制限するための）
トランジスタ２のドレイン端子に接続され、その２入力
端はトランジスタ２のソース端子に直列接続された検知
抵抗器６の２つの端子に接続される。特に、演算増幅器
５の負の入力端はトランジスタ２のドレイン端子および
検知抵抗器６の第１の端子に接続され、演算増幅器５の
正の入力端は電圧ＶRを供給する電圧源７を介してトラ
ンジスタ２のドレイン端子および検知抵抗器６の他の端
子即ち第２の端子に接続される。制限段である制限回路
４の抵抗器６は通常適当な大きさの金属ストリップから
なり、電力消失および電力段と直列の電圧降下の両方を
減少するために通常数十ないし数百ｍΩの範囲の正確に
既知の抵抗ＲSを有し、そのため、一般に抵抗器６の両
端における電圧降下Ｖ1は多くて１００ｍＶのオーダで
ある。
す。特に、全体として１で示されかつ集積回路１ａの部
分を形成する電力段はそのドレイン端子に電流源３が供
給されるパワーＭＯＳトランジスタ２によって表され、
４で示す制限段は演算増幅器５を備え、その出力端は
（トランジスタ２に供給される電流を制限するための）
トランジスタ２のドレイン端子に接続され、その２入力
端はトランジスタ２のソース端子に直列接続された検知
抵抗器６の２つの端子に接続される。特に、演算増幅器
５の負の入力端はトランジスタ２のドレイン端子および
検知抵抗器６の第１の端子に接続され、演算増幅器５の
正の入力端は電圧ＶRを供給する電圧源７を介してトラ
ンジスタ２のドレイン端子および検知抵抗器６の他の端
子即ち第２の端子に接続される。制限段である制限回路
４の抵抗器６は通常適当な大きさの金属ストリップから
なり、電力消失および電力段と直列の電圧降下の両方を
減少するために通常数十ないし数百ｍΩの範囲の正確に
既知の抵抗ＲSを有し、そのため、一般に抵抗器６の両
端における電圧降下Ｖ1は多くて１００ｍＶのオーダで
ある。
【０００７】図３の回路において、制限段４はＶ1＝ＶR
のとき、即ちトランジスタ２（そして結果として抵抗器
６）を通る電流ＩLが次式に等しいとき動作する。
のとき、即ちトランジスタ２（そして結果として抵抗器
６）を通る電流ＩLが次式に等しいとき動作する。
【０００８】 ＩL＝ＶR／ＲS （１）
【０００９】（集積回路の通常動作中）公称電流以下で
制限回路の動作を決定するための１つの技術は、ウエハ
試験段階で電圧源７により供給される電圧ＶRを減少す
ることである。（この発明の一部を形成しないのでここ
には記載されていない）種々の方法で達成され得るこの
ような減少は、ウエハと最終試験測定の正しい相互関係
に影響を及ぼす基本的欠点を呈し、従って、電気的産出
に関してある問題を生じる。
制限回路の動作を決定するための１つの技術は、ウエハ
試験段階で電圧源７により供給される電圧ＶRを減少す
ることである。（この発明の一部を形成しないのでここ
には記載されていない）種々の方法で達成され得るこの
ような減少は、ウエハと最終試験測定の正しい相互関係
に影響を及ぼす基本的欠点を呈し、従って、電気的産出
に関してある問題を生じる。
【００１０】
【発明が解決しようとする課題】上記方法によって持ち
出される主要な問題は、演算増幅器５の電圧オフセット
を含む。式（１）に基づいて公称値に関連して例えば１
０の倍率だけ減少されるウエハ試験用制限電流を得るた
めに、ＶRはまた約１０ｍＶの位数の値を得るように同
じ倍率だけ減少されなければならない。通常このような
用途に用いられる演算増幅器は１〜２ｍＶのオフセット
を呈するので、１０〜２０％の過度に高い測定幅が生
じ、このため上記周知の方法は非常に低い倍率の場合に
だけに可能性があり、従って、得られる利点が低減す
る。
出される主要な問題は、演算増幅器５の電圧オフセット
を含む。式（１）に基づいて公称値に関連して例えば１
０の倍率だけ減少されるウエハ試験用制限電流を得るた
めに、ＶRはまた約１０ｍＶの位数の値を得るように同
じ倍率だけ減少されなければならない。通常このような
用途に用いられる演算増幅器は１〜２ｍＶのオフセット
を呈するので、１０〜２０％の過度に高い測定幅が生
じ、このため上記周知の方法は非常に低い倍率の場合に
だけに可能性があり、従って、得られる利点が低減す
る。
【００１１】その上、ＶR低減係数が増加するのでノイ
ズのために不正確を強調するＶRの低減に基づいて測定
繰り返し可能性が減少する。
ズのために不正確を強調するＶRの低減に基づいて測定
繰り返し可能性が減少する。
【００１２】この発明の目的は、代表的に周知の解決法
と関連した上述の欠点を克服するように設計され、集積
回路の効率を決定するための十分に信頼性がある正確な
試験および相互関係を得るできる集積回路用電流測定装
置を提供することである。
と関連した上述の欠点を克服するように設計され、集積
回路の効率を決定するための十分に信頼性がある正確な
試験および相互関係を得るできる集積回路用電流測定装
置を提供することである。
【００１３】
【課題を解決するための手段】この発明によれば、電気
抵抗を有しかつこの電気抵抗を通して測定すべき電流が
供給される電流センサ（６）と、この電流センサ（６）
に接続され上記電流に関連した電気信号を発生する電流
測定手段（５）とを備えた集積回路試験用電流測定装置
において、電流センサ（６）のかつこれと集積される電
気抵抗を変更する手段（１０，１２，１３）を備えたこ
とを特徴する集積回路試験用電流測定装置が提供され
る。
抵抗を有しかつこの電気抵抗を通して測定すべき電流が
供給される電流センサ（６）と、この電流センサ（６）
に接続され上記電流に関連した電気信号を発生する電流
測定手段（５）とを備えた集積回路試験用電流測定装置
において、電流センサ（６）のかつこれと集積される電
気抵抗を変更する手段（１０，１２，１３）を備えたこ
とを特徴する集積回路試験用電流測定装置が提供され
る。
【００１４】
【作用】それ故、制限回路が作動される電圧降下を低減
する代わりに、集積回路内に形成され、電流／電圧抵抗
器に直列接続されて試験中作動される抵抗要素によって
電流／電圧変換抵抗が増加される。
する代わりに、集積回路内に形成され、電流／電圧抵抗
器に直列接続されて試験中作動される抵抗要素によって
電流／電圧変換抵抗が増加される。
【００１５】
【実施例】この発明の制限のない好適実施例を、添付図
面と関連する一例により説明する。図１は周知の制限回
路に適用されたこの発明による集積回路試験用電流測定
装置を示す等価回路図である。図１に示すように、図３
と同一部分には、同一の参照符号を使用して示す。演算
増幅器５の正の入力端は再度検知抵抗器６の一端６ａに
接続され、一方、その負の入力端はまたウエハ試験のた
めの検知抵抗器として示されかつ抵抗ＲS1を呈する第２
の抵抗器１０を介して抵抗器６の他端に接続される。検
知抵抗器６の一端６ａはまたパワーＭＯＳトランジスタ
２のドレイン端子に接続され、一方他端６ｂは集積回路
の第１の入力端子１２に接続される。抵抗器１０の端子
１０ａに接続された演算増幅器５の負の入力端子はまた
集積回路１ａの第２の入力端子１３に接続される。
面と関連する一例により説明する。図１は周知の制限回
路に適用されたこの発明による集積回路試験用電流測定
装置を示す等価回路図である。図１に示すように、図３
と同一部分には、同一の参照符号を使用して示す。演算
増幅器５の正の入力端は再度検知抵抗器６の一端６ａに
接続され、一方、その負の入力端はまたウエハ試験のた
めの検知抵抗器として示されかつ抵抗ＲS1を呈する第２
の抵抗器１０を介して抵抗器６の他端に接続される。検
知抵抗器６の一端６ａはまたパワーＭＯＳトランジスタ
２のドレイン端子に接続され、一方他端６ｂは集積回路
の第１の入力端子１２に接続される。抵抗器１０の端子
１０ａに接続された演算増幅器５の負の入力端子はまた
集積回路１ａの第２の入力端子１３に接続される。
【００１６】この発明によれば、抵抗器５および１０
は、同じ集積回路１ａ内に集積され、図２に詳細に示す
ように、同じ技術を使用して連続的に形成される。この
図２は集積回路１ａの基板上にある金属ストリップ１５
を示し、特に（単に概略的に示された）トランジスタ２
および演算増幅器５が集積されているのを示している。
金属ストリップ１５の一部は制限回路４の検知抵抗器６
を形成し、金属ストリップ１５は一端が（概略的に示す
ように）トランジスタ２のドレイン端子に接続され、他
端が入力端子１２を規定しかつ最終試験段階でトランジ
スタ２を介して電流ＩL2を測定するためのプローブ（図
示せず）が付与される第１のパッド１７に接続される。
は、同じ集積回路１ａ内に集積され、図２に詳細に示す
ように、同じ技術を使用して連続的に形成される。この
図２は集積回路１ａの基板上にある金属ストリップ１５
を示し、特に（単に概略的に示された）トランジスタ２
および演算増幅器５が集積されているのを示している。
金属ストリップ１５の一部は制限回路４の検知抵抗器６
を形成し、金属ストリップ１５は一端が（概略的に示す
ように）トランジスタ２のドレイン端子に接続され、他
端が入力端子１２を規定しかつ最終試験段階でトランジ
スタ２を介して電流ＩL2を測定するためのプローブ（図
示せず）が付与される第１のパッド１７に接続される。
【００１７】パッド１７に接続された金属ストリップ１
５の端部から、さらに適当なサイズの金属ストリップ１
８が延在し、その一部はウエハ試験用の検知抵抗器１０
を規定する。金属ストリップ１８はパッド１７より小さ
な第２のパッド１９で終端し、ウエハ試験段階でトラン
ジスタ２を介して電流ＩL1を測定するためのプローブが
付与される入力端子１３を規定する。ウエハ試験パッド
１９はまた（単に概略的に示された）演算増幅器５の負
の入力端子に金属接続線２０によって接続され、演算増
幅器５の正の入力端子は金属接続線２１によって（単に
概略的に示された）電圧源７を介して金属ストリップ１
８に接続される。
５の端部から、さらに適当なサイズの金属ストリップ１
８が延在し、その一部はウエハ試験用の検知抵抗器１０
を規定する。金属ストリップ１８はパッド１７より小さ
な第２のパッド１９で終端し、ウエハ試験段階でトラン
ジスタ２を介して電流ＩL1を測定するためのプローブが
付与される入力端子１３を規定する。ウエハ試験パッド
１９はまた（単に概略的に示された）演算増幅器５の負
の入力端子に金属接続線２０によって接続され、演算増
幅器５の正の入力端子は金属接続線２１によって（単に
概略的に示された）電圧源７を介して金属ストリップ１
８に接続される。
【００１８】集積回路において、抵抗器１０は３つの機
能を有する。即ち、ウエハ試験時、抵抗器１０はトラン
ジスタ２を流れる電流を検出するための検知抵抗器とし
て働き、その他の状態では、抵抗器１０は入力端子１２
を通る電流を変調し、そして、その他の全ての状態で
は、抵抗器１０は単に演算増幅器５の負の入力端子を抵
抗器６に接続する。第１の場合（ウエハ試験時）には、
パッド１９は抵抗器６を流れる電流の値に作用するよう
に（可変電流を供給するための）適当な回路要素に接続
され、第３の場合には、パッド１９はフローティングの
ままである。従って、ウエハ試験時、トランジスタ２お
よび入力端子１３を通る電流ＩLIは抵抗器６および１０
の両方を通して流れ、制限ループの介在条件は、図１に
示すような
能を有する。即ち、ウエハ試験時、抵抗器１０はトラン
ジスタ２を流れる電流を検出するための検知抵抗器とし
て働き、その他の状態では、抵抗器１０は入力端子１２
を通る電流を変調し、そして、その他の全ての状態で
は、抵抗器１０は単に演算増幅器５の負の入力端子を抵
抗器６に接続する。第１の場合（ウエハ試験時）には、
パッド１９は抵抗器６を流れる電流の値に作用するよう
に（可変電流を供給するための）適当な回路要素に接続
され、第３の場合には、パッド１９はフローティングの
ままである。従って、ウエハ試験時、トランジスタ２お
よび入力端子１３を通る電流ＩLIは抵抗器６および１０
の両方を通して流れ、制限ループの介在条件は、図１に
示すような
【００１９】 ＩL1＝ＶR／（ＲS＋ＲS1） （２）
【００２０】の電流ＩL1の値と対応する。
【００２１】最終試験のとき、他方で、入力端子１３は
フローティングのままであり、演算増幅器５の無視でき
る入力電流以外の電流は抵抗器１０を流れず、試験のた
めに必要な電流／電圧変換は抵抗器６によってのみ行わ
れ、制限ループの介在は、トランジスタ２を通る入力端
子１２で測定された電流が
フローティングのままであり、演算増幅器５の無視でき
る入力電流以外の電流は抵抗器１０を流れず、試験のた
めに必要な電流／電圧変換は抵抗器６によってのみ行わ
れ、制限ループの介在は、トランジスタ２を通る入力端
子１２で測定された電流が
【００２２】 ＩL2＝ＶR／ＲS （３）
【００２３】の値を呈するとき達成される。
【００２４】このように、最終およびウエハ試験段階で
それぞれ測定された公称介在電流は次の倍率Ｋ：
それぞれ測定された公称介在電流は次の倍率Ｋ：
【００２５】 Ｋ＝ＩL2／ＩL1＝（ＲS＋ＲS1）／ＲS （４）
【００２６】によって決定され、これは、ＲS1の大きさ
を適当に決めることにより１０〜１５程度の高い倍率を
達成できる。
を適当に決めることにより１０〜１５程度の高い倍率を
達成できる。
【００２７】しかしながら、この発明の要旨を逸脱する
ことなくここに説明しかつ例示した装置を変更すること
ができることは、当業者には明らかであろう。
ことなくここに説明しかつ例示した装置を変更すること
ができることは、当業者には明らかであろう。
【００２８】
【発明の効果】この発明による電流測定装置の利点は、
上述の説明から明らかである。特に、この発明による電
流測定装置は問題の特定の用途のために十分な倍率を達
成でき、従って、ウエハおよび最終試験段階で類似の電
流測定で呈示される任意の欠点を除去でき、そのため、
測定の臨界およびプローブの摩耗が低減し、かつ改善さ
れた相関が提供される。相関に関連して、この発明によ
る電流測定装置は製造工程の型や繰り返し性、特に抵抗
器６および１０の整合にだけに依存する点で極めて良好
である。従って、連続的にかつ同じ製造段階での抵抗器
の形成は、特定の電気的或はレイアウト条件を要するこ
となく優れた整合を提供する。実際の実施では、高い倍
率（１０〜１５）でさえ、主に写真技術の理由による不
整合は約数パーセントと推定されている。
上述の説明から明らかである。特に、この発明による電
流測定装置は問題の特定の用途のために十分な倍率を達
成でき、従って、ウエハおよび最終試験段階で類似の電
流測定で呈示される任意の欠点を除去でき、そのため、
測定の臨界およびプローブの摩耗が低減し、かつ改善さ
れた相関が提供される。相関に関連して、この発明によ
る電流測定装置は製造工程の型や繰り返し性、特に抵抗
器６および１０の整合にだけに依存する点で極めて良好
である。従って、連続的にかつ同じ製造段階での抵抗器
の形成は、特定の電気的或はレイアウト条件を要するこ
となく優れた整合を提供する。実際の実施では、高い倍
率（１０〜１５）でさえ、主に写真技術の理由による不
整合は約数パーセントと推定されている。
【００２９】従って、本装置および関連する回路の製造
は、特別な機械や技術を含まないので簡単で経済的であ
る。最後に、この発明による電流測定装置は例えば既に
述べたように入力端子１２への電流源を変調するために
集積された回路の通常の動作中の付加的機能を用いても
よい。
は、特別な機械や技術を含まないので簡単で経済的であ
る。最後に、この発明による電流測定装置は例えば既に
述べたように入力端子１２への電流源を変調するために
集積された回路の通常の動作中の付加的機能を用いても
よい。
【図１】周知の制限回路に適用されたこの発明による集
積回路試験用電流測定装置を示す等価回路図である。
積回路試験用電流測定装置を示す等価回路図である。
【図２】集積回路１ａの基板上にある金属ストリップ１
５を示し、特に（単に概略的に示された）トランジスタ
２および演算増幅器５が集積されている構成を示す図で
ある。
５を示し、特に（単に概略的に示された）トランジスタ
２および演算増幅器５が集積されている構成を示す図で
ある。
【図３】従来の電力段および制限回路を概略的に示す回
路図である。
路図である。
１ａ 集積回路 ２ パワーＭＯＳトランジスタ ５ 演算増幅器 ６ 検知抵抗器 １０ 抵抗器 １２ 第１の入力端子 １３ 第２の入力端子 １５、１８ 金属ストリップ １７ 第１のパッド １９ 第２のパッド
Claims (11)
- 【請求項１】 電気抵抗を有しかつこの電気抵抗を通し
て測定すべき電流が供給される電流センサ（６）と、こ
の電流センサ（６）に接続され上記電流に関連した電気
信号を発生する電流測定手段（５）とを備えた集積回路
試験用電流測定装置において、上記電流センサ（６）の
かつこれと集積される電気抵抗を変更する手段（１０，
１２，１３）を備えたことを特徴する集積回路試験用電
流測定装置。 - 【請求項２】 電流センサが第１の抵抗要素（６）から
なる集積回路試験用電流測定装置において、変更手段が
上記第１の抵抗要素（６）に直列接続された第２の抵抗
要素（１０）と、所定の動作状態で上記第２の抵抗要素
（１０）をバイパスする手段（１２）とからなることを
特徴とする請求項１記載の集積回路試験用電流測定装
置。 - 【請求項３】 第１および第２の抵抗要素（６、１０）
は各々第１および第２の端子（６ａ，６ｂ，１０ａ）を
備え、上記第１および第２の抵抗要素の第１の端子（６
ｂ）は相互に接続され、バイパス手段は上記第１および
第２の抵抗要素の上記第１の端子（６ｂ）に接続された
第１の接点要素（１２，１７）と、上記第２の抵抗要素
の第２の端子（１０ａ）に接続された第２の接点要素
（１３，１９）からなることを特徴とする請求項１記載
の集積回路試験用電流測定装置。 - 【請求項４】 第１および第２の抵抗要素（６、１０）
は各々第１および第２の端子（６ｂ，１０ａ）と対応す
る第１および第２の端部を有する抵抗材料（１５，１
８）のそれぞれのストリップで形成され、導電材料（１
５，１８）の上記ストリップの第１の端部は連続してい
ることを特徴とする請求項３記載の集積回路試験用電流
測定装置。 - 【請求項５】 それぞれの材料のストリップは半導体材
料の基板（１６）上の金属ストリップ（１５，１８）か
らなり、第１および第２の接点要素は各々それぞれのパ
ッド（１７，１９）からなることを特徴とする請求項４
記載の集積回路試験用電流測定装置。 - 【請求項６】 金属ストリップ（１５，１８）は金属材
料の単一層で形成されることを特徴とする請求項５記載
の集積回路試験用電流測定装置。 - 【請求項７】 測定手段（５）は第１および第２の抵抗
要素（６，１０）の各々第２の端子（６ａ，１０ａ）に
接続された第１および第２の入力端を有することを特徴
とする請求項３〜６のいずれかに記載の集積回路試験用
電流測定装置。 - 【請求項８】 測定手段は演算増幅器（５）からなるこ
とを特徴とする請求項７記載の集積回路試験用電流測定
装置。 - 【請求項９】 変更手段は測定すべき電流を変調するた
めの電気制御信号を受ける入力端子（１３）を備えるこ
とを特徴とする請求項７記載の集積回路試験用電流測定
装置。 - 【請求項１０】 測定すべき電流が供給される構成要素
（２）と、第１の抵抗要素を含みかつ測定すべき電流が
供給される電流センサ（６）と、この電流センサに接続
され上記電流に関連した出力信号を発生する演算増幅器
要素（５）とを備えた集積回路において、第１の抵抗要
素（６）に直列接続された第２の抵抗要素（１０）と、
第１および第２の電流押し込み端子（１２，１３）を備
え、上記第１および第２の抵抗要素は第１の共通端子
（６ｂ）と第２および第３の端子（６ａ，１０ａ）を有
し、上記第２の端子（６ａ）は上記構成要素（２）に接
続され、上記第２および第３の端子（６ａ，１０ａ）は
上記演算増幅器要素（５）のそれぞれの入力端に接続さ
れ、上記第１および第２の電流押し込み端子（１２，１
３）はそれぞれ上記第１の共通端子（６ｂ）および上記
第３の端子（１０ａ）に接続されていることを特徴とす
る集積回路。 - 【請求項１１】 測定すべき電流を変調するための請求
項１記載の集積回路試験用電流測定装置の利用。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT92830543.2 | 1992-09-30 | ||
| EP92830543A EP0590221B1 (en) | 1992-09-30 | 1992-09-30 | Current measuring structure for testing integrated circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06258384A true JPH06258384A (ja) | 1994-09-16 |
Family
ID=8212183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5241321A Pending JPH06258384A (ja) | 1992-09-30 | 1993-09-28 | 集積回路試験用電流測定装置および集積回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5483173A (ja) |
| EP (1) | EP0590221B1 (ja) |
| JP (1) | JPH06258384A (ja) |
| DE (1) | DE69223786T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5726505A (en) * | 1995-01-13 | 1998-03-10 | Omron Corporation | Device to prevent reverse current flow, rectifier device and solar generator system |
| US6239604B1 (en) * | 1996-10-04 | 2001-05-29 | U.S. Philips Corporation | Method for inspecting an integrated circuit by measuring a voltage drop in a supply line of sub-circuit thereof |
| GB9813982D0 (en) * | 1998-06-30 | 1998-08-26 | Mem Limited | Residual current detection device |
| US6441637B1 (en) * | 2000-09-26 | 2002-08-27 | Intel Corporation | Apparatus and method for power continuity testing in a parallel testing system |
| US6630685B1 (en) * | 2002-06-24 | 2003-10-07 | Micron Technology, Inc. | Probe look ahead: testing parts not currently under a probehead |
| US6894477B1 (en) * | 2003-03-04 | 2005-05-17 | Fazaki North America, Inc. | Electrical current monitor |
| AT500263B1 (de) * | 2004-03-15 | 2007-04-15 | T I P S Messtechnik Gmbh | Verfahren und schaltung zum schutz von prüfkontakten bei der hochstrom-messung von halbleiter-bauelementen |
| US7511527B1 (en) | 2008-01-29 | 2009-03-31 | Texas Instruments Incorporated | Methods and apparatus to test power transistors |
| US8558553B2 (en) * | 2008-12-16 | 2013-10-15 | Infineon Technologies Austria Ag | Methods and apparatus for selecting settings for circuits |
| JP2010223690A (ja) * | 2009-03-23 | 2010-10-07 | Seiko Epson Corp | フレキシブル基板、並びに電気光学装置及び電子機器 |
| CN104865515B (zh) * | 2015-05-12 | 2017-10-03 | 北京航空航天大学 | 一种多通道集成运算放大器性能参数在线测试系统 |
| DE102017103246B4 (de) | 2016-04-08 | 2020-11-19 | Infineon Technologies Ag | Vor Überspannungsbedingungen geschützte Stromverteilungsvorrichtung |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2874354A (en) * | 1954-10-15 | 1959-02-17 | Panellit Inc | Calibrating circuit for current measuring systems |
| US3772595A (en) * | 1971-03-19 | 1973-11-13 | Teradyne Inc | Method and apparatus for testing a digital logic fet by monitoring currents the device develops in response to input signals |
| JPS57123424A (en) * | 1981-01-26 | 1982-07-31 | Toko Inc | Dc power supply device |
| IT1212808B (it) * | 1983-01-31 | 1989-11-30 | Ates Componenti Elettron | Dispositivo di protezione per un elemento di potenza di un circuito integrato. |
-
1992
- 1992-09-30 EP EP92830543A patent/EP0590221B1/en not_active Expired - Lifetime
- 1992-09-30 DE DE69223786T patent/DE69223786T2/de not_active Expired - Fee Related
-
1993
- 1993-09-28 JP JP5241321A patent/JPH06258384A/ja active Pending
- 1993-09-30 US US08/129,424 patent/US5483173A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69223786D1 (de) | 1998-02-05 |
| DE69223786T2 (de) | 1998-05-07 |
| EP0590221B1 (en) | 1997-12-29 |
| US5483173A (en) | 1996-01-09 |
| EP0590221A1 (en) | 1994-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3424489B2 (ja) | 半導体過電流検知回路とその検査方法 | |
| JPH06258384A (ja) | 集積回路試験用電流測定装置および集積回路 | |
| JPH02233007A (ja) | Ｍｏｓトランジスタの電流を検出する装置及び方法 | |
| JP3313773B2 (ja) | 半導体装置 | |
| US5801536A (en) | Test method for power integrated devices | |
| EP0439922B1 (en) | Integrated circuit transfer test device system utilizing lateral transistors | |
| JP4117917B2 (ja) | パワートランジスタの電流監視回路の動作を試験する回路配置 | |
| EP0249325B1 (en) | Integrated circuit with channel length indicator | |
| JP3606994B2 (ja) | 出力電流制限回路及び出力電流制限回路における出力電流調整方法 | |
| JPH0245339B2 (ja) | Handotaishusekikairosochi | |
| JPH10274668A (ja) | チップ上に集積化されたコイルの巻線の短絡を検出する測定方法及びその測定方法を採用した集積回路構造 | |
| JP3283986B2 (ja) | インピーダンス測定装置 | |
| JPH0794683A (ja) | 自己診断機能を有する半導体集積回路装置 | |
| JP3202669B2 (ja) | 電気的特性測定方法 | |
| JPH0754336B2 (ja) | 電流センス回路 | |
| JPH09251059A (ja) | 自己診断機能を有する半導体集積回路装置 | |
| KR0140949B1 (ko) | 반도체 장치 및 반도체기판에 형성된 더미 바이폴라 트랜지스터의 전류 증폭율 측정용 장치 | |
| JP2919312B2 (ja) | 半導体装置の検査方法 | |
| JP2009115745A (ja) | 電流検出回路及び電流検出回路検査方法 | |
| JP3093559B2 (ja) | 半導体集積回路装置の試験装置および試験方法 | |
| JP3236072B2 (ja) | テスト回路およびテスト方法 | |
| JPH11248784A (ja) | 半導体装置の特性測定回路 | |
| JP3147486B2 (ja) | 半導体素子測定回路 | |
| JPH04244974A (ja) | 半導体集積回路の測定方法 | |
| SU1539696A1 (ru) | Способ отбраковки интегральных схем |