JP3147486B2 - 半導体素子測定回路 - Google Patents
半導体素子測定回路Info
- Publication number
- JP3147486B2 JP3147486B2 JP11298792A JP11298792A JP3147486B2 JP 3147486 B2 JP3147486 B2 JP 3147486B2 JP 11298792 A JP11298792 A JP 11298792A JP 11298792 A JP11298792 A JP 11298792A JP 3147486 B2 JP3147486 B2 JP 3147486B2
- Authority
- JP
- Japan
- Prior art keywords
- leakage current
- voltage
- measurement
- semiconductor device
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子に直流高電
圧を印加してもれ電流を測定するための半導体素子測定
回路に関し、特に、測定器自体の固有のもれ電流を調整
段階でキャンセルし、半導体素子のもれ電流のみを正確
に測定し得る半導体素子測定回路に関するものである。
圧を印加してもれ電流を測定するための半導体素子測定
回路に関し、特に、測定器自体の固有のもれ電流を調整
段階でキャンセルし、半導体素子のもれ電流のみを正確
に測定し得る半導体素子測定回路に関するものである。
【０００２】
【従来の技術】半導体素子の耐電圧測定時に、その測定
に使用する治具、切換リレー、配線等により測定器自体
の固有のもれ電流があると、被測定半導体素子の正確な
もれ電流が計測できない。これを図３の従来のもれ電流
測定方法により説明する。図において、測定端子Ｔ１，
Ｔ２間に、被測定半導体素子として、例えば、ダイオー
ドＤを接続し、直流電源から高圧の直流電圧を印加す
る。すると、ダイオードＤには、もれ電流ＩＤが流れ
る。このもれ電流ＩＤは、抵抗Ｒ及び増幅器ＡＰを介し
てＶＩＤとして出力される。そして、この出力される電
圧ＶＩＤが、所定の値より大きい場合は不良品として選
別している。ところで、測定端子Ｔ１，Ｔ２間には、測
定器の配線間のもれ電流や、測定治具に高絶縁材を使用
して測定台を製作しても等価抵抗ＲＬ１が存在し、微少
なもれ電流ＩＬ１が発生してしまう。この結果、ダイオ
ードＤのもれ電流を測定した場合、測定端子Ｔ１，Ｔ２
間には、ダイオードＤ本来のもれ電流ＩＤと測定器自体
のもれ電流ＩＬ１の合計されたもれ電流ＩＤ＋ＩＬ１が
計測されてしまう。このため、増幅器ＡＰからの出力
は、微少なもれ電流ＩＬ１分をあらかじめ想定してその
ＩＬ１分だけ低く出力するように抵抗ＲＦを介して増幅
器Ａに電圧を加えるようにしている。
に使用する治具、切換リレー、配線等により測定器自体
の固有のもれ電流があると、被測定半導体素子の正確な
もれ電流が計測できない。これを図３の従来のもれ電流
測定方法により説明する。図において、測定端子Ｔ１，
Ｔ２間に、被測定半導体素子として、例えば、ダイオー
ドＤを接続し、直流電源から高圧の直流電圧を印加す
る。すると、ダイオードＤには、もれ電流ＩＤが流れ
る。このもれ電流ＩＤは、抵抗Ｒ及び増幅器ＡＰを介し
てＶＩＤとして出力される。そして、この出力される電
圧ＶＩＤが、所定の値より大きい場合は不良品として選
別している。ところで、測定端子Ｔ１，Ｔ２間には、測
定器の配線間のもれ電流や、測定治具に高絶縁材を使用
して測定台を製作しても等価抵抗ＲＬ１が存在し、微少
なもれ電流ＩＬ１が発生してしまう。この結果、ダイオ
ードＤのもれ電流を測定した場合、測定端子Ｔ１，Ｔ２
間には、ダイオードＤ本来のもれ電流ＩＤと測定器自体
のもれ電流ＩＬ１の合計されたもれ電流ＩＤ＋ＩＬ１が
計測されてしまう。このため、増幅器ＡＰからの出力
は、微少なもれ電流ＩＬ１分をあらかじめ想定してその
ＩＬ１分だけ低く出力するように抵抗ＲＦを介して増幅
器Ａに電圧を加えるようにしている。
【０００３】
【発明が解決しようとする課題】従来のもれ電流測定方
法は、上記のようにしているので、増幅器ＡＰで微少な
もれ電流ＩＬ１分だけ低く出力しても印加する直流電流
＋ＨＶを変更した時に誤差が発生してしまい、正確な被
測定半導体素子のもれ電流ＩＤを測定することが不可能
であった。
法は、上記のようにしているので、増幅器ＡＰで微少な
もれ電流ＩＬ１分だけ低く出力しても印加する直流電流
＋ＨＶを変更した時に誤差が発生してしまい、正確な被
測定半導体素子のもれ電流ＩＤを測定することが不可能
であった。
【０００４】
【発明の目的】本発明は、上記のような課題を解決する
ためになされたもので、測定器自体のもれ電流を、印加
する直流電圧の値に左右されずに調整段階でキャンセル
し、被測定半導体素子の正確なもれ電流ＩＤを測定する
ことができる半導体素子測定回路を提供することを目的
とするものである。
ためになされたもので、測定器自体のもれ電流を、印加
する直流電圧の値に左右されずに調整段階でキャンセル
し、被測定半導体素子の正確なもれ電流ＩＤを測定する
ことができる半導体素子測定回路を提供することを目的
とするものである。
【０００５】
【問題点を解決するための手段】本発明の半導体素子測
定回路は、半導体素子に直流高電圧を印加してもれ電流
を測定する半導体素子測定回路において、測定端子Ｔ
１，Ｔ２間に流れる測定器自体の固有のもれ電流ＩＬ１
によって発生する電圧ＶＳ１と、直流電源から直接流す
電流ＩＬ２を制御することによって発生する調整電圧Ｖ
Ｓ２とを等しくして差動アンプに入力する手段と、前記
測定端子Ｔ１，Ｔ２間に接続した被測定半導体素子に所
定の直流高電圧を印加した時の該被測定半導体素子自体
のもれ電流ＩＤと前記測定端子Ｔ１，Ｔ２間に流れる測
定器自体の固有のもれ電流ＩＬ１との合成電流によって
発生する測定時の電圧ＶＳ１１から前記電圧ＶＳ１を差
し引いて前記被測定半導体素子自体のもれ電流のみを出
力する手段とを備えたことを特徴とするものである。
定回路は、半導体素子に直流高電圧を印加してもれ電流
を測定する半導体素子測定回路において、測定端子Ｔ
１，Ｔ２間に流れる測定器自体の固有のもれ電流ＩＬ１
によって発生する電圧ＶＳ１と、直流電源から直接流す
電流ＩＬ２を制御することによって発生する調整電圧Ｖ
Ｓ２とを等しくして差動アンプに入力する手段と、前記
測定端子Ｔ１，Ｔ２間に接続した被測定半導体素子に所
定の直流高電圧を印加した時の該被測定半導体素子自体
のもれ電流ＩＤと前記測定端子Ｔ１，Ｔ２間に流れる測
定器自体の固有のもれ電流ＩＬ１との合成電流によって
発生する測定時の電圧ＶＳ１１から前記電圧ＶＳ１を差
し引いて前記被測定半導体素子自体のもれ電流のみを出
力する手段とを備えたことを特徴とするものである。
【０００６】
【作用】本発明の半導体素子測定回路は、測定器自体の
もれ電流を、調整段階でキャンセルするようにしている
ので、印加する直流電圧の値に左右されずに被測定半導
体素子の正確なもれ電流ＩＤを測定することができる。
もれ電流を、調整段階でキャンセルするようにしている
ので、印加する直流電圧の値に左右されずに被測定半導
体素子の正確なもれ電流ＩＤを測定することができる。
【０００７】
【実施例】以下に、本発明の実施例を図１及び図２を参
照して詳細に説明する。図２は、測定端子Ｔ１，Ｔ２間
に被測定半導体素子を載せる前の調整段階を説明するた
めの本発明の半導体素子測定回路を示す。測定端子Ｔ
１，Ｔ２間には、前述した測定器自体のもれ電流分の等
価抵抗ＲＬ１が存在し、その時のもれ電流をＩＬ１とす
る。測定端子Ｔ２は、抵抗ＲＳ１を介して接地されると
共に、抵抗Ｒ１を介して差動アンプＡＰの一方に入力さ
れる。測定用直流電源としての＋ＨＶと抵抗ＲＬ２，可
変抵抗ＲＳ２とは直列接続され、該可変抵抗の一端は接
地されている。また、抵抗ＲＬ２と可変抵抗ＲＳ２との
接続点に抵抗Ｒ２が接続され、この抵抗Ｒ２の一端は、
差動アンプＡＰの他方に入力されるようになっている。
差動アンプＡＰには、電流制限用の抵抗Ｒ３，Ｒ４が図
示のように接続されている。
照して詳細に説明する。図２は、測定端子Ｔ１，Ｔ２間
に被測定半導体素子を載せる前の調整段階を説明するた
めの本発明の半導体素子測定回路を示す。測定端子Ｔ
１，Ｔ２間には、前述した測定器自体のもれ電流分の等
価抵抗ＲＬ１が存在し、その時のもれ電流をＩＬ１とす
る。測定端子Ｔ２は、抵抗ＲＳ１を介して接地されると
共に、抵抗Ｒ１を介して差動アンプＡＰの一方に入力さ
れる。測定用直流電源としての＋ＨＶと抵抗ＲＬ２，可
変抵抗ＲＳ２とは直列接続され、該可変抵抗の一端は接
地されている。また、抵抗ＲＬ２と可変抵抗ＲＳ２との
接続点に抵抗Ｒ２が接続され、この抵抗Ｒ２の一端は、
差動アンプＡＰの他方に入力されるようになっている。
差動アンプＡＰには、電流制限用の抵抗Ｒ３，Ｒ４が図
示のように接続されている。
【０００８】次に、上記のような回路構成において、被
測定半導体素子のもれ電流を測定する前段階の調整作業
について説明する。まず、測定端子Ｔ１に、被測定半導
体素子に印加する電圧に略等しい電圧を印加する。この
場合、測定端子Ｔ１，Ｔ２間には、半導体素子は載せな
い。上記により等価抵抗ＲＬ１には、もれ電流ＩＬ１が
流れる。このもれ電流ＩＬ１は、抵抗ＲＳ１に流れ、こ
の時に接続点Ａに発生する電圧をＶＳ１とする。一方、
高圧直流電源＋ＨＶからは、直流抵抗ＲＬ２と可変抵抗
ＲＳ２に電流ＩＬ２が流れる。このため、可変抵抗ＲＳ
２（接続点Ｂ）には、電圧ＶＳ２が発生する。ここで、
接続点Ａの電圧ＶＳ１＝接続点Ｂの電圧ＶＳ２になるよ
うに可変抵抗ＲＳ２を調整する。従って、ＩＬ１×ＲＳ
１＝ＩＬ２×ＲＳ２となる。ここで、ＶＳ１＝ＶＳ２で
あるから、差動アンプＡＰに入力される電圧には差が無
いので、その出力ＶＳ３は、ＶＳ３＝０となる。即ち、
もれ電流ＩＬ１が発生していても出力ＶＳ３は０とな
る。
測定半導体素子のもれ電流を測定する前段階の調整作業
について説明する。まず、測定端子Ｔ１に、被測定半導
体素子に印加する電圧に略等しい電圧を印加する。この
場合、測定端子Ｔ１，Ｔ２間には、半導体素子は載せな
い。上記により等価抵抗ＲＬ１には、もれ電流ＩＬ１が
流れる。このもれ電流ＩＬ１は、抵抗ＲＳ１に流れ、こ
の時に接続点Ａに発生する電圧をＶＳ１とする。一方、
高圧直流電源＋ＨＶからは、直流抵抗ＲＬ２と可変抵抗
ＲＳ２に電流ＩＬ２が流れる。このため、可変抵抗ＲＳ
２（接続点Ｂ）には、電圧ＶＳ２が発生する。ここで、
接続点Ａの電圧ＶＳ１＝接続点Ｂの電圧ＶＳ２になるよ
うに可変抵抗ＲＳ２を調整する。従って、ＩＬ１×ＲＳ
１＝ＩＬ２×ＲＳ２となる。ここで、ＶＳ１＝ＶＳ２で
あるから、差動アンプＡＰに入力される電圧には差が無
いので、その出力ＶＳ３は、ＶＳ３＝０となる。即ち、
もれ電流ＩＬ１が発生していても出力ＶＳ３は０とな
る。
【０００９】次に、測定端子Ｔ１，Ｔ２に被測定半導体
素子を載せた場合の実際の測定時の作用を図１を参照し
て説明する。被測定半導体素子をダイオードとすると、
該ダイオードには、もれ電流ＩＤが流れるので、抵抗Ｒ
Ｓ１には、ＩＬ１＋ＩＤの電流が流れる。そこで、接続
点Ａの電圧ＶＳ１１は、ＶＳ１１＝（ＩＬ１＋ＩＤ）×
ＲＳ１となる。一方、可変抵抗ＲＳ２には、電流ＩＬ２
のみが流れるため、接続点Ｂの電圧ＶＳ２は、ＶＳ２＝
ＩＬ２×ＲＳ２となる。これらのことから、 ＶＳ３＝ＶＳ１１−ＶＳ２ ＝（ＩＬ１×ＲＳ１＋ＩＤ×ＲＳ１）−ＩＬ２×ＲＳ２ ＝ＩＤ×ＲＳ１となり、結局、ダイオードのもれ電流Ｉ
Ｄ分のみがＶＳ３として出力される。これは直流電圧＋
ＨＶの値に左右されないもので常に被測定半導体素子の
もれ電流のみがＶＳ３に出力されることになる。
素子を載せた場合の実際の測定時の作用を図１を参照し
て説明する。被測定半導体素子をダイオードとすると、
該ダイオードには、もれ電流ＩＤが流れるので、抵抗Ｒ
Ｓ１には、ＩＬ１＋ＩＤの電流が流れる。そこで、接続
点Ａの電圧ＶＳ１１は、ＶＳ１１＝（ＩＬ１＋ＩＤ）×
ＲＳ１となる。一方、可変抵抗ＲＳ２には、電流ＩＬ２
のみが流れるため、接続点Ｂの電圧ＶＳ２は、ＶＳ２＝
ＩＬ２×ＲＳ２となる。これらのことから、 ＶＳ３＝ＶＳ１１−ＶＳ２ ＝（ＩＬ１×ＲＳ１＋ＩＤ×ＲＳ１）−ＩＬ２×ＲＳ２ ＝ＩＤ×ＲＳ１となり、結局、ダイオードのもれ電流Ｉ
Ｄ分のみがＶＳ３として出力される。これは直流電圧＋
ＨＶの値に左右されないもので常に被測定半導体素子の
もれ電流のみがＶＳ３に出力されることになる。
【００１０】
【発明の効果】以上のように、本発明によれば、測定器
自体のもれ電流を、印加する直流電圧の値に左右されず
に調整段階でキャンセルしているので、被測定半導体素
子の正確なもれ電流ＩＤを測定することができる。ま
た、このことは直流電圧＋ＨＶの値に左右されずに測定
されることから、さらに一層正確なもれ電流の測定が可
能となるなどの効果がある。また、チップダイオードの
ように並列に多数の素子が接続されているものにあって
は、もれ電流が多くなるので特に有効である。
自体のもれ電流を、印加する直流電圧の値に左右されず
に調整段階でキャンセルしているので、被測定半導体素
子の正確なもれ電流ＩＤを測定することができる。ま
た、このことは直流電圧＋ＨＶの値に左右されずに測定
されることから、さらに一層正確なもれ電流の測定が可
能となるなどの効果がある。また、チップダイオードの
ように並列に多数の素子が接続されているものにあって
は、もれ電流が多くなるので特に有効である。
【図１】本発明の半導体素子測定回路のもれ電流測定時
の作用を説明するための回路図である。
の作用を説明するための回路図である。
【図２】上記回路における特性測定前の調整段階を説明
するための回路図である。
するための回路図である。
【図３】従来の半導体素子のもれ電流測定方法を示す回
路図である。
路図である。
Ｄ 被測定半導体素子 ＲＬ１ 等価抵抗 ＩＤ 被測定半導体素子のもれ電流 ＩＬ１ 等価抵抗の微少もれ電流 ＲＬ２，Ｒ１，Ｒ２，Ｒ３，Ｒ４ 抵抗 ＲＳ２ 可変抵抗 ＡＰ 差動アンプ ＋ＨＶ 測定用直流電源 ＶＳ１１ 接続点Ａの電圧 ＶＳ２ 接続点Ｂの電圧 ＶＳ３ 出力電圧
Claims (1)
- 【請求項１】 半導体素子に直流高電圧を印加してもれ
電流を測定する半導体素子測定回路において、測定端子
Ｔ１，Ｔ２間に流れる測定器自体の固有のもれ電流ＩＬ
１によって発生する電圧ＶＳ１と、直流電源から直接流
す電流ＩＬ２を制御することによって発生する調整電圧
ＶＳ２とを等しくして差動アンプに入力する手段と、前
記測定端子Ｔ１，Ｔ２間に接続した被測定半導体素子に
所定の直流高電圧を印加した時の該被測定半導体素子自
体のもれ電流ＩＤと前記測定端子Ｔ１，Ｔ２間に流れる
測定器自体の固有のもれ電流ＩＬ１との合成電流によっ
て発生する測定時の電圧ＶＳ１１から前記電圧ＶＳ１を
差し引いて前記被測定半導体素子自体のもれ電流のみを
出力する手段とを備えたことを特徴とする半導体素子測
定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11298792A JP3147486B2 (ja) | 1992-02-26 | 1992-02-26 | 半導体素子測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11298792A JP3147486B2 (ja) | 1992-02-26 | 1992-02-26 | 半導体素子測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05240908A JPH05240908A (ja) | 1993-09-21 |
| JP3147486B2 true JP3147486B2 (ja) | 2001-03-19 |
Family
ID=14600583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11298792A Expired - Fee Related JP3147486B2 (ja) | 1992-02-26 | 1992-02-26 | 半導体素子測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3147486B2 (ja) |
-
1992
- 1992-02-26 JP JP11298792A patent/JP3147486B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05240908A (ja) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080018324A1 (en) | Voltage-impressed current measuring apparatus and current buffers with switches used therefor | |
| US4349777A (en) | Variable current source | |
| US6255839B1 (en) | Voltage applied type current measuring circuit in an IC testing apparatus | |
| US6377109B1 (en) | Load driver circuit | |
| CN101189796A (zh) | 确定负载电流的电路和方法 | |
| US4904951A (en) | Method and circuit for reducing effects of distributed capacitance associated with large thin film resistors | |
| JP3197309B2 (ja) | 電気測定装置 | |
| JP3147486B2 (ja) | 半導体素子測定回路 | |
| KR100370932B1 (ko) | 반도체 장치 | |
| JP3143036B2 (ja) | 抵抗率測定回路 | |
| JP3019624B2 (ja) | 電流検出装置 | |
| JP4296058B2 (ja) | 四端子抵抗測定装置 | |
| JP3221128B2 (ja) | 電流検出装置 | |
| JPH0438303Y2 (ja) | ||
| RU2099722C1 (ru) | Измеритель малых сопротивлений | |
| EP0486114A2 (en) | Electrical testing apparatus | |
| JP3178558B2 (ja) | 測定入力回路 | |
| JPH0572243A (ja) | 集積回路装置の計測方法 | |
| US4123721A (en) | Bias current compensated operational amplifier circuit | |
| JPH0519819Y2 (ja) | ||
| JPH0572259A (ja) | 半導体集積回路装置の測定方法 | |
| JP3075135B2 (ja) | Ｌｓｉテスタ | |
| JP2666352B2 (ja) | 回路間接続試験方法 | |
| JPH04244974A (ja) | 半導体集積回路の測定方法 | |
| JPH08320346A (ja) | 電気量測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |