JP3075135B2 - Ｌｓｉテスタ - Google Patents
ＬｓｉテスタInfo
- Publication number
- JP3075135B2 JP3075135B2 JP07089017A JP8901795A JP3075135B2 JP 3075135 B2 JP3075135 B2 JP 3075135B2 JP 07089017 A JP07089017 A JP 07089017A JP 8901795 A JP8901795 A JP 8901795A JP 3075135 B2 JP3075135 B2 JP 3075135B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- amplifier
- under test
- current
- device under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、被検査素子に測定信号
を入力して当該被検査素子を検査するＬＳＩテスタに掛
り、特に多チャンネルの信号線間でのクロストークや被
検査素子からの漏れ電流が測定精度に悪影響を及ぼさな
いような改良したスイッチ回路に関する。
を入力して当該被検査素子を検査するＬＳＩテスタに掛
り、特に多チャンネルの信号線間でのクロストークや被
検査素子からの漏れ電流が測定精度に悪影響を及ぼさな
いような改良したスイッチ回路に関する。
【０００２】
【従来の技術】ＬＳＩテスタは、例えば本出願人の提案
にかかる特開平３−１７０８８４号公報に開示されてい
るように、所謂二重シールド線構造を用いて、被検査素
子ＤＵＴとの間を接続している。このような装置では、
被検査素子の複数の端子に接続をして、各端子を同時に
検査できるように、多チャンネルの出力線を有する。各
出力線には切替えスイッチが装着されており、所定の順
序で被検査素子に対して大電流を注入して、被検査素子
の異常／正常を判別している。ところで、大電流（例え
ば１０Ａ）を流すことから、検査素子の定格電流がμＡ
レベルの場合には、大電流を流す信号線にとってのクロ
ストークが微量であっても（例えばｍＡレベル）、μＡ
レベルの信号を測定する検査端子にとっては大きな誤差
となる。
にかかる特開平３−１７０８８４号公報に開示されてい
るように、所謂二重シールド線構造を用いて、被検査素
子ＤＵＴとの間を接続している。このような装置では、
被検査素子の複数の端子に接続をして、各端子を同時に
検査できるように、多チャンネルの出力線を有する。各
出力線には切替えスイッチが装着されており、所定の順
序で被検査素子に対して大電流を注入して、被検査素子
の異常／正常を判別している。ところで、大電流（例え
ば１０Ａ）を流すことから、検査素子の定格電流がμＡ
レベルの場合には、大電流を流す信号線にとってのクロ
ストークが微量であっても（例えばｍＡレベル）、μＡ
レベルの信号を測定する検査端子にとっては大きな誤差
となる。
【０００３】図４はクロストークの説明図である。出力
アンプ１０は６出力構成となっており、各出力線にはス
イッチが設けられている。被検査素子２０は、例えば２
個になっており、各素子には３出力線が接続されてい
る。ここでは第１スイッチがオンされて、出力アンプ１
０から出力電圧Ｖｏの駆動電流ＩＦが被検査素子ＳＴ１
に送られているが、他の５個のスイッチは全てオフ状態
となっている。クロクトーク電流ｉｃ２〜６は、この各
オフ状態のスイッチに接続された出力線に流れる電流を
言い、駆動電流ＩＦに起因して浮遊容量等の影響で流れ
るものである。このクロクトーク電流ｉｃは小さいほど
測定の精度がよいことになり、例えば５０ｎＡDC以下に
する。
アンプ１０は６出力構成となっており、各出力線にはス
イッチが設けられている。被検査素子２０は、例えば２
個になっており、各素子には３出力線が接続されてい
る。ここでは第１スイッチがオンされて、出力アンプ１
０から出力電圧Ｖｏの駆動電流ＩＦが被検査素子ＳＴ１
に送られているが、他の５個のスイッチは全てオフ状態
となっている。クロクトーク電流ｉｃ２〜６は、この各
オフ状態のスイッチに接続された出力線に流れる電流を
言い、駆動電流ＩＦに起因して浮遊容量等の影響で流れ
るものである。このクロクトーク電流ｉｃは小さいほど
測定の精度がよいことになり、例えば５０ｎＡDC以下に
する。
【０００４】図５は被検査素子からの漏れ電流の説明図
である。二個の被検査素子２０には動作用電源Ｅｓが接
続されており、出力アンプ１０と各出力線とを接続する
スイッチは全てオフ状態になっている。漏れ電流ｉｓ１
〜６は、被検査素子２０から各信号線に流れる電流を言
い、駆動電流ＩＦに起因して浮遊容量等の影響で流れる
ものである。この漏れ電流ｉｓは小さいほど測定の精度
がよいことになり、例えば５０ｎＡDC以下にする。な
お、出力アンプ１０の出力電圧Ｖｏは０Ｖとオフ状態に
なっている。
である。二個の被検査素子２０には動作用電源Ｅｓが接
続されており、出力アンプ１０と各出力線とを接続する
スイッチは全てオフ状態になっている。漏れ電流ｉｓ１
〜６は、被検査素子２０から各信号線に流れる電流を言
い、駆動電流ＩＦに起因して浮遊容量等の影響で流れる
ものである。この漏れ電流ｉｓは小さいほど測定の精度
がよいことになり、例えば５０ｎＡDC以下にする。な
お、出力アンプ１０の出力電圧Ｖｏは０Ｖとオフ状態に
なっている。
【０００５】
【発明が解決しようとする課題】従来、この種のスイッ
チにはトランジスタ等の電子式スイッチが用いられてき
たが、クロストークや被検査素子からの漏れ電流は１０
〜１００μＡと目標仕様値に比較して３桁程度大きく、
そのままでは利用できないという課題があった。また、
水銀リレー等の機械式リレースイッチも用いられている
が、クロストークや被検査素子からの漏れ電流は小さく
なるものの、応答時間が数ｍＳ程度かかり、検査時間が
長時間化するという課題があった。本発明はこのような
課題を解決したもので、スイッチングの応答が早く、し
かもクロストークや被検査素子からの漏れ電流が僅少な
スイッチ回路を有するＬＳＩテスタを提供することを目
的とする。
チにはトランジスタ等の電子式スイッチが用いられてき
たが、クロストークや被検査素子からの漏れ電流は１０
〜１００μＡと目標仕様値に比較して３桁程度大きく、
そのままでは利用できないという課題があった。また、
水銀リレー等の機械式リレースイッチも用いられている
が、クロストークや被検査素子からの漏れ電流は小さく
なるものの、応答時間が数ｍＳ程度かかり、検査時間が
長時間化するという課題があった。本発明はこのような
課題を解決したもので、スイッチングの応答が早く、し
かもクロストークや被検査素子からの漏れ電流が僅少な
スイッチ回路を有するＬＳＩテスタを提供することを目
的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成する本
発明は、出力アンプ１０から電流注入線ＨＦを介して被
検査素子２０の端子に電流を注入するＬＳＩテスタにお
いて、当該電流注入線の前記出力アンプ側に一端が接続
された第１のスイッチＳＷ１と、この第１のスイッチの
他端に一端が接続され、他端が前記被検査素子側に接続
された第２のスイッチＳＷ２と、この第１及び第２のス
イッチの共通接続点に一端が接続され、他端が接地抵抗
Ｒｓと接続された第３のスイッチＳＷ３と、この第２の
スイッチの前記被検査素子側の電位を入力し、これと同
電圧の出力信号をこの第３のスイッチの接地抵抗側に出
力する補償アンプ４０とを有し、この電流注入線を用い
て電流を注入するときは第１及び第２のスイッチを閉じ
ると共に、第３のスイッチを開き、この電流注入線を電
流注入に使用しないときは第１及び第２のスイッチを開
くと共に、第３のスイッチを閉じることを特徴としてい
る。
発明は、出力アンプ１０から電流注入線ＨＦを介して被
検査素子２０の端子に電流を注入するＬＳＩテスタにお
いて、当該電流注入線の前記出力アンプ側に一端が接続
された第１のスイッチＳＷ１と、この第１のスイッチの
他端に一端が接続され、他端が前記被検査素子側に接続
された第２のスイッチＳＷ２と、この第１及び第２のス
イッチの共通接続点に一端が接続され、他端が接地抵抗
Ｒｓと接続された第３のスイッチＳＷ３と、この第２の
スイッチの前記被検査素子側の電位を入力し、これと同
電圧の出力信号をこの第３のスイッチの接地抵抗側に出
力する補償アンプ４０とを有し、この電流注入線を用い
て電流を注入するときは第１及び第２のスイッチを閉じ
ると共に、第３のスイッチを開き、この電流注入線を電
流注入に使用しないときは第１及び第２のスイッチを開
くと共に、第３のスイッチを閉じることを特徴としてい
る。
【０００７】
【作用】本発明の構成によれば、この電流注入線を用い
て出力アンプから被検査素子に電流を注入するときは第
１及び第２のスイッチを閉じると共に、第３のスイッチ
を開くので、出力アンプから被検査素子に円滑に電流を
注入できる。次に、電流注入線を電流注入に使用しない
ときは第１及び第２のスイッチを開くと共に、第３のス
イッチを閉じると共に、補償アンプにより第２のスイッ
チの被検査素子側の電位と第１のスイッチ側の電位を等
しくしているので、他の電流注入線からのクロストーク
や、被検査素子からの漏れ電流が出力アンプ側からみて
低下する。
て出力アンプから被検査素子に電流を注入するときは第
１及び第２のスイッチを閉じると共に、第３のスイッチ
を開くので、出力アンプから被検査素子に円滑に電流を
注入できる。次に、電流注入線を電流注入に使用しない
ときは第１及び第２のスイッチを開くと共に、第３のス
イッチを閉じると共に、補償アンプにより第２のスイッ
チの被検査素子側の電位と第１のスイッチ側の電位を等
しくしているので、他の電流注入線からのクロストーク
や、被検査素子からの漏れ電流が出力アンプ側からみて
低下する。
【０００８】
【実施例】以下図面を用いて、本発明を説明する。図１
は本発明の一実施例を示す回路図である。図において、
ＬＳＩテスタと被検査素子２０との間は、例えば二重シ
ールド線を用いた二芯の信号線で接続されており、接地
された外シールド線と、内部シールド線ＨＧと、電流注
入線ＨＦと、この電流注入線ＨＦの被検査素子２０側電
位をＬＳＩテスタ側に帰還する電圧検出用芯線ＨＳを有
している。内部シールド線ＨＧは、バッファアンプによ
り電流注入線ＨＦの電位Ｖｏに維持されている。電流注
入線ＨＦの電位Ｖｏは抵抗ＲBを介してバッファアンプ
に入力されている。
は本発明の一実施例を示す回路図である。図において、
ＬＳＩテスタと被検査素子２０との間は、例えば二重シ
ールド線を用いた二芯の信号線で接続されており、接地
された外シールド線と、内部シールド線ＨＧと、電流注
入線ＨＦと、この電流注入線ＨＦの被検査素子２０側電
位をＬＳＩテスタ側に帰還する電圧検出用芯線ＨＳを有
している。内部シールド線ＨＧは、バッファアンプによ
り電流注入線ＨＦの電位Ｖｏに維持されている。電流注
入線ＨＦの電位Ｖｏは抵抗ＲBを介してバッファアンプ
に入力されている。
【０００９】出力アンプ１０の出力電圧Ｖｏは、電流注
入線ＨＦにより被検査素子２０の端子に送られるが、こ
こではスイッチＳＷ１，２が二個直列に挿入されてい
る。このスイッチＳＷ１，２は双方向光ＭＯＳリレーと
呼ばれる素子を用いており、スイッチＳＷ１は直列に接
続されたＦＥＴＱ11,Ｑ12を有し、Ｑ11,Ｑ12のソース・
ドレイン間には光起電力素子ＰＶが接続されている。そ
して、光起電力素子ＰＶにオンオフ制御信号を送ること
で、ＦＥＴＱ11,Ｑ12のオンオフ制御をしている。スイ
ッチＳＷ２についても同様に、直列に接続されたＦＥＴ
Ｑ21,Ｑ22を有し、Ｑ21,Ｑ22のソース・ドレイン間には
光起電力素子ＰＶが接続されている。
入線ＨＦにより被検査素子２０の端子に送られるが、こ
こではスイッチＳＷ１，２が二個直列に挿入されてい
る。このスイッチＳＷ１，２は双方向光ＭＯＳリレーと
呼ばれる素子を用いており、スイッチＳＷ１は直列に接
続されたＦＥＴＱ11,Ｑ12を有し、Ｑ11,Ｑ12のソース・
ドレイン間には光起電力素子ＰＶが接続されている。そ
して、光起電力素子ＰＶにオンオフ制御信号を送ること
で、ＦＥＴＱ11,Ｑ12のオンオフ制御をしている。スイ
ッチＳＷ２についても同様に、直列に接続されたＦＥＴ
Ｑ21,Ｑ22を有し、Ｑ21,Ｑ22のソース・ドレイン間には
光起電力素子ＰＶが接続されている。
【００１０】スイッチＳＷ１，２の共通接続点Ｐは、ス
イッチＳＷ３を介して接地抵抗Ｒｓと接続されている。
また、電圧検出用芯線ＨＳには直列にスイッチＳＷ４，
５が挿入されているが、このスイッチＳＷ４，５の共通
接続点ＱとスイッチＳＷ１，２の共通接続点Ｐは、抵抗
Ｒ１で接続されている。更に内部シールド線ＨＧとには
スイッチＳＷ６が挿入されていると共に、内部シールド
線ＨＧのバッファアンプ側には接地抵抗Ｒ２が接続され
ている。
イッチＳＷ３を介して接地抵抗Ｒｓと接続されている。
また、電圧検出用芯線ＨＳには直列にスイッチＳＷ４，
５が挿入されているが、このスイッチＳＷ４，５の共通
接続点ＱとスイッチＳＷ１，２の共通接続点Ｐは、抵抗
Ｒ１で接続されている。更に内部シールド線ＨＧとには
スイッチＳＷ６が挿入されていると共に、内部シールド
線ＨＧのバッファアンプ側には接地抵抗Ｒ２が接続され
ている。
【００１１】補償アンプ４０は、電流注入線ＨＦの被検
査素子２０側電位を抵抗Ｒ４１を介して入力し、スイッ
チＳＷ３の接地抵抗Ｒｓ側に出力するもので、入力端子
のプラス側とマイナス側は漏れ電流の少ないＦＥＴ接合
ダイオードＤ４１，Ｄ４２で接続されているもので、例
えばＬＦ４４１と呼ばれる汎用のＯＰアンプを用いる。
マイナス端子と出力端子の間は直結されているので、プ
ラス端子に入力される電流注入線ＨＦの被検査素子２０
側電位とはＦＥＴ接合ダイオードＤ４１，Ｄ４２の順方
向電圧降下（例えば０．６Ｖ）の範囲で出力電圧が一致
する。
査素子２０側電位を抵抗Ｒ４１を介して入力し、スイッ
チＳＷ３の接地抵抗Ｒｓ側に出力するもので、入力端子
のプラス側とマイナス側は漏れ電流の少ないＦＥＴ接合
ダイオードＤ４１，Ｄ４２で接続されているもので、例
えばＬＦ４４１と呼ばれる汎用のＯＰアンプを用いる。
マイナス端子と出力端子の間は直結されているので、プ
ラス端子に入力される電流注入線ＨＦの被検査素子２０
側電位とはＦＥＴ接合ダイオードＤ４１，Ｄ４２の順方
向電圧降下（例えば０．６Ｖ）の範囲で出力電圧が一致
する。
【００１２】アンプ用電源部３０は、補償アンプ４０の
動作用電圧を供給するものである。ＯＰアンプの電源電
圧は±１５Ｖ程度であるにも拘らず、電流注入線ＨＦの
被検査素子２０側電位は０〜±６４Ｖ程度の範囲内で変
動するので、そのまま補償アンプ４０に入力してもＯＰ
アンプは動作しえない。そこで、アンプ用電源部３０
は、電流注入線ＨＦの被検査素子２０側電位に基準電位
Ｖprefが連動して変動し、この基準電位Ｖprefに対して
±１５Ｖ程度の電源電圧を供給するもので、エレベーシ
ョン型ＯＰアンプとも呼ばれている。
動作用電圧を供給するものである。ＯＰアンプの電源電
圧は±１５Ｖ程度であるにも拘らず、電流注入線ＨＦの
被検査素子２０側電位は０〜±６４Ｖ程度の範囲内で変
動するので、そのまま補償アンプ４０に入力してもＯＰ
アンプは動作しえない。そこで、アンプ用電源部３０
は、電流注入線ＨＦの被検査素子２０側電位に基準電位
Ｖprefが連動して変動し、この基準電位Ｖprefに対して
±１５Ｖ程度の電源電圧を供給するもので、エレベーシ
ョン型ＯＰアンプとも呼ばれている。
【００１３】アンプ用電源部３０は、外部電源より９０
Ｖ程度の正電源電圧Ｖp+と、−９０Ｖ程度の負電源電圧
Ｖp-とを直列接続された４個のコンデンサＣ31,Ｃ32,Ｃ
33,Ｃ34で接続すると共に、コンデンサＣ31,Ｃ32の接続
点電圧Ｖp++はアンプ用電源部３０の正電源電圧、コン
デンサＣ33,Ｃ34の接続点電圧Ｖp--はアンプ用電源部３
０の負電源電圧、コンデンサＣ32,Ｃ33の接続点電圧Ｖp
refは正電源電圧Ｖp++と負電源電圧Ｖp--の基準電圧と
なっている。トランジスタＱ31は、ベース端子が基準電
位Ｖprefと接続され、コレクタ端子が負電源電圧Ｖp-と
接続され、エミッタ端子がゼナーダイオードＤ31を介し
てコンデンサＣ31,Ｃ32の接続点電圧Ｖp++と接続されて
いる。またトランジスタＱ32は、ベース端子が基準電位
Ｖprefと接続され、コレクタ端子が正電源電圧Ｖp+と接
続され、エミッタ端子がゼナーダイオードＤ32を介して
コンデンサＣ33,Ｃ34の接続点電圧Ｖp--と接続されてい
る。コンデンサＣ31と並列に定電流ダイオードＤ33,Ｄ3
4が二個直列に接続されており、コンデンサＣ34と並列
に定電流ダイオードＤ35,Ｄ36が二個直列に接続されて
いる。これら定電流ダイオードＤ33,Ｄ34,Ｄ35,Ｄ36に
は、例えば耐電圧１００Ｖ、２ｍＡのものを用いる。更
に、連結抵抗Ｒ４２により補償アンプ４０の出力端子と
基準電位Ｖprefとが接続されている。
Ｖ程度の正電源電圧Ｖp+と、−９０Ｖ程度の負電源電圧
Ｖp-とを直列接続された４個のコンデンサＣ31,Ｃ32,Ｃ
33,Ｃ34で接続すると共に、コンデンサＣ31,Ｃ32の接続
点電圧Ｖp++はアンプ用電源部３０の正電源電圧、コン
デンサＣ33,Ｃ34の接続点電圧Ｖp--はアンプ用電源部３
０の負電源電圧、コンデンサＣ32,Ｃ33の接続点電圧Ｖp
refは正電源電圧Ｖp++と負電源電圧Ｖp--の基準電圧と
なっている。トランジスタＱ31は、ベース端子が基準電
位Ｖprefと接続され、コレクタ端子が負電源電圧Ｖp-と
接続され、エミッタ端子がゼナーダイオードＤ31を介し
てコンデンサＣ31,Ｃ32の接続点電圧Ｖp++と接続されて
いる。またトランジスタＱ32は、ベース端子が基準電位
Ｖprefと接続され、コレクタ端子が正電源電圧Ｖp+と接
続され、エミッタ端子がゼナーダイオードＤ32を介して
コンデンサＣ33,Ｃ34の接続点電圧Ｖp--と接続されてい
る。コンデンサＣ31と並列に定電流ダイオードＤ33,Ｄ3
4が二個直列に接続されており、コンデンサＣ34と並列
に定電流ダイオードＤ35,Ｄ36が二個直列に接続されて
いる。これら定電流ダイオードＤ33,Ｄ34,Ｄ35,Ｄ36に
は、例えば耐電圧１００Ｖ、２ｍＡのものを用いる。更
に、連結抵抗Ｒ４２により補償アンプ４０の出力端子と
基準電位Ｖprefとが接続されている。
【００１４】このように構成された装置の動作を次に説
明する。まず、出力アンプ１０がオンとなり、電流注入
線ＨＦを通じて被検査素子２０に注入電流を供給すると
きは、第３のスイッチＳＷ３はオフとなるが、他の全て
のスイッチＳＷ1,2,4,5,6はオン状態になっている。他
方、出力アンプ１０がオフとなり、この電流注入線ＨＦ
を通じて被検査素子２０に注入電流を供給しないとき
は、第３のスイッチＳＷ３はオンとなるが、他の全ての
スイッチＳＷ1,2,4,5,6はオフ状態になっている。通
常、他の電流注入線ＨＦを通じて被検査素子２０の他の
端子に注入電流を供給するので、この電流注入線ＨＦに
ついてはスイッチＳＷ３をオンして接地するのである。
明する。まず、出力アンプ１０がオンとなり、電流注入
線ＨＦを通じて被検査素子２０に注入電流を供給すると
きは、第３のスイッチＳＷ３はオフとなるが、他の全て
のスイッチＳＷ1,2,4,5,6はオン状態になっている。他
方、出力アンプ１０がオフとなり、この電流注入線ＨＦ
を通じて被検査素子２０に注入電流を供給しないとき
は、第３のスイッチＳＷ３はオンとなるが、他の全ての
スイッチＳＷ1,2,4,5,6はオフ状態になっている。通
常、他の電流注入線ＨＦを通じて被検査素子２０の他の
端子に注入電流を供給するので、この電流注入線ＨＦに
ついてはスイッチＳＷ３をオンして接地するのである。
【００１５】図２はクロストークが低減されることの説
明図である。出力アンプ１０の出力電圧Ｖｏ（≒０）に
対して、スイッチＳＷ１，２の共通接続点Ｐの電圧をｖ
ｏ、スイッチＳＷ２の被検査素子２０側の電位をｖo'と
する。スイッチＳＷ３がオンなので接地抵抗Ｒｓの電位
はｖｏとなる。ここでスイッチＳＷ１の漏れ電流ｉｗ
（例えば１０μＡ程度）は接地抵抗Ｒｓに向かって流れ
るから次式が成立する。 ｖｏ＝Ｒｓ・ｉｗ （１） 更に、スイッチＳＷ２の動作抵抗をＲｗとし、補償アン
プの利得をＧとすると、スイッチＳＷ２を流れる見かけ
のクロストークｉｃは次式で表せる。 ｉｃ＝(ｖｏ／Ｒｗ)・Ｇ （２） すると見かけのクロストークｉｃは±１００ｎＡ程度と
かなり小さな値になる。補償アンプ４０は、電位ｖo'と
電位ｖｏとの相違に基づく電流を供給しており、典型的
なバイアス電流ｉｂの値は５ｐＡ程度となる。この補償
アンプ４０により給電されるので、スイッチＳＷ２の両
端に電位差があっても見かけのクロストークｉｃは小さ
な値になっている。
明図である。出力アンプ１０の出力電圧Ｖｏ（≒０）に
対して、スイッチＳＷ１，２の共通接続点Ｐの電圧をｖ
ｏ、スイッチＳＷ２の被検査素子２０側の電位をｖo'と
する。スイッチＳＷ３がオンなので接地抵抗Ｒｓの電位
はｖｏとなる。ここでスイッチＳＷ１の漏れ電流ｉｗ
（例えば１０μＡ程度）は接地抵抗Ｒｓに向かって流れ
るから次式が成立する。 ｖｏ＝Ｒｓ・ｉｗ （１） 更に、スイッチＳＷ２の動作抵抗をＲｗとし、補償アン
プの利得をＧとすると、スイッチＳＷ２を流れる見かけ
のクロストークｉｃは次式で表せる。 ｉｃ＝(ｖｏ／Ｒｗ)・Ｇ （２） すると見かけのクロストークｉｃは±１００ｎＡ程度と
かなり小さな値になる。補償アンプ４０は、電位ｖo'と
電位ｖｏとの相違に基づく電流を供給しており、典型的
なバイアス電流ｉｂの値は５ｐＡ程度となる。この補償
アンプ４０により給電されるので、スイッチＳＷ２の両
端に電位差があっても見かけのクロストークｉｃは小さ
な値になっている。
【００１６】図３は被検査素子からの漏れ電流の低減を
説明する図である。出力アンプ１０の出力電圧Ｖｏ（≒
０）に対して、被検査素子２０の電位をＥｏとすると、
補償アンプ４０により接地抵抗Ｒｓの電位はＥｏとな
り、スイッチＳＷ３がオンしているので、スイッチＳＷ
１，２の共通接続点Ｐの電圧もＥｏになる。従って、被
検査素子２０からの電圧Ｅｏによる漏れ電流ｉｓは、次
式で与えられる。 ｉｓ＝(Ｅｏ／Ｒｗ)・Ｇ （２） すると、被検査素子からの漏れ電流ｉｓは±１００ｎＡ
程度とかなり小さな値になる。
説明する図である。出力アンプ１０の出力電圧Ｖｏ（≒
０）に対して、被検査素子２０の電位をＥｏとすると、
補償アンプ４０により接地抵抗Ｒｓの電位はＥｏとな
り、スイッチＳＷ３がオンしているので、スイッチＳＷ
１，２の共通接続点Ｐの電圧もＥｏになる。従って、被
検査素子２０からの電圧Ｅｏによる漏れ電流ｉｓは、次
式で与えられる。 ｉｓ＝(Ｅｏ／Ｒｗ)・Ｇ （２） すると、被検査素子からの漏れ電流ｉｓは±１００ｎＡ
程度とかなり小さな値になる。
【００１７】最後に、図１のアンプ用電源部３０の動作
を説明する。図３のように被検査素子２０の電位がＥｏ
であるとすれば、抵抗Ｒ４１を介して補償アンプ４０の
プラス端子の電位もＥｏとなる。すると、出力電位もＥ
ｏとなるが、連結抵抗Ｒ４２を介して基準電位Ｖprefに
反映される。この基準電位Ｖprefに対して、トランジス
タＱ31とゼナーダイオードＤ31のオンオフにより、ゼナ
ー電圧（例えば１５Ｖ）から定まる正電源電圧Ｖp++が
生成される。同様にして、基準電位Ｖprefに対して、ト
ランジスタＱ32とゼナーダイオードＤ32のオンオフによ
り、ゼナー電圧（例えば１５Ｖ）から定まる負電源電圧
Ｖp--が生成される。コンデンサＣ31は、外部の正電源
電圧Ｖp+と補助アンプ用の正電源電圧Ｖp++の直流電圧
の差を吸収する。またコンデンサＣ32は、外部の負電源
電圧Ｖp-と補助アンプ用の負電源電圧Ｖp--の直流電圧
の差を吸収する。このようにして、電源注入線ＨＦの電
位Ｅｏに連動した正負の補助アンプ用の電源電圧が供給
できる。
を説明する。図３のように被検査素子２０の電位がＥｏ
であるとすれば、抵抗Ｒ４１を介して補償アンプ４０の
プラス端子の電位もＥｏとなる。すると、出力電位もＥ
ｏとなるが、連結抵抗Ｒ４２を介して基準電位Ｖprefに
反映される。この基準電位Ｖprefに対して、トランジス
タＱ31とゼナーダイオードＤ31のオンオフにより、ゼナ
ー電圧（例えば１５Ｖ）から定まる正電源電圧Ｖp++が
生成される。同様にして、基準電位Ｖprefに対して、ト
ランジスタＱ32とゼナーダイオードＤ32のオンオフによ
り、ゼナー電圧（例えば１５Ｖ）から定まる負電源電圧
Ｖp--が生成される。コンデンサＣ31は、外部の正電源
電圧Ｖp+と補助アンプ用の正電源電圧Ｖp++の直流電圧
の差を吸収する。またコンデンサＣ32は、外部の負電源
電圧Ｖp-と補助アンプ用の負電源電圧Ｖp--の直流電圧
の差を吸収する。このようにして、電源注入線ＨＦの電
位Ｅｏに連動した正負の補助アンプ用の電源電圧が供給
できる。
【００１８】なお上記実施例によれば、補償アンプに汎
用のＯＰアンプを用いて、電流注入線ＨＦの電位との相
違をアンプ用電源部３０で対処して、動作を確保してい
たが、本発明はこれに限定されるものではなく、高耐電
圧のＯＰアンプに電流注入線ＨＦの電位程度の外部電源
電圧を用いて動作させてもよい。
用のＯＰアンプを用いて、電流注入線ＨＦの電位との相
違をアンプ用電源部３０で対処して、動作を確保してい
たが、本発明はこれに限定されるものではなく、高耐電
圧のＯＰアンプに電流注入線ＨＦの電位程度の外部電源
電圧を用いて動作させてもよい。
【００１９】
【発明の効果】以上説明したように、本発明によれば電
流注入線を電流注入に使用しないときは第１及び第２の
スイッチを開くと共に、第３のスイッチを閉じると共
に、補償アンプにより第２のスイッチの被検査素子側の
電位と第１のスイッチ側の電位を等しくしているので、
他の電流注入線からのクロストークや、被検査素子から
の漏れ電流が出力アンプ側からみて低下するという効果
がある。また補償アンプ４０のスイッチング周波数に応
じたスイッチング速度が得られるので、例えばＤＣ〜２
０ｋＨｚ程度まで追従が可能となる。
流注入線を電流注入に使用しないときは第１及び第２の
スイッチを開くと共に、第３のスイッチを閉じると共
に、補償アンプにより第２のスイッチの被検査素子側の
電位と第１のスイッチ側の電位を等しくしているので、
他の電流注入線からのクロストークや、被検査素子から
の漏れ電流が出力アンプ側からみて低下するという効果
がある。また補償アンプ４０のスイッチング周波数に応
じたスイッチング速度が得られるので、例えばＤＣ〜２
０ｋＨｚ程度まで追従が可能となる。
【図１】本発明の一実施例を示す回路図である。
【図２】クロストークが低減されることの説明図であ
る。
る。
【図３】被検査素子からの漏れ電流の低減を説明する図
である。
である。
【図４】クロストークの説明図である。
【図５】被検査素子からの漏れ電流の説明図である。
１０ 出力アンプ ２０ 被検査素子 ３０ アンプ用電源部 ４０ 補償アンプ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−170884（ＪＰ，Ａ) 特開 平５−72266（ＪＰ，Ａ) 実開 平５−69690（ＪＰ，Ｕ) 実開 平５−59354（ＪＰ，Ｕ) 実公 平４−38303（ＪＰ，Ｙ２) 実公 平６−44193（ＪＰ，Ｙ２) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/26,31/28 H01L 21/66
Claims (1)
- 【請求項１】出力アンプ（１０）から電流注入線（Ｈ
Ｆ）を介して被検査素子（２０）の端子に電流を注入す
るＬＳＩテスタにおいて、 当該電流注入線の前記出力アンプ側に一端が接続された
第１のスイッチ（ＳＷ１）と、 この第１のスイッチの他端に一端が接続され、他端が前
記被検査素子側に接続された第２のスイッチ（ＳＷ２）
と、 この第１及び第２のスイッチの共通接続点に一端が接続
され、他端が接地抵抗（Ｒｓ）と接続された第３のスイ
ッチ（ＳＷ３）と、 この第２のスイッチの前記被検査素子側の電位を入力
し、これと同電圧の出力信号をこの第３のスイッチの接
地抵抗側に出力する補償アンプ（４０）と、 を有し、この電流注入線を用いて電流を注入するときは
第１及び第２のスイッチを閉じると共に、第３のスイッ
チを開き、この電流注入線を電流注入に使用しないとき
は第１及び第２のスイッチを開くと共に、第３のスイッ
チを閉じることを特徴とするＬＳＩテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07089017A JP3075135B2 (ja) | 1995-04-14 | 1995-04-14 | Ｌｓｉテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07089017A JP3075135B2 (ja) | 1995-04-14 | 1995-04-14 | Ｌｓｉテスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08285923A JPH08285923A (ja) | 1996-11-01 |
| JP3075135B2 true JP3075135B2 (ja) | 2000-08-07 |
Family
ID=13959147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07089017A Expired - Fee Related JP3075135B2 (ja) | 1995-04-14 | 1995-04-14 | Ｌｓｉテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3075135B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6331783B1 (en) * | 1999-10-19 | 2001-12-18 | Teradyne, Inc. | Circuit and method for improved test and calibration in automated test equipment |
-
1995
- 1995-04-14 JP JP07089017A patent/JP3075135B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08285923A (ja) | 1996-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5392293A (en) | Built-in current sensor for IDDQ testing | |
| US5694063A (en) | High speed IDDQ monitor circuit | |
| JP2572697B2 (ja) | 低インピーダンス過大電圧保護回路 | |
| EP0294880A2 (en) | Differential amplifier and current sensing circuit including such an amplifier | |
| US5552744A (en) | High speed IDDQ monitor circuit | |
| US7315180B2 (en) | Device for monitoring quiescent current of an electronic device | |
| US6262585B1 (en) | Apparatus for I/O leakage self-test in an integrated circuit | |
| JP2975378B2 (ja) | トラック・ホールド回路 | |
| JP3119335B2 (ja) | Ｉｃ試験装置 | |
| EP0484129B1 (en) | Sample-and-hold circuit | |
| US7675310B2 (en) | Device under test power supply | |
| JP3075135B2 (ja) | Ｌｓｉテスタ | |
| JPH0831194A (ja) | サンプルホールド回路 | |
| JP3143036B2 (ja) | 抵抗率測定回路 | |
| JP2906329B2 (ja) | 設定値電流供給回路 | |
| JP3837071B2 (ja) | 電源切替装置 | |
| JP2003014825A (ja) | 電源装置、及び試験装置 | |
| JP3147486B2 (ja) | 半導体素子測定回路 | |
| JPH09243715A (ja) | 集積回路装置の電圧測定方法 | |
| JP3336919B2 (ja) | 半導体集積回路およびその調整方法 | |
| JPH11101846A (ja) | 電源静止電流（ｉｄｄｑ）測定回路 | |
| SU1084709A1 (ru) | Устройство дл измерени параметров рассе ни транзисторов | |
| JPH0572243A (ja) | 集積回路装置の計測方法 | |
| JP3442543B2 (ja) | 計測器のフォトモスリレー使用スキャナ | |
| JPH04244974A (ja) | 半導体集積回路の測定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |