JPH0245339B2 - Handotaishusekikairosochi - Google Patents

Handotaishusekikairosochi

Info

Publication number
JPH0245339B2
JPH0245339B2 JP16551382A JP16551382A JPH0245339B2 JP H0245339 B2 JPH0245339 B2 JP H0245339B2 JP 16551382 A JP16551382 A JP 16551382A JP 16551382 A JP16551382 A JP 16551382A JP H0245339 B2 JPH0245339 B2 JP H0245339B2
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
voltage
circuit device
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16551382A
Other languages
English (en)
Other versions
JPS5952860A (ja
Inventor
Sadahiro Hayamizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP16551382A priority Critical patent/JPH0245339B2/ja
Publication of JPS5952860A publication Critical patent/JPS5952860A/ja
Publication of JPH0245339B2 publication Critical patent/JPH0245339B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、微少電流測定の簡便化・高速化のた
めの付加回路をもつ半導体集積回路装置に関する
ものである。
従来、半導体素子、特にCMOS論理IC等のリ
ーク電流を測定してその素子の良・不良を判断し
ようとする時、第１図のブロツク回路図に示すよ
うに、被測定端子と電圧源との間に電流計を挿入
し、電流値を読んで判断していた。第１図におい
て１〜４は電圧源、５は電流計、６は半導体集積
回路装置の被測定端子、７〜９は被測定端子６以
外の入力端子、１０は被測定素子である。
第１図に示す方法は、被測定端子６のリーク電
流を測定しようとする時、半導体集積回路装置の
性格上偶発的な欠陥がいつも存在することを考慮
し、被測定端子６以外の入力端子７〜９により被
測定素子１０がとり得る全ての状態を電圧源２〜
４で設定し、その全ての状態での電流値を電流計
５で読むという方法であつた。
上記の従来の方法では、被測定素子１０のとり
得るすべての状態についての電流値を読む必要が
あり、通常のIC自動テスタで測定をなう場合、
１測定に約５〜10ｍｓ必要となり、例えば入力端
子が８個あるICの場合、１個の入力端子につい
てのこり７本の全組み合せである27通りの各状態
における測定を行うことになり、10ｍｓ×128の
時間がかかるという欠点があつた。
本発明は上記の欠点を改良するためになされた
もので、入力端子のリーク電流を電圧に変換しリ
ーク電流の大小を電圧比較器で判定することによ
り高速試験が行なえる半導体集積回路装置を提供
することを目的としている。
以下、本発明を一実施例に基づいて説明する。
第２図は本発明による半導体集積回路装置のウ
エハ状態にあるときの要部を示す平面図である。
第２図において、１２，１５，１８はボンデイン
グパツドと称しICの外部電極とICとを電気的に
接続する電極、１１，１４，１７は拡散抵抗、明
示のため斜線を施した領域２０はICを各チツプ
に分割する時の切りしろとなる領域であるスクラ
イブライン、１３，１６，１９はスクライブライ
ン２０上に設けられたテストパツドを示し、この
実施例での基板はN-基板で、拡散抵抗１１，１
４，１７はＰ形の拡散抵抗で適当な抵抗値をもつ
ものとする。
またN-基板上にＰ形の拡散抵抗を設けること
はCMOS標準ロジツクICの入力端子に通常付加
されている手段である。
第２図の構成において、電極１５からの微少電
流を測定しようとする時、電極１５と同時にテス
トパツド１６にも検査用端子を接触させ、テスト
パツド１６に電圧源を接続し、電極１５に電圧計
を接続しておく。仮りに電極１５からの流れ込
み、又は流れ出し電流が規定された値より大きい
場合、拡散抵抗１４により規定以上の電圧降下と
なり、電極１５での電圧値はテストパツド１６で
の電圧値と異なつた値となり、電極１５の電圧測
定を行うことにより電流測定が可能となる。
通常の論理ICテスタは、機能試験を能率良く
高速で行うための電圧比較器部分と電圧印加電流
測定及び電流印加電圧測定の直流測定部分とから
構成されているが、本発明を適用したICには電
流測定が電圧比較器により行なえるため高速試験
が可能となる。
また、テストパツド１３，１６，１９は検査端
子を接触させる目的のために設けるため大きさは
60〜100μｍ□程度で十分に目的を達することが
でき、また、スクライブライン上に設けられてい
るため、チツプサイズを大きくすることはない。
上記実施例では、抵抗領域をＰ形の拡散抵抗と
したが、ポリシリコンまたは薄膜抵抗でもよく、
また半導体集積回路装置を形成する基板がＰ形基
板の場合はＮ形拡散抵抗等を使用することができ
る。
以上のように本発明による半導体集積回路装置
においては、スクライブライン上にテストパツド
を設け、このテストパツドとボンデイングパツド
との間に接続された抵抗領域を使用することによ
り電流測定が電圧測定により行えるため、高速試
験が行え、また、テストパツドをスクライブライ
ン上に設けたことによりICのチツプサイズは大
きくならないため、ICのコストは本発明を適用
しないものと同じにおさえることができるなどの
効果がある。
【図面の簡単な説明】
第１図は従来の一般のテスト方法を示すブロツ
ク回路図、第２図は本発明による半導体集積回路
装置の一実施例のウエハ状態にあるときの要部の
平面図である。 図において、１１，１４，１７は拡散抵抗（抵
抗領域）、１２，１５，１８は電極（第１の電
極）、１３，１６，１９はテストパツド（第２の
電極）、２０はスクライブラインである。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体集積回路装置用基板上に設けられ測定
    時に電圧計が接続される外部端子とり出し用の電
    極、一端が上記の電極と電気的に接続された抵抗
    領域、および上記半導体集積回路装置基板上のス
    クライブライン上に設けられ上記抵抗領域の他端
    が接続され測定時に電圧源が印加されるテストパ
    ツドとを備えたことを特徴とする半導体集積回路
    装置。
JP16551382A 1982-09-20 1982-09-20 Handotaishusekikairosochi Expired - Lifetime JPH0245339B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16551382A JPH0245339B2 (ja) 1982-09-20 1982-09-20 Handotaishusekikairosochi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16551382A JPH0245339B2 (ja) 1982-09-20 1982-09-20 Handotaishusekikairosochi

Publications (2)

Publication Number Publication Date
JPS5952860A JPS5952860A (ja) 1984-03-27
JPH0245339B2 true JPH0245339B2 (ja) 1990-10-09

Family

ID=15813819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16551382A Expired - Lifetime JPH0245339B2 (ja) 1982-09-20 1982-09-20 Handotaishusekikairosochi

Country Status (1)

Country Link
JP (1) JPH0245339B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6331131A (ja) * 1986-07-25 1988-02-09 Toshiba Corp 半導体ウエハ
JPS6379643U (ja) * 1986-11-11 1988-05-26
US5285082A (en) * 1989-11-08 1994-02-08 U.S. Philips Corporation Integrated test circuits having pads provided along scribe lines
US5214657A (en) * 1990-09-21 1993-05-25 Micron Technology, Inc. Method for fabricating wafer-scale integration wafers and method for utilizing defective wafer-scale integration wafers
JPH088288B2 (ja) * 1993-02-17 1996-01-29 日本電気株式会社 集積回路及びその製造方法
JPH09252034A (ja) * 1996-03-18 1997-09-22 Mitsubishi Electric Corp 半導体ウエハ，半導体装置及び半導体装置の製造方法
US5923047A (en) * 1997-04-21 1999-07-13 Lsi Logic Corporation Semiconductor die having sacrificial bond pads for die test
JP4234244B2 (ja) * 1998-12-28 2009-03-04 富士通マイクロエレクトロニクス株式会社 ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法

Also Published As

Publication number Publication date
JPS5952860A (ja) 1984-03-27

Similar Documents

Publication Publication Date Title
US11428722B2 (en) Resistance test method using kelvin structure
JPH0245339B2 (ja) Handotaishusekikairosochi
GB1503935A (en) Monolithically integrated semiconductor elements
EP0622733B1 (en) Method and device for testing integrated power devices
US20210156902A1 (en) Semiconductor chip and circuit and method for electrically testing semiconductor chip
JP2858390B2 (ja) 縦型半導体装置の特性測定方法
JPH06258384A (ja) 集積回路試験用電流測定装置および集積回路
JP3202669B2 (ja) 電気的特性測定方法
JP3093216B2 (ja) 半導体装置及びその検査方法
JPS5923424Y2 (ja) プロ−ブニ−ドルとパッド間の接触状態試験装置
JPH03185744A (ja) 半導体素子
JP2919312B2 (ja) 半導体装置の検査方法
KR930010725B1 (ko) 시모스 메모리 소자의 멀티프로빙 시험장치
JPH04324951A (ja) 半導体装置
JPS5957175A (ja) 集積回路の測定方法
JPS618939A (ja) 半導体装置
JPS60177277A (ja) 集積回路の特性試験方法
JPS5943733Y2 (ja) 半導体装置
JPH04217341A (ja) 半導体集積回路装置
JPH02105436A (ja) 半導体ウェハー
JPH0541419A (ja) 検査装置の評価方法
JPH0262947B2 (ja)
JPH06105733B2 (ja) 集積回路装置
JPH02165076A (ja) プローブカード
JPS6123654B2 (ja)