JPS6123654B2 - - Google Patents
Info
- Publication number
- JPS6123654B2 JPS6123654B2 JP56086578A JP8657881A JPS6123654B2 JP S6123654 B2 JPS6123654 B2 JP S6123654B2 JP 56086578 A JP56086578 A JP 56086578A JP 8657881 A JP8657881 A JP 8657881A JP S6123654 B2 JPS6123654 B2 JP S6123654B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- voltage
- semiconductor device
- semiconductor substrate
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 53
- 238000012360 testing method Methods 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 239000000523 sample Substances 0.000 claims description 13
- 239000012535 impurity Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は、半導体ウエハー上の半導体装置の試
験方法に関するものである。
験方法に関するものである。
半導体ウエハー上に多数形成された半導体装置
をウエハー状態のまま載物台（ステージ）に載
せ、間欠送り機構によつて１チツプづつ送りなが
ら自動的に電気特性を測定し良品と不良品に判別
する試験装置（ウエハープローバー）がある。こ
の試験装置は、電気特性試験時にステージに電圧
を印加し、半導体装置の電極群に探針をそれぞれ
あてて、電気的特性式験を行なうものである。
をウエハー状態のまま載物台（ステージ）に載
せ、間欠送り機構によつて１チツプづつ送りなが
ら自動的に電気特性を測定し良品と不良品に判別
する試験装置（ウエハープローバー）がある。こ
の試験装置は、電気特性試験時にステージに電圧
を印加し、半導体装置の電極群に探針をそれぞれ
あてて、電気的特性式験を行なうものである。
ステージからの電圧は半導体基板を通して半導
体装置に印加される。ところで半導体ウエハーの
裏面には半導体装置製造時に拡散された不純物を
含んだ層がある。このため、不純物の種類によつ
ては、ステージの金属表面と裏面不純物との間あ
るいは裏面不純物と半導体基板との間にオーミツ
ク・コンタクトができない場合がある。このよう
な場合は一種のダイオード特性を示し、ステージ
に印加された電圧が半導体基板に正しく印加され
ない。このため、半導体装置特性試験時に半導体
装置が正しく動作せず、良品を不良品と判断して
しまうことが起る。
体装置に印加される。ところで半導体ウエハーの
裏面には半導体装置製造時に拡散された不純物を
含んだ層がある。このため、不純物の種類によつ
ては、ステージの金属表面と裏面不純物との間あ
るいは裏面不純物と半導体基板との間にオーミツ
ク・コンタクトができない場合がある。このよう
な場合は一種のダイオード特性を示し、ステージ
に印加された電圧が半導体基板に正しく印加され
ない。このため、半導体装置特性試験時に半導体
装置が正しく動作せず、良品を不良品と判断して
しまうことが起る。
本発明の目的は、上記のステージからの電圧が
半導体基板に正しく印加されない問題を解決し、
半導体装置の良、不良を正しく判定する試験方法
を提供することにある。
半導体基板に正しく印加されない問題を解決し、
半導体装置の良、不良を正しく判定する試験方法
を提供することにある。
本発明は、複数個の半導体装置を含む半導体ウ
エハーの特性試験において、被試験中の半導体装
置の周辺の半導体基板露出部分に、複数の探針を
あてて、その探斜から半導体基板に電圧を印加し
て、試験を行うことを特徴とする半導体装置の試
験方法である。
エハーの特性試験において、被試験中の半導体装
置の周辺の半導体基板露出部分に、複数の探針を
あてて、その探斜から半導体基板に電圧を印加し
て、試験を行うことを特徴とする半導体装置の試
験方法である。
本発明によれば、ウエハープローバーのステー
ジから正しく電圧が印加されなくても、被試験中
の半導体装置の周辺の半導体基板が露出した部分
に探針をあてて、電圧を直接半導体基板に印加す
るため、裏面から電圧を印加する場合と違つて、
正しく電圧を印加することができ、半導体装置の
試験が正しく行なわれる。また、電圧は複数の探
針より印加されるので半導体装置内で殆んど均一
にできるので、半導体装置の試験が正しく行なわ
れる。
ジから正しく電圧が印加されなくても、被試験中
の半導体装置の周辺の半導体基板が露出した部分
に探針をあてて、電圧を直接半導体基板に印加す
るため、裏面から電圧を印加する場合と違つて、
正しく電圧を印加することができ、半導体装置の
試験が正しく行なわれる。また、電圧は複数の探
針より印加されるので半導体装置内で殆んど均一
にできるので、半導体装置の試験が正しく行なわ
れる。
以下図面を用いて説明する。
第１図は、半導体ウエハー上の半導体装置の配
列を示す模式図、第２図は、本発明の実施例を示
す被試験中の半導体装置を示す図であり、第１図
のＡ部を拡大して示している。
列を示す模式図、第２図は、本発明の実施例を示
す被試験中の半導体装置を示す図であり、第１図
のＡ部を拡大して示している。
半導体ウエハー１１上には半導体装置２が複数
個作られている。被試験中の半導体装置３の電極
パツド群７には、測定用探針群４があてられてい
る。被試験中の半導体装置３の周辺には、半導体
基板が露出した部分６が形成されており、ここに
探針群５により電圧が印加されている。この方法
で半導体基板に電圧を印加すると、裏面から電圧
を印加する場合と違つて、直接探針群から半導体
基板に電圧を印加するため、正しい電圧を半導体
基板に印加することができる。このため、半導体
装置の試験を行なうことができる。
個作られている。被試験中の半導体装置３の電極
パツド群７には、測定用探針群４があてられてい
る。被試験中の半導体装置３の周辺には、半導体
基板が露出した部分６が形成されており、ここに
探針群５により電圧が印加されている。この方法
で半導体基板に電圧を印加すると、裏面から電圧
を印加する場合と違つて、直接探針群から半導体
基板に電圧を印加するため、正しい電圧を半導体
基板に印加することができる。このため、半導体
装置の試験を行なうことができる。
第１図は半導体ウエハー上の半導体上の半導体
ウエハー上の配列を示す平面図、第２図は本発明
の実施例を示す図である。 尚、図において１……半導体ウエハー、２……
半導体装置、３……被試験中の半導体装置、４…
…測定用探針群、５……半導体基板に電圧を印加
する探針、６……半導体基板が露出した部分、７
……半導体装置の電極パツド群である。
ウエハー上の配列を示す平面図、第２図は本発明
の実施例を示す図である。 尚、図において１……半導体ウエハー、２……
半導体装置、３……被試験中の半導体装置、４…
…測定用探針群、５……半導体基板に電圧を印加
する探針、６……半導体基板が露出した部分、７
……半導体装置の電極パツド群である。
Claims (1)
- １ 複数個の半導体素子を含む半導体ウエハーの
特性試験いおいて、被試験中の半導体素子周辺の
半導体基板露出部分に同電位の複数の探針を当接
し、前記探針と前記半導体ウエハー表面の電極群
に当接した探針のみを用いて試験を行なうことを
特徴とする、半導体ウエハーの試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8657881A JPS57201041A (en) | 1981-06-05 | 1981-06-05 | Testing method for semiconductor wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8657881A JPS57201041A (en) | 1981-06-05 | 1981-06-05 | Testing method for semiconductor wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57201041A JPS57201041A (en) | 1982-12-09 |
| JPS6123654B2 true JPS6123654B2 (ja) | 1986-06-06 |
Family
ID=13890882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8657881A Granted JPS57201041A (en) | 1981-06-05 | 1981-06-05 | Testing method for semiconductor wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57201041A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152140A (en) * | 1981-03-14 | 1982-09-20 | Nec Home Electronics Ltd | Measurement of characteristic of semiconductor device |
-
1981
- 1981-06-05 JP JP8657881A patent/JPS57201041A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57152140A (en) * | 1981-03-14 | 1982-09-20 | Nec Home Electronics Ltd | Measurement of characteristic of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57201041A (en) | 1982-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1264868A (en) | Semiconductor defect monitor for diagnosing processing-induced defects | |
| JPH0342503B2 (ja) | ||
| EP0374466A1 (en) | In-line process monitors for thin film wiring | |
| JPH0245339B2 (ja) | Handotaishusekikairosochi | |
| JPS6123654B2 (ja) | ||
| JP3093216B2 (ja) | 半導体装置及びその検査方法 | |
| JP2657315B2 (ja) | プローブカード | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JPS618939A (ja) | 半導体装置 | |
| JPS6137777B2 (ja) | ||
| JP2001110858A (ja) | 半導体装置およびその製造方法、ならびにバーンイン装置 | |
| JPH05206383A (ja) | 半導体ウエハー及びその検査方法 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPH0823013A (ja) | ウエハー用プローバ | |
| JPH0566732B2 (ja) | ||
| JPS5814608Y2 (ja) | ウエハ−検査装置 | |
| JP3771016B2 (ja) | ウェハ一括型プローブカードによる検査に適した半導体装置およびその検査方法ならびにプローブカード | |
| US7123042B2 (en) | Methods, apparatus and systems for wafer-level burn-in stressing of semiconductor devices | |
| JPH0262947B2 (ja) | ||
| JPH05211219A (ja) | 半導体記憶装置のバーンイン方法 | |
| JP2826400B2 (ja) | 半導体装置の検査方法 | |
| JPS5918864B2 (ja) | 半導体ウエハ−検査装置 | |
| JPS6218037Y2 (ja) | ||
| JPH03185744A (ja) | 半導体素子 | |
| JPH11126807A (ja) | 半導体集積回路の検査方法 |