JPS62194681A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62194681A JPS62194681A JP61037765A JP3776586A JPS62194681A JP S62194681 A JPS62194681 A JP S62194681A JP 61037765 A JP61037765 A JP 61037765A JP 3776586 A JP3776586 A JP 3776586A JP S62194681 A JPS62194681 A JP S62194681A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- measurement
- resistor
- bias
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000005259 measurement Methods 0.000 claims abstract description 25
- 230000009977 dual effect Effects 0.000 claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000000523 sample Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 238000010276 construction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分骨〕
乙の発明は、ウェハ上でマイクロ波特性の測定が可能な
半導体装置に関するものである。
半導体装置に関するものである。
第３図（ａ） 、 （ｂ）は従来のデｘ ７ ｋデー１
− Ｆ Ｅ Ｔのパターン図および回路図である。
− Ｆ Ｅ Ｔのパターン図および回路図である。
第３図（ａ）、 （ｂ）において、１はドレイン、２は
ソース、３は第１ゲート、４は第２ゲートである。
ソース、３は第１ゲート、４は第２ゲートである。
また第４図（ａ）〜（ｅ）はマイクロ波特性の測定時に
必要な回路を付加したデュアルゲ−１・ＦＥＴを示す回
路図である。
必要な回路を付加したデュアルゲ−１・ＦＥＴを示す回
路図である。
第４図（ａ）〜（ｅ）において、５は測定系の特性イン
ピーダンスと同じ値の抵抗器、６はＤＣ［所用の容量、
７はＲＦ遮断用のインダクタ、８はバイアス印加用端子
である。
ピーダンスと同じ値の抵抗器、６はＤＣ［所用の容量、
７はＲＦ遮断用のインダクタ、８はバイアス印加用端子
である。
次に従来のデュアルゲ−１・ＦＥＴのマイクロ波特性の
測定について説明する。
測定について説明する。
デュアルゲートＦ Ｅ Ｔのマイクロ波特性を表わすも
のとして、Ｓパラメータが用いられ、第１ゲート３を第
１のポート、ドし・イン１を第２のポート、第２ゲート
４を第３のポートとじて３ボートＳパラメータを測定す
る。しかし、通常のＳパラメータ測定装置は、２ボート
用が主であるため、第４図（ａ）〜（ｅ）に示すように
、ドレイン１．第１ゲート３、または第２ゲート４のい
ずれか１つの端子に測定系の特性インピーダンスと同じ
値の抵抗器５と、ＤＣ電流を遮断する容量６を付加して
２ボートのＳバラメークを測定し、その値から３ボート
でのＳパラメータの計算を行う。またバイアス印加のた
めに抵抗器５と容量６との間に、インダクタ７とバイア
ス印加用端子８を設ける。
のとして、Ｓパラメータが用いられ、第１ゲート３を第
１のポート、ドし・イン１を第２のポート、第２ゲート
４を第３のポートとじて３ボートＳパラメータを測定す
る。しかし、通常のＳパラメータ測定装置は、２ボート
用が主であるため、第４図（ａ）〜（ｅ）に示すように
、ドレイン１．第１ゲート３、または第２ゲート４のい
ずれか１つの端子に測定系の特性インピーダンスと同じ
値の抵抗器５と、ＤＣ電流を遮断する容量６を付加して
２ボートのＳバラメークを測定し、その値から３ボート
でのＳパラメータの計算を行う。またバイアス印加のた
めに抵抗器５と容量６との間に、インダクタ７とバイア
ス印加用端子８を設ける。
上記のような従来の半導体装置では、マイクロ波特性の
測定を行う場合に抵抗器５および容ｆ＃、６等を付加し
なければならず、複雑なアセンブリ工程を経た後でなけ
れば測定を行うことができなかった。またアセンブリ時
にチップの端子と測定系との接続に用いられる金ワイヤ
・コネクタ等の影響により正確なＳパラメータの測定が
困難であるという問題点があった。
測定を行う場合に抵抗器５および容ｆ＃、６等を付加し
なければならず、複雑なアセンブリ工程を経た後でなけ
れば測定を行うことができなかった。またアセンブリ時
にチップの端子と測定系との接続に用いられる金ワイヤ
・コネクタ等の影響により正確なＳパラメータの測定が
困難であるという問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、ウェハ上でマイクロ波特性を高い精度で容易に測
定できる半導体装置を得ることを目的とする。
ので、ウェハ上でマイクロ波特性を高い精度で容易に測
定できる半導体装置を得ることを目的とする。
この発明に係る半導体装置は、デュアルゲ−１・ＦＥＴ
ｒｅ測定する測定系の特性インピーダンスと同じ抵抗値
の抵抗器と容量とが直列に接続され、抵抗器と容量間に
バイアス印加用の電極を有する測定用の回路を、デュア
ルゲ−１・ＦＥＴの第１ゲート、第２ゲートまたはドレ
インのうちのいずれかの端子に接続して形成したもので
ある。
ｒｅ測定する測定系の特性インピーダンスと同じ抵抗値
の抵抗器と容量とが直列に接続され、抵抗器と容量間に
バイアス印加用の電極を有する測定用の回路を、デュア
ルゲ−１・ＦＥＴの第１ゲート、第２ゲートまたはドレ
インのうちのいずれかの端子に接続して形成したもので
ある。
この発明においては、マイクロ波特性の測定を行う際に
第１ゲート、第２ゲートまた（よドレインのうちのいず
れかの端子に回路を付加することなく測定を行うことが
できる。
第１ゲート、第２ゲートまた（よドレインのうちのいず
れかの端子に回路を付加することなく測定を行うことが
できる。
第１図（ａ）、 （ｂ）はこの発明の半導体装置の一実
施例を示すパターン図および回路図である。
施例を示すパターン図および回路図である。
第１図（ａ）、 （ｂ）において、第３図ｈ）、 （ｂ
）と同一符号は同一部分を示し、１０は測定用の回路で
、下記１１〜１３の各部からなる。すなわち、１１は測
定を行う測定系の特性インピーダンスと同じ抵抗値の抵
抗器で、基板上にイオン注入により形成する。１２はＤ
Ｃｉ！断用の容量、１３はバイアス印加用の電極となる
パッド、１４は前記第１ゲート３に接続されているコプ
レーナ線路、１５は前記第２ゲート４に接続されている
コプレーナ線路であり、これらの素子はすべてＧａＡｓ
の同一半導体基板上に形成されている。
）と同一符号は同一部分を示し、１０は測定用の回路で
、下記１１〜１３の各部からなる。すなわち、１１は測
定を行う測定系の特性インピーダンスと同じ抵抗値の抵
抗器で、基板上にイオン注入により形成する。１２はＤ
Ｃｉ！断用の容量、１３はバイアス印加用の電極となる
パッド、１４は前記第１ゲート３に接続されているコプ
レーナ線路、１５は前記第２ゲート４に接続されている
コプレーナ線路であり、これらの素子はすべてＧａＡｓ
の同一半導体基板上に形成されている。
次にマイクロ波特性の測定について説明する。
マイクロ波特性の測定をする場合には、第２図に示すよ
うにコプレーナ線路よりなるＲＦプローブニードル２１
ａ、２１ｂを設置し、バイアス印加用のバッド１３にプ
ローブニードル２２により電圧を印加して測定を行うが
、ＲＦプローブを使用できるのでその精度は高くなる。
うにコプレーナ線路よりなるＲＦプローブニードル２１
ａ、２１ｂを設置し、バイアス印加用のバッド１３にプ
ローブニードル２２により電圧を印加して測定を行うが
、ＲＦプローブを使用できるのでその精度は高くなる。
そして、第４図（ａ）〜（ｅ）に示すのと等価な回路を
同一ウェハ上に形成しているので、上記と同様の方法で
ただちに測定することができ、その結果よりデュアルゲ
−１・ＦＥＴの３ボートＳパラメータを計算することが
できる。
同一ウェハ上に形成しているので、上記と同様の方法で
ただちに測定することができ、その結果よりデュアルゲ
−１・ＦＥＴの３ボートＳパラメータを計算することが
できる。
なお、上記実施例ではＧａＡｓ基板を用いたが、その他
Ｓｉ等の半導体基板でもよい。
Ｓｉ等の半導体基板でもよい。
また抵抗器１１にはイオン注入によって形成された抵抗
を用いたが、その他の金属薄膜を用いた抵抗でもよい。
を用いたが、その他の金属薄膜を用いた抵抗でもよい。
この発明は以上説明したとおり、デュアルゲート Ｆ
Ｅ Ｔが形成されたウェハにおいて、デュアルゲートＦ
Ｅ Ｔ ＊ ｍｌ定する測定系の特性インピーダンス
と同じ抵抗値の抵抗器と容量とが直列に接続され、抵抗
器と容量間にバイアス印加用の電極を有する測定用の回
路を、デュアルゲ−１・Ｆ Ｅ ’［’の第１ゲート、
第２ゲートまたはドレインのうちのいずれかの端子に接
続して形成したので、マイクロ波特性の測定を行う際に
第１ゲート、第２ゲートまたはドレインのうちのいずれ
かの端子に回路を付加する必要がなくなり、マイクロ波
特性をを容易に測定できるという効果がある。
Ｅ Ｔが形成されたウェハにおいて、デュアルゲートＦ
Ｅ Ｔ ＊ ｍｌ定する測定系の特性インピーダンス
と同じ抵抗値の抵抗器と容量とが直列に接続され、抵抗
器と容量間にバイアス印加用の電極を有する測定用の回
路を、デュアルゲ−１・Ｆ Ｅ ’［’の第１ゲート、
第２ゲートまたはドレインのうちのいずれかの端子に接
続して形成したので、マイクロ波特性の測定を行う際に
第１ゲート、第２ゲートまたはドレインのうちのいずれ
かの端子に回路を付加する必要がなくなり、マイクロ波
特性をを容易に測定できるという効果がある。
第１図（ａ）、 （ｂ）はこの発明の半導体装置の−実
施例を示すパターン図および＠略図、第２図は同じく測
定例を示す図、第３図（ａ）、 （ｂ）は従来のデュア
ルゲ−１・ＦＥＴのパターン図および回路図、第４図（
ａ）〜（ｅ）はマイクロ波特性の測定時に必要な回路を
付加したデュアルゲー＋−Ｆ Ｅ Ｔを示ず回路図であ
る。 図において、１ばドレイン、２はソース、３は第１’７
’−１−１４は第２ケ−１−１１０１，ｔｉｍ定用（７
）回路、１１は抵抗器、１２は容量、１３はパッド、１
４．１５はコプレーナＳ路である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第３図 （ａ） （ｂ） 第４図
施例を示すパターン図および＠略図、第２図は同じく測
定例を示す図、第３図（ａ）、 （ｂ）は従来のデュア
ルゲ−１・ＦＥＴのパターン図および回路図、第４図（
ａ）〜（ｅ）はマイクロ波特性の測定時に必要な回路を
付加したデュアルゲー＋−Ｆ Ｅ Ｔを示ず回路図であ
る。 図において、１ばドレイン、２はソース、３は第１’７
’−１−１４は第２ケ−１−１１０１，ｔｉｍ定用（７
）回路、１１は抵抗器、１２は容量、１３はパッド、１
４．１５はコプレーナＳ路である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第１図 第３図 （ａ） （ｂ） 第４図
Claims (2)
- （１）デュアルゲートＦＥＴが形成されたウェハにおい
て、前記デュアルゲートＦＥＴを測定する測定系の特性
インピーダンスと同じ抵抗値の抵抗器と容量とが直列に
接続され、前記抵抗器と容量間にバイアス印加用の電極
を有する測定用の回路を、前記デュアルゲートＦＥＴの
第１ゲート、第２ゲートまたはドレインのうちのいずれ
かの端子に接続して形成したことを特徴とする半導体装
置。 - （２）第１ゲート、第２ゲートまたはドレインのうちの
測定用の回路と接続されない端子が、コプレーナ線路と
接続されていることを特徴とする特許請求の範囲第（１
）項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61037765A JPH0821719B2 (ja) | 1986-02-20 | 1986-02-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61037765A JPH0821719B2 (ja) | 1986-02-20 | 1986-02-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62194681A true JPS62194681A (ja) | 1987-08-27 |
| JPH0821719B2 JPH0821719B2 (ja) | 1996-03-04 |
Family
ID=12506563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61037765A Expired - Lifetime JPH0821719B2 (ja) | 1986-02-20 | 1986-02-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821719B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0434950A (ja) * | 1990-05-30 | 1992-02-05 | Nec Corp | 半導体集積回路装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110824326A (zh) * | 2019-11-15 | 2020-02-21 | 南京宏泰半导体科技有限公司 | 一种mosfet的测试方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54101285A (en) * | 1978-01-26 | 1979-08-09 | Nec Corp | Dual gate field effect transistor |
| JPS55151372A (en) * | 1979-05-16 | 1980-11-25 | Nec Corp | Ultrahigh frequency semiconductor device |
| JPS57160170A (en) * | 1981-03-30 | 1982-10-02 | Toshiba Corp | Field effect semiconductor device |
| JPS59141240A (ja) * | 1983-02-02 | 1984-08-13 | Sumitomo Electric Ind Ltd | 半導体装置の選別法 |
| JPS609172A (ja) * | 1983-06-29 | 1985-01-18 | Fujitsu Ltd | 半導体装置 |
| JPS6120359A (ja) * | 1984-07-09 | 1986-01-29 | Fujitsu Ltd | 半導体装置 |
-
1986
- 1986-02-20 JP JP61037765A patent/JPH0821719B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54101285A (en) * | 1978-01-26 | 1979-08-09 | Nec Corp | Dual gate field effect transistor |
| JPS55151372A (en) * | 1979-05-16 | 1980-11-25 | Nec Corp | Ultrahigh frequency semiconductor device |
| JPS57160170A (en) * | 1981-03-30 | 1982-10-02 | Toshiba Corp | Field effect semiconductor device |
| JPS59141240A (ja) * | 1983-02-02 | 1984-08-13 | Sumitomo Electric Ind Ltd | 半導体装置の選別法 |
| JPS609172A (ja) * | 1983-06-29 | 1985-01-18 | Fujitsu Ltd | 半導体装置 |
| JPS6120359A (ja) * | 1984-07-09 | 1986-01-29 | Fujitsu Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0434950A (ja) * | 1990-05-30 | 1992-02-05 | Nec Corp | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0821719B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7026829B2 (en) | Method for calibrating and de-embedding, set of devices for de-embedding and vector network analyzer | |
| JPH0434950A (ja) | 半導体集積回路装置 | |
| US6833722B2 (en) | Electronic circuit device with a short circuit switch using transistors and method of testing such a device | |
| JPS62194681A (ja) | 半導体装置 | |
| JPS63168581A (ja) | 集積回路のモニタ装置 | |
| JPS6211501B2 (ja) | ||
| US6320399B1 (en) | Measuring method for detecting a short-circuit between the turns of a coil integrated on a chip, and integrated circuit structure adapted to such a measuring method | |
| JP3174195B2 (ja) | チップ形電子部品の抵抗値測定方法 | |
| JPS62109334A (ja) | ウエハプロ−ビング装置 | |
| JPS62115783A (ja) | 半導体装置 | |
| JPH0335542A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH0427874A (ja) | 高周波素子測定用プローブヘッド | |
| JP2568495B2 (ja) | 半導体装置 | |
| JPH0128506B2 (ja) | ||
| JPH07151818A (ja) | 半導体集積回路装置 | |
| JPS62217627A (ja) | 半導体素子の探針装置 | |
| JPS618939A (ja) | 半導体装置 | |
| JPS63172435A (ja) | 半導体装置 | |
| JPH03255644A (ja) | 絶縁膜の信頼性評価方法 | |
| JPH0682534A (ja) | 半導体集積回路装置 | |
| JPH02155250A (ja) | 半導体装置とその特性測定方法 | |
| JPS58111533A (ja) | 入力回路 | |
| JPH0584844B2 (ja) | ||
| JPH03255968A (ja) | 回路素子の特性評価測定用回路 | |
| JPH09260442A (ja) | 集積回路装置 |