JPS63172435A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63172435A JPS63172435A JP356587A JP356587A JPS63172435A JP S63172435 A JPS63172435 A JP S63172435A JP 356587 A JP356587 A JP 356587A JP 356587 A JP356587 A JP 356587A JP S63172435 A JPS63172435 A JP S63172435A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- gate electrode
- resistances
- metals
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 230000005669 field effect Effects 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 29
- 239000002184 metal Substances 0.000 abstract description 29
- 238000005259 measurement Methods 0.000 abstract description 7
- 239000000523 sample Substances 0.000 abstract description 2
- 150000002739 metals Chemical class 0.000 abstract 6
- 238000001514 detection method Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は電界効果トランジスタ(以下、FETと略す)
のDC検査簡略化の方法に関するものである。
のDC検査簡略化の方法に関するものである。
従来の技術
近年、高周波利用技術の進歩と共に、高周波用FETの
ゲート電極長は極めて短いものが用いられるようになっ
ている。しかし、このゲート電極金属の断線および高抵
抗は、高周波特性の劣化をもたらすため、DC検査時に
判別する必要がある。
ゲート電極長は極めて短いものが用いられるようになっ
ている。しかし、このゲート電極金属の断線および高抵
抗は、高周波特性の劣化をもたらすため、DC検査時に
判別する必要がある。
以下に従来のゲート電極金属の断線の検出法について説
明する。
明する。
第2図は従来のヒ化ガリウム(GaAs)デュアルゲー
トFETのチップパターンを示すものである。第2図に
おいて、1はゲート1の電極金属、2はゲート2の電極
金属、3はソースの電極、4はドレインの電極、5は基
板である。
トFETのチップパターンを示すものである。第2図に
おいて、1はゲート1の電極金属、2はゲート2の電極
金属、3はソースの電極、4はドレインの電極、5は基
板である。
以上のように構成されたFETについて、以下そのゲー
ト電極金属の断線の検出方法を、ゲート電極金属1を例
にとって説明する。
ト電極金属の断線の検出方法を、ゲート電極金属1を例
にとって説明する。
この場合のゲート電極金属の断線の検出方法は、ドレイ
ン−ソース間に電圧を印加し、ゲート電極金属1にピン
チオフ電圧以下の電圧を印加したときのドレイン電流を
測定する方法である。
ン−ソース間に電圧を印加し、ゲート電極金属1にピン
チオフ電圧以下の電圧を印加したときのドレイン電流を
測定する方法である。
発明が解決しようとする問題点
しかしながら上記の従来の構成では、第3図のA−B断
面図に示すように、断線部分の間隔が狭い場合、空乏層
でつながってしまい、検出できないことがある。これに
対して、ゲート抵抗を測定することにより、同時にゲー
ト断線を検出することが可能であるが、この測定は、測
定器内部で演算をする必要があるため、測定時間の増大
をもたらし、また、再現性が必らずしも良くないという
欠点を有していた。
面図に示すように、断線部分の間隔が狭い場合、空乏層
でつながってしまい、検出できないことがある。これに
対して、ゲート抵抗を測定することにより、同時にゲー
ト断線を検出することが可能であるが、この測定は、測
定器内部で演算をする必要があるため、測定時間の増大
をもたらし、また、再現性が必らずしも良くないという
欠点を有していた。
本発明は上記従来の問題点を解決するもので、直接測定
により極めて容易にゲート電極金属断線の検出およびゲ
ート抵抗の測定が可能な半導体装置を提供することを目
的とする。
により極めて容易にゲート電極金属断線の検出およびゲ
ート抵抗の測定が可能な半導体装置を提供することを目
的とする。
問題点を解決するための手段
この目的を達成するために本発明の半導体装置は、ゲー
ト電極金属の両端に、同ゲート電極金属の導通抵抗測定
用の端子を設けた構成を有している。
ト電極金属の両端に、同ゲート電極金属の導通抵抗測定
用の端子を設けた構成を有している。
作用
この構成によって、ゲート電極金属の両端子間の抵抗を
直接測定することができる。
直接測定することができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第1図は本発明の第1の実施例における半導体装置のチ
ップパターンを示すものである。第1図において、6は
ゲート電極金属lの第1の電極パッド、7はゲート電極
金属2の第1の電極パッド、8はソース電極、9はドレ
イン電極、10はゲート電極金属1の第2の電極パッド
、11はゲート電極金属2の第2の電極パッドである。
ップパターンを示すものである。第1図において、6は
ゲート電極金属lの第1の電極パッド、7はゲート電極
金属2の第1の電極パッド、8はソース電極、9はドレ
イン電極、10はゲート電極金属1の第2の電極パッド
、11はゲート電極金属2の第2の電極パッドである。
以上のように構成された半導体装置について、以下その
測定法を説明する。
測定法を説明する。
ゲート電極金属1の両端に設けたパッド6.10に探針
を立て、一定電圧を印加したときに流れる電流を測定す
ることにより、その抵抗を測定する。ゲート電極金属2
についてもパッド7.11を用いて同様の測定を行なう
。
を立て、一定電圧を印加したときに流れる電流を測定す
ることにより、その抵抗を測定する。ゲート電極金属2
についてもパッド7.11を用いて同様の測定を行なう
。
以上のように本実施例によれば、ゲート金属の両端に抵
抗測定用の電極を設けることにより、ゲート電極金属の
断線の検出およびゲート電極金属抵抗の測定を容易に行
なうことができる。
抗測定用の電極を設けることにより、ゲート電極金属の
断線の検出およびゲート電極金属抵抗の測定を容易に行
なうことができる。
発明の効果
以上のように、本発明の半導体装置は、ゲート金属の両
端に抵抗測定用の電極を設けることにより、極めて容易
にゲート断線の検出およびゲート抵抗の測定を行なうこ
とができる。
端に抵抗測定用の電極を設けることにより、極めて容易
にゲート断線の検出およびゲート抵抗の測定を行なうこ
とができる。
第1図は本発明の第1の実施例における半導体装置のチ
ップパターン図、第2図は従来の半導体装置のチップパ
ターン図、第3図は第2図の半導体装置の線分ABにお
ける断面図である。 1・・・・・・ゲート1の電極、2・・・・・・ゲート
2の電極、3・・・・・・ソース電極、4・・・・・・
ドレイン電極、5・・・・・・基板、6・・・・・・ゲ
ート1の第1の電極、7・・・・・・ゲート2の第1の
電極、8・・・・・・ソース電極、9・・・・・・ドレ
イン電極、10・・・・・・ゲート1の第2の電極、1
1・・・・・・ゲート2の第2の電極、12・・・・・
・基板、13・・・・・・ゲート断線部分、14・・・
・・・空乏層。 代理人の氏名 弁理士 中尾敏男 ほか1名6−ゲート
lの第1の電極 7−・−ゲー)Zo第1I)電板 8− ンース電4反 9− どレイソ覧づ
ップパターン図、第2図は従来の半導体装置のチップパ
ターン図、第3図は第2図の半導体装置の線分ABにお
ける断面図である。 1・・・・・・ゲート1の電極、2・・・・・・ゲート
2の電極、3・・・・・・ソース電極、4・・・・・・
ドレイン電極、5・・・・・・基板、6・・・・・・ゲ
ート1の第1の電極、7・・・・・・ゲート2の第1の
電極、8・・・・・・ソース電極、9・・・・・・ドレ
イン電極、10・・・・・・ゲート1の第2の電極、1
1・・・・・・ゲート2の第2の電極、12・・・・・
・基板、13・・・・・・ゲート断線部分、14・・・
・・・空乏層。 代理人の氏名 弁理士 中尾敏男 ほか1名6−ゲート
lの第1の電極 7−・−ゲー)Zo第1I)電板 8− ンース電4反 9− どレイソ覧づ
Claims (1)
- 電界効果トランジスタのゲート電極の両端に、同ゲー
ト電極の抵抗測定用の端子を設けたことを特徴とする半
導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62003565A JP2548160B2 (ja) | 1987-01-09 | 1987-01-09 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62003565A JP2548160B2 (ja) | 1987-01-09 | 1987-01-09 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63172435A true JPS63172435A (ja) | 1988-07-16 |
JP2548160B2 JP2548160B2 (ja) | 1996-10-30 |
Family
ID=11560953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62003565A Expired - Fee Related JP2548160B2 (ja) | 1987-01-09 | 1987-01-09 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2548160B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05304175A (ja) * | 1991-07-23 | 1993-11-16 | Nec Corp | 電界効果トランジスタおよび高周波信号発振器および周波数変換回路 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5394570U (ja) * | 1976-12-29 | 1978-08-01 | ||
JPS5439578A (en) * | 1977-05-30 | 1979-03-27 | Tdk Corp | Field effect semiconductor device of isolation gate type |
JPS6188539A (ja) * | 1984-10-08 | 1986-05-06 | Nec Corp | Mos電界効果トランジスタ |
JPS61133664A (ja) * | 1984-12-03 | 1986-06-20 | Nec Corp | 半導体集積回路 |
JPS6260049U (ja) * | 1985-10-04 | 1987-04-14 | ||
JPS62131574A (ja) * | 1985-12-03 | 1987-06-13 | Toshiba Corp | 半導体装置 |
-
1987
- 1987-01-09 JP JP62003565A patent/JP2548160B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5394570U (ja) * | 1976-12-29 | 1978-08-01 | ||
JPS5439578A (en) * | 1977-05-30 | 1979-03-27 | Tdk Corp | Field effect semiconductor device of isolation gate type |
JPS6188539A (ja) * | 1984-10-08 | 1986-05-06 | Nec Corp | Mos電界効果トランジスタ |
JPS61133664A (ja) * | 1984-12-03 | 1986-06-20 | Nec Corp | 半導体集積回路 |
JPS6260049U (ja) * | 1985-10-04 | 1987-04-14 | ||
JPS62131574A (ja) * | 1985-12-03 | 1987-06-13 | Toshiba Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05304175A (ja) * | 1991-07-23 | 1993-11-16 | Nec Corp | 電界効果トランジスタおよび高周波信号発振器および周波数変換回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2548160B2 (ja) | 1996-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4238757A (en) | Field effect transistor for detection of biological reactions | |
US4508613A (en) | Miniaturized potassium ion sensor | |
EP0352940B1 (en) | Method of measuring specific contact resistivity of self-aligned contacts in integrated circuits | |
Gracia et al. | Test structures for ISFET chemical sensors | |
JPS647633A (en) | Method of screening gate oxide film on semiconductor | |
KR970013167A (ko) | 절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가방법 | |
Ahmad et al. | Investigation of AuGeNi contacts using rectangular and circular transmission line model | |
US20080105891A1 (en) | Method for determining self-heating free I-V characterstics of a transistor | |
JP2858390B2 (ja) | 縦型半導体装置の特性測定方法 | |
JPS63172435A (ja) | 半導体装置 | |
JP3475822B2 (ja) | パワーmosfetのオン抵抗測定方法及びパワーmosfetのオン抵抗測定装置並びにパワーmosfet | |
JPH0245339B2 (ja) | Handotaishusekikairosochi | |
JPS6148927A (ja) | 半導体装置 | |
JP3016297B2 (ja) | 電界効果トランジスタの測定方法 | |
JPH04373145A (ja) | 半導体装置とそれを用いた評価回路および評価方法 | |
JPS62194681A (ja) | 半導体装置 | |
SU601639A1 (ru) | Способ обнаружени пробо подзатворного диэлектрика транзистора в мдп интегральных схемах | |
KR100430419B1 (ko) | 반도체 소자의 전기적 특성 검사방법 | |
RU1775753C (ru) | Способ определени профил подвижности носителей зар да в полупроводниковых сло х | |
JPS6242378B2 (ja) | ||
JP2973709B2 (ja) | 半導体素子の製造方法 | |
JPH10284563A (ja) | 半導体装置および半導体表面・界面の評価方法 | |
JPH0555337A (ja) | Mosトランジスタ | |
JPS62239583A (ja) | 半導体装置 | |
JPS5768043A (en) | Measuring method and device for characteristics of semiconductor wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |