KR970013167A - 절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가방법 - Google Patents
절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가방법 Download PDFInfo
- Publication number
- KR970013167A KR970013167A KR1019960035724A KR19960035724A KR970013167A KR 970013167 A KR970013167 A KR 970013167A KR 1019960035724 A KR1019960035724 A KR 1019960035724A KR 19960035724 A KR19960035724 A KR 19960035724A KR 970013167 A KR970013167 A KR 970013167A
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- evaluation
- effect transistor
- voltage
- insulated gate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 접촉 저항을 제외한 절연 게이트 전계효과 트랜지스터의 특성 측정 및 접촉 저항을 포함한 트랜지스터의 특성과 접촉 저항 자체를 동시 측정할 수 있는 평가 소자 뿐만 아니라 상기 평가 소자를 이용한 평가 회로 및 평가 방법을 제공한다. 장방형 불순물 확산 영역(3)의 확장 영역에 게이트 전극(5)의 근방의 접속부(10; 드레인용 접속부) 및 다른 접속부(12; 소스용 접속부) 이외에 게이트 전극(5)과 떨어진 접속부(11 및 13)이 제공되고, 접속부(10 및 12)로부터 분기 배선된 2쌍의 단자(21, 21 및 23, 24)가 제공된다. 원방(remote)접속부(11 및 13)으로부터 배선된 한쌍의 단자 각각 및 단자들 (22 및 25)의 한 단자를 측정 단자로서 사용한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도 제4a 및 도 제4b도는 본 발명의 제1실시예에 따른 평가 소자의 구성을 각각 도시한 평면도 및 단면도, 제5도는, 제4a 및 제4b도에 도시된 평가 소자를 이용하는 평가 회로를 도시한 회로도,
제6도는 제4a 및 제4b도에 도시된 평가 소자를 이용하는 다른 평가 회로를 도시한 회로도,
제7a 및 제7b도는 본 발명의 제2실시예에 따른 평가 소자의 구성을 각각 도시한 평면도 및 단면도,
제8도는 도 제7a 및 도 제7b도에 도시된 평가 소자를 이용하는 평가 회로를 도시한 회로도,
제9도는 도 제7a 및 도 제7b도에 도시된 평가 소자를 이용하는 다른 평가 회로를 도시한 회로도
Claims (7)
- 반도체 기판의 소정 영역에 형성된 절연 게이트 전계효과 트랜지스터의 평가 소자에 있어서, 평가 대상인 절연 게이트 전계 효과 트랜지스터의 게이트 전극의 대향 측면 상에서 드레인과 소스 위의 양 방향으로 확대된 제1 및 제2불순물 확산층 영역과, 상기 확대된 제1 및 제2불순물 확산층 영역에 부가적으로 설치된 접속부를 거쳐 배선된 측정 단자를 포함하는 것을 특징으로 하는 절연 게이트 전계효과 트랜지스터의 평가 소자
- 제1항에 있어서, 상기 평가 소자는 상기 드레인의 단자 또는 상기 소스의 단자가 배선에 의해 접속되어 있는 접속부로부터 분기 배선된 측정용 단자를 더 포함하는 것을 특징으로 하는 절연 게이트 전계효과 트랜지스터의 평가 소자
- 제2항에 있어서, 상기 평가 소자는 상기 게이트 전극 상에 형성된 제1접속부와 상기 접속부로부터 연장되는 제1배선을 거쳐 상기 게이트 전극에 접속된 제1단자와, 상기 제1불순물 확산 영역에서 상기 게이트 전극에 근접하여 형성된 제2접속부와 상기 제2접속부로부터 분기된 제2배선을 거쳐 제1불순물을 확산층에 접속되어 있는 두 개의 제2 및 제3단자와, 상기 제2접속부보다 상기 게이트 전극으로부터 더 멀리 떨어진 상기 제1불순물 확산 영역에 형성된 제3접속부와 상기 제3접속부로부터 연장되는 제3배선을 거쳐 상기 제1불순물을 확산층에 접속되어 있는 제4단자와, 상기 제2불순물 확산 영역에서 상기 게이트 전극에 근접하여 형성된 제4접속부와 상기 제4접속부로부터 분기된 제4배선을 거쳐 제2불순물 확산층에 접속되어 있는 두 개의 제5 및 제6단자와, 상기 제4접속부보다 상기 게이트 전극으로부터 더 멀리 떨어진 상기 제2불순물 확산 영역에 형성된 제5접속부와 상기 제5접속부로부터 확장된 제5배선을 거쳐 상기 제2불순물 확산층에 접속되어 있는 제7단자를 포함하는 것을 특징으로 하는 절연 게이트 전계효과 트랜지스터의 평가 소자
- 제3항에 따른 평가 소자를 이용하는 절연 게이트 전계효과 트랜지스터용 평가 회로에 있어서, 상기 평가 회로는 전원에 접속된 상기 제4단자와 접지된 제7단자 사이에 접속된 전류계와, 상기 제3단자와 상기 제6단자 사이에 접속된 전압계와, 상기 제1단자와 상기 제6단자 사이에 접속된 다른 전압계와, 상기 제6단자와 상기 기판 사이에 접속된 다른 전압계를 포함하는 것을 특징으로 하는 절연 게이트 전계효과 트랜지스터의 평가 회로
- 제4항에 따른 평가 회로를 사용하는 절연 게이트 전계효과 트랜지스터의 평가 방법에 있어서, 상기 평가 방법은, 기준 전압으로 작용하는 소스 전압으로서의 상기 제6단자의 전압, 드레인 전압으로서의 상기 제3단자와 상기 제6단자 간의 전압차, 게이트 전압으로서의 상기 제1단자와 상기 제6단자간의 전압, 및 기판 전압으로서의 상기 기판과 상기 제6단자 간의 전압을 설정한 상태에서, 상기 제2 및 제4 접속부의 접촉저항을 제외한 상기 절연 게이트 전계효과 트랜지스터의 특성을 측정하는 것을 특징으로 하는 절연 게이트 전계효과 트랜지스터의 평가 방법
- 제3항에 있어서, 상기 평가 회로는 전원에 접속된 상기 제2단자와 접지된 상기 제5단자 사이에 접속된 전류계, 상기 제2단자와 상기 제5단자 사이에 접속된 전압계, 상기 제1단자와 상기 제5단자 사이에 접속된 다른 전압계, 상기 제5단자와 상기 기판 사이에 접속된 다른 전압계, 상기 제3단자와 상기 제4단자 사이에 접속된 또 다른 전압계, 및 상기 제6단자와 상기 제7단자 사이에 접속된 또 다른 전압계를 포함하는 것을 특징으로 하는 절연 게이트 전계효과 트랜지스터의 평가 회로
- 제6항에 따른 평가 회로를 이용하는 절연 게이트 전계효과 트랜지스터의 평가 방법에 있어서, 상기 평가 방법은 기준 전압으로 작용하는 소스 전압으로서의 상기 제5단자의 전압, 드레인 전압으로서의 상기 제2단자와 상기 제5단자 간의 전압차, 게이트 전압으로서의 상기 제1단자와 상기 제5단자 간의 전압 및 기판 전압으로서의 상기 기판과 상기 제5단자 간의 전압을 설정한 상태에서, 상기 제2 및 제4접속부의 접촉 저항을 포함하는 절연 게이트 전계효과 트랜지스터의 특성을 측정하고, 상기 제3단자와 상기 제4단자 간의 전압차와 전류로부터 상기 제2접속부의 저항을 측정하고 또한 상기 제6단자와 상기 제7단자 간의 전압차와 전류로부터 상기 제4접속부의 저항을 측정하는 것을 특징으로 하는 절연 게이트 전계효과 트랜지스터의 평가 방법
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP95-218875 | 1995-08-28 | ||
JP95218875 | 1995-08-28 | ||
JP7218875A JP2822951B2 (ja) | 1995-08-28 | 1995-08-28 | 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970013167A true KR970013167A (ko) | 1997-03-29 |
KR100237278B1 KR100237278B1 (ko) | 2000-01-15 |
Family
ID=16726683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960035724A KR100237278B1 (ko) | 1995-08-28 | 1996-08-27 | 절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5760600A (ko) |
JP (1) | JP2822951B2 (ko) |
KR (1) | KR100237278B1 (ko) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5872018A (en) * | 1997-05-05 | 1999-02-16 | Vanguard International Semiconductor Corporation | Testchip design for process analysis in sub-micron DRAM fabrication |
US5970311A (en) * | 1997-10-31 | 1999-10-19 | Advanced Micro Devices | Method and structure for optimizing the performance of a semiconductor device having dense transistors |
US6359461B1 (en) * | 1998-02-10 | 2002-03-19 | Advanced Micro Devices, Inc. | Test structure for determining the properties of densely packed transistors |
TW594993B (en) * | 2001-02-16 | 2004-06-21 | Sanyo Electric Co | Semiconductor device and manufacturing process therefor |
KR100451502B1 (ko) * | 2001-06-12 | 2004-10-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 및 이를 이용한 누설 전류 측정방법 |
KR100399976B1 (ko) * | 2001-11-23 | 2003-09-29 | 주식회사 하이닉스반도체 | 콘택 저항 측정용 테스트 패턴 및 그 제조 방법 |
US6812730B2 (en) * | 2003-03-13 | 2004-11-02 | Advanced Micro Devices, Inc. | Method for independent measurement of mosfet source and drain resistances |
JP4789747B2 (ja) * | 2006-08-15 | 2011-10-12 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその下層導電パターンのシート抵抗の測定方法 |
JP5009702B2 (ja) * | 2007-06-27 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 半導体評価素子、半導体集積回路装置および評価方法 |
DE102008014774B4 (de) * | 2008-03-18 | 2015-09-03 | Austriamicrosystems Ag | Halbleiteranordnung mit Testanschlüssen und Verfahren zur Messung eines Widerstandes zwischen zwei Anschlüssen eines Wafer-Level-Packages |
JP6419493B2 (ja) * | 2013-09-05 | 2018-11-07 | 株式会社半導体エネルギー研究所 | コンタクト抵抗測定パターン及び半導体装置 |
US9768085B1 (en) | 2016-07-25 | 2017-09-19 | International Business Machines Corporation | Top contact resistance measurement in vertical FETs |
US11024738B2 (en) * | 2019-03-13 | 2021-06-01 | International Business Machines Corporation | Measurement of top contact resistance in vertical field-effect transistor devices |
US11315453B1 (en) * | 2020-11-08 | 2022-04-26 | Innolux Corporation | Tiled display device with a test circuit |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3795859A (en) * | 1972-07-03 | 1974-03-05 | Ibm | Method and apparatus for determining the electrical characteristics of a memory cell having field effect transistors |
JPS5394570U (ko) * | 1976-12-29 | 1978-08-01 | ||
FR2656932B1 (fr) * | 1990-01-09 | 1992-05-07 | Sgs Thomson Microelectronics | Circuit de mesure du courant dans un transistor mos de puissance. |
JP3218614B2 (ja) * | 1991-04-01 | 2001-10-15 | 日本電気株式会社 | 半導体装置 |
JPH04373145A (ja) * | 1991-06-24 | 1992-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置とそれを用いた評価回路および評価方法 |
US5166608A (en) * | 1991-11-07 | 1992-11-24 | Advanced Micro Devices, Inc. | Arrangement for high speed testing of field-effect transistors and memory cells employing the same |
-
1995
- 1995-08-28 JP JP7218875A patent/JP2822951B2/ja not_active Expired - Fee Related
-
1996
- 1996-08-27 KR KR1019960035724A patent/KR100237278B1/ko not_active IP Right Cessation
-
1997
- 1997-08-27 US US08/917,757 patent/US5760600A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5760600A (en) | 1998-06-02 |
JP2822951B2 (ja) | 1998-11-11 |
JPH0964139A (ja) | 1997-03-07 |
KR100237278B1 (ko) | 2000-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970013167A (ko) | 절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가방법 | |
US6833726B2 (en) | SOI-LDMOS device with integral voltage sense electrodes | |
US5341003A (en) | MOS semiconductor device having a main unit element and a sense unit element for monitoring the current in the main unit element | |
KR830009653A (ko) | 집적회로의 보호장치 | |
KR950034767A (ko) | Mis형 반도체장치 | |
KR970705834A (ko) | 전원 반도체 장치(Power semiconductor devices) | |
KR950021509A (ko) | 보호 트랜지스터를 가진 반도체 장치 | |
KR960026941A (ko) | 반도체장치 | |
US6727563B1 (en) | Offset-reduced hall element | |
KR890005977A (ko) | 증폭기 장치 | |
KR950034760A (ko) | 반도체 장치 및 그 제조방법 | |
KR860002143A (ko) | 지역 접합용 테이프 | |
KR950015755A (ko) | 반도체 집적 회로장치 | |
US6169314B1 (en) | Layout pattern for improved MOS device matching | |
KR900013654A (ko) | 반도체 장치 | |
JPH07245401A (ja) | 縦型半導体装置の特性測定方法 | |
RU2072590C1 (ru) | Магнитоуправляемая логическая ячейка | |
KR100301794B1 (ko) | 트랜지스터의 소스/드레인간 저항 측정용 테스트 패턴 | |
JPH0586858B2 (ko) | ||
KR900004013A (ko) | 박막 트랜지스터회로 및 그 형성방법 | |
JP2017092466A (ja) | 半導体デバイス及び半導体デバイスの製造方法並びに車両用制御装置 | |
KR20020050926A (ko) | 반도체 디바이스의 테스트 패턴을 갖는 모스 트래지스터 | |
KR890016628A (ko) | 반도체 소자 | |
KR970024026A (ko) | 에칭 공정을 사용하여 비도전성이 될 수 있으며 프리데이터 시스템에서 동작가능한 도전성 디바이스 구조(A Conductive Device Structure that can be rendered Non-Conductive Using An Etch Process Operable in Predator System) | |
JPH09213762A (ja) | 半導体装置における絶縁性の評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20020918 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |