KR100451502B1 - 반도체 소자의 제조방법 및 이를 이용한 누설 전류 측정방법 - Google Patents

반도체 소자의 제조방법 및 이를 이용한 누설 전류 측정방법 Download PDF

Info

Publication number
KR100451502B1
KR100451502B1 KR10-2001-0032884A KR20010032884A KR100451502B1 KR 100451502 B1 KR100451502 B1 KR 100451502B1 KR 20010032884 A KR20010032884 A KR 20010032884A KR 100451502 B1 KR100451502 B1 KR 100451502B1
Authority
KR
South Korea
Prior art keywords
forming
film
plug
leakage current
storage node
Prior art date
Application number
KR10-2001-0032884A
Other languages
English (en)
Other versions
KR20020094962A (ko
Inventor
서민석
신승우
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0032884A priority Critical patent/KR100451502B1/ko
Publication of KR20020094962A publication Critical patent/KR20020094962A/ko
Application granted granted Critical
Publication of KR100451502B1 publication Critical patent/KR100451502B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 제조 공정 중 누설 전류를 측정하여 주요한 누설 전류에 대한 경로와 원인 분석을 가능하게 할 수 있는 반도체 소자의 제조방법 및 이를 이용한 누설 전류 측정방법에 관한 것으로, 본 발명의 반도체 소자의 제조방법은 웰 영역이 형성된 실리콘 기판을 제공하는 단계; 상기 실리콘 기판에 소자 분리막을 형성하는 단계; 상기 실리콘 기판 상부에 워드라인을 형성하는 단계; 상기 워드라인 양측의 실리콘 기판 내에 소오스/드레인 영역을 형성하는 단계; 상기 워드라인 상부에 비트라인용 플러그막과 스토리지 노드용 플러그막 및 상기 웰 영역과 접속하는 웰 접속용 플러그막을 구비하는 제1 층간절연막을 형성하는 단계; 상기 단계까지의 결과물 상에 제2 층간절연막을 형성하는 단계; 상기 제2 층간절연막에 상기 비트라인용 플러그막과 접속하는 비트라인을 형성하는 단계; 상기 비트라인이 형성된 결과물 상에 제3 층간절연막을 형성하는 단계; 상기 제3 층간절연막에 상기 스토리지 노드용 플러그막 및 웰 접속용 플러그막과 접속되는 플러그막을 형성하는 단계; 상기 플러그막이 형성된 전체구조 상에 금속막을 형성하는 단계; 및 상기 금속막을 일정부분 패터닝하여 누설 전류 모니터링을 위한 스토리지 노드용 패드부 및 웰 접속용 패드부를 각각 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공하는 것을 특징으로 한다.

Description

반도체 소자의 제조방법 및 이를 이용한 누설 전류 측정방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE AND METHOD FOR MEASURING LEAKAGE CURRENT USING IT}
본 발명은 반도체 소자의 제조방법 및 이를 이용한 누설전류 측정방법에 관한 것으로, 보다 구체적으로는, 반도체 공정의 전체 공정이 완료된 후 누설 전류를 모니터링 하지 않고, 중간 공정에서 누설 전류를 모니터링 할 수 있는 반도체 소자를 제조하여 이를 이용한 누설 전류를 측정할 수 있는 방법에 관한 것이다.
일반적으로, DRAM(Dynamic Random Access Memory) 소자에서는 캐패시터에 전하를 채웠을 때를 '1', 전하를 채우지 않았을 때를 '0'으로 인식하여 데이타를 저장하게 된다. 캐패시터에 채워진 전하는 여러 리키지 소스(leakage source)를 통하여 빠져나가게 되는데, 과도하게 전하가 빠져나가면 원하는 데이타를 저장하지 못하게 된다. 따라서 주기적으로 전하를 다시 채워주는, 즉 데이타를 다시 저장하는 리프레쉬(refresh)가 필요하다.
이때, 누설전류가 크게 되면 리프레쉬 시간이 짧아지게 되므로 DRAM 소자의 리프레쉬 특성이 나빠져서 DRAM 소자의 리프레쉬 특성을 개선시키기 위해서 누설의 원인과 그 원인 부분에서의 누설 전류를 정확히 모니터링 할 필요가 있다.
DRAM 소자에서 리키지 소스는 캐패시터와 워드라인 또는 비트라인 사이의 리키지 등 여러가지가 있지만, 그 중에서도 리프레쉬 특성에 큰 영향을 주는 리키지 소스는 주로 정션 리키지에 관련된 소스들이다.
도 1은 종래의 DRAM 소자의 리프레쉬 특성에 영향을 주는 정션 리키지 커런트 소스(junction leakage current source)를 설명하기 위한 공정 단면도를 도시한것이다.
도시된 바와같이, 소자 분리막(2)을 구비하는 실리콘 기판(1)을 제공한다.실리콘 기판(1)상에는 트랜지스터(3)를 구비하는데, 트랜지스터(3)의 형성공정은 도면에 도시되어 있지 않지만 통상의 공정대로 게이트 절연막, 게이트용 도전막 및 질화막의 적층구조로 된 게이트와, 게이트 양측벽에 LDD(Lightly Doped Drain) 영역을 형성하기 위한 스페이서 및 게이트 양측의 실리콘 기판내에 형성된 소오스/드레인 영역(S/D)의 형성 공정을 포함한다.
또한, 트랜지스터(3) 상부에는 비트 라인(4) 및 캐패시터(5)를 구비하고, 도면에는 도시하지 않았지만 금속배선 등의 공정을 통해 반도체 공정을 완료한다.
여기서, DRAM 소자의 리프레쉬 특성에 큰 영향을 주는 정션 리키지 커런트 소스는 다음과 같다.
첫째, 드레인 영역(D)에서 칩의 백 사이드(back side)로 흐르는 리키지 커런트(a)와,
둘째, 소오스 영역(S)에서 칩의 백 사이드로 흐르는 리키지 커런트(b)와,
셋째, 소오스/드레인 영역(S/D)에서 옆쪽 웰의 소오스/드레인 영역으로 발생하는 웰 펀치(well punch)에 의한 리키지 커런트(c)와
넷째, 소오스 영역(S)에서 드레인 영역(D)으로 발생하는 펀치(punch)에 의한 리키지 커런트(d)가 그것이다.
그러나, DRAM 소자에서 리프레쉬 특성을 측정하는 종래의 방법은 반도체 메모리의 전체 공정이 완료된 후에 리키지 커런트의 양을 측정하는 것으로, 공정 중간에는 모니터링을 할 수 없다. 이것은 상기한 여러 리키지 커런트(a)(b)(c)(d)들을 모니터링 할 수 없으므로, 어느 것이 리프레쉬 특성에 주요한 영향을 미치는지 알 수 없다.
따라서, 상기 문제점을 해결하기 위해 안출된 본 발명의 목적은 반도체 공정의 전체 공정이 완료된 후 누설 전류를 모니터링 하지 않고, 중간 공정에서 누설 전류를 모니터링 할 수 있는 누설 전류 모니터링을 위한 반도체 소자의 제조방법 및 그 측정방법을 제공하는 데 있다.
도 1은 종래의 반도체 소자의 제조방법 및 이를 이용한 누설 전류 측정방법을 설명하기 위한 단면도.
도 2a 내지 도 2e는 본 발명의 반도체 소자의 제조방법 및 이를 이용한 누설 전류 측정방법을 설명하기 위한 단면도.
* 도면의 주요 부분에 대한 부호 설명 *
20 : 실리콘 기판 22 : P 웰
24 : 소자 분리막 26 : 워드라인
30 : 제1 층간절연막 32 : 콘택홀
34a : 비트라인용 플러그막 34b : 스토리지 노드용 플러그막
34c : 웰 접속용 플러그막 35 : 제2 층간절연막
36 : 비트라인 38 : 제3 층간절연막
40 : 비아홀 42 : 플러그막
44 : 스토리지 노드용 패드부 46 : 웰 접속용 패드부
상기 목적 달성을 위한 본 발명의 반도체 소자의 제조방법 및 이를 이용한 누설전류 측정방법에 있어서, 웰 영역이 형성된 실리콘 기판을 제공하는 단계; 상기 실리콘 기판에 소자 분리막을 형성하는 단계; 상기 실리콘 기판 상부에 워드라인을 형성하는 단계; 상기 워드라인 양측의 실리콘 기판 내에 소오스/드레인 영역을 형성하는 단계; 상기 워드라인 상부에 비트라인용 플러그막과 스토리지 노드용 플러그막 및 상기 웰 영역과 접속하는 웰 접속용 플러그막을 구비하는 제1 층간절연막을 형성하는 단계; 상기 단계까지의 결과물 상에 제2 층간절연막을 형성하는 단계; 상기 제2 층간절연막에 상기 비트라인용 플러그막과 접속하는 비트라인을 형성하는 단계; 상기 비트라인이 형성된 결과물 상에 제3 층간절연막을 형성하는 단계; 상기 제3 층간절연막에 상기 스토리지 노드용 플러그막 및 웰 접속용 플러그막과 접속되는 플러그막을 형성하는 단계; 상기 플러그막이 형성된 전체구조 상에 금속막을 형성하는 단계; 및 상기 금속막을 일정부분 패터닝하여 누설 전류 모니터링을 위한 스토리지 노드용 패드부 및 웰 접속용 패드부를 각각 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공하는 것을 특징으로 한다.
이때, 누설 전류의 측정방법은 상기 워드라인과 상기 비트 라인에는 전압을 인가하지 않고 상기 스토리지 노드용 패드부 및 웰 접속용 패드부에 전압을 인가하여 상기 드레인 영역에서 상기 실리콘 기판쪽으로 흐르는 누설 전류 측정할 수 있고, 또는 상기 워드 라인과 상기 스토리지 노드용 패드부에는 전압을 인가하지 않고, 상기 비트라인 및 웰 접속용 패드부에 전압을 인가하여 상기 소오스 영역에서 상기 실리콘 기판쪽으로 흐르는 누설 전류를 측정할 수도 있다.
또한, 상기 워드라인과 상기 비트라인에는 전압을 인가하지 않고, 상기 스토리지 노드용 패드부와 상기 소자분리막을 사이에 두고 분리된 다른 스토리지 노드용 패드부에 전압을 인가하여 웰 펀치에 의한 상기 드레인 영역과 상기 소자분리막을 사이에 둔 드레인 영역에 흐르는 누설 전류를 측정할 수 있으며, 아울러, 상기 워드라인에는 전압을 인가하지 않고, 상기 스토리지 노드용 패드부와 상기 비트라인에 전압을 인가하여 펀치에 의한 상기 소오스 영역에서 드레인 영역으로 흐르는 누설 전류를 측정할 수도 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2e는 본 발명의 반도체 소자의 제조방법 및 이를 이용한 누설 전류 측정방법을 설명하기 위한 단면도이다.
먼저, 도 2a에 도시된 바와같이, 실리콘 기판(20)에 P 웰(22)을 형성한다.상기 P 웰(22)은 바람직하게 마스크를 사용하지 않고 블랭킷으로 붕소 이온 주입을 실시하여 형성한다. 그 다음, 소자 형성 영역을 한정하는 소자분리막(24)을 형성한다.
그 다음, 도 2b에 도시된 바와같이, 소자분리막(24)을 구비하는 실리콘 기판(20) 상부에 트랜지스터를 형성한다. 이때, 트랜지스터의 형성공정은 통상의 공정대로 게이트 절연막, 게이트용 도전막 및 질화막의 적층구조로 된 워드라인(26)과, 워드라인(26) 양측벽에 LDD(Lightly Doped Drain) 영역을 형성하기 위한 스페이서(미도시) 및 워드라인(26) 양측의 실리콘 기판내에 형성된 소오스/드레인 영역(28a)(28b)의 형성 공정을 포함한다.
이때, 상기 소오스/드레인 영역(28a)(28b)은 아세닉 이온을 이용한 N+ 이온으로 형성됨이 바람직하다.
그 다음, 도 2c에 도시된 바와같이, 트랜지스터가 형성된 전체 구조상에 제1 층간절연막(30)을 형성한다. 그 다음, 스토리지 노드와 비트라인 노드 및 P 웰(22) 영역과 접속하는 노드를 형성하기 위해 제1 층간절연막(30)에 실리콘 기판(20) 소정부분을 노출시키는 콘택홀(32)을 형성한다.
이어서, 콘택홀(32)에 도전막, 바람직하게는 플러그 폴리실리콘막을 형성하여 비트라인용 플러그막(34a)과 스토리지 노드용 플러그막(34b) 및 웰 접속용 플러그막(34c)을 형성한다.
그 다음, 도 2d에 도시된 바와같이, 상기 플러그 폴리실리콘막 상부에 소정의 두께를 갖는 제2 층간 절연막(35)을 형성한다. 그 다음, 제2 층간 절연막(34)일부분을 식각하여 비트라인용 플러그막(34a) 소정부분을 노출시킨 다음, 상기 플러그막(34a)과 콘택하는 비트라인용 텅스텐 플러그막(33)을 매립한다. 이어서, 비트라인용 텅스텐 플러그막(33)이 형성된 결과물 전면에 비트라인용 금속막을 증착하고, 소정부분 패터닝하여 비트라인(36)을 형성한다. 그리고나서, 비트라인(36)이 형성된 결과물 전면에 이상산화 방지용 캡핑질화막(37), 예컨대, SiN막을 소정의 두께로 증착한다. 이어서, 캡핑질화막(37) 상부에 제3 층간절연막(38)을 증착한다.
그 다음, 도 2e에 도시된 바와같이, 제3 층간절연막(38) 일정부분을 식각하여 스토리지 노드용 플러그막(34b) 및 웰 접속용 플러그막(34c) 소정부분을 노출시키는 비아홀(40)을 형성한다. 이어서, 상기 스토리지 노드용 플러그막(34b)과 웰 접속용 플러그막(34c)에 각각 접속하는 플러그막(42)을 비아홀(40)에 형성한다. 그런다음, 통상적인 캐패시터 제조공정을 수행하기 전, 상기 플러그막(42)이 형성된 전체구조상에 금속막을 증착하고, 상기 금속막을 소정부분 패터닝하여 누설 전류 모니터링을 위한 스토리지 노드용 패드부(44) 및 웰 접속용 패드부(46)를 각각 형성한다. 이와같이 형성된 반도체 소자를 이용하여 리프레쉬 특성을 측정하기 위한 누설 전류를 모니터링한다.
누설 전류를 모니터링 하는 방법은 다음과 같다.
첫째, 드레인 영역(28b)에서 상기 실리콘 기판(20)쪽으로 흐르는 누설 전류(a)를 측정하기 위해 상기 워드라인(26)과 상기 비트 라인(36)에는 전압을 인가하지 않고 상기 스토리지 노드용 패드부(44) 및 웰 접속용 패드부(46)에 전압을 인가하여 누설 전류의 양을 측정한다.
둘째, 소오스 영역(28a)에서 상기 실리콘 기판(20)쪽으로 흐르는 누설 전류(b)를 측정하기 위해 워드 라인(26)과 상기 스토리지 노드용 패드부(44)에는 전압을 인가하지 않고, 상기 비트라인(36) 및 웰 접속용 패드부(46)에 전압을 인가하여 누설 전류의 양을 측정한다.
셋째, 웰 펀치(well punch)에 의한 상기 드레인 영역(28b)과 상기 소자분리막(24)을 사이에 둔 드레인 영역(28b)에 흐르는 누설 전류(c)를 측정하기 위해 워드라인(26)과 비트라인(36)에는 전압을 인가하지 않고, 스토리지 노드용 패드부(44)와 상기 소자분리막(24)을 사이에 두고 분리된 다른 스토리지 노드용 패드부(44)에 전압을 인가하여 누설 전류의 양을 측정한다.
넷째, 펀치(punch)에 의한 상기 소오스 영역(28a)에서 드레인 영역(28b)으로 흐르는 누설 전류(d)를 측정하기 위해 워드라인(26)에는 전압을 인가하지 않고, 스토리지 노드용 패드부(44)와 비트라인(36)에 전압을 인가하여 누설 전류의 양을 측정한다.
이에따라, 각각의 누설 전류의 원인이 발생하는 부분을 반도체 제조 공정 중에 측정함으로써 어느 부분이 리프레쉬 특성에 영향을 끼치는지 파악할 수 있다.
이후, 도면에는 도시하지 않았지만, 상기 누설 전류의 양을 각각 측정한 다음, 캐패시터 형성 등의 공정을 계속 수행하여 반도체 소자의 제조를 완료한다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을가진 자에게 있어 명백할 것이다.
상술한 본 발명의 반도체 소자의 제조방법 및 이를 이용한 누설 전류 측정방법에 의하면, 반도체 제조 공정의 중간 공정에서 누설 전류를 모니터링하여 누설 전류의 경로들에 대해 각각을 모니터링함으로써, 주요한 누설 전류에 대한 경로와 원인 분석을 가능하게 하여 DRAM 소자의 리프레쉬 특성의 개선을 용이하게 할 수 있다.

Claims (8)

  1. 웰 영역이 형성된 실리콘 기판을 제공하는 단계;
    상기 실리콘 기판에 소자 분리막을 형성하는 단계;
    상기 실리콘 기판 상부에 워드라인을 형성하는 단계;
    상기 워드라인 양측의 실리콘 기판 내에 소오스/드레인 영역을 형성하는 단계;
    상기 워드라인 상부에 비트라인용 플러그막과 스토리지 노드용 플러그막 및 상기 웰 영역과 접속하는 웰 접속용 플러그막을 구비하는 제1 층간절연막을 형성하는 단계;
    상기 단계까지의 결과물 상에 제2 층간절연막을 형성하는 단계;
    상기 제2 층간절연막에 상기 비트라인용 플러그막과 접속하는 비트라인을 형성하는 단계;
    상기 비트라인이 형성된 결과물 전면에 이상산화 방지용 캡핑질화막을 형성하는 단계;
    상기 캡핑질화막 상에 제3 층간절연막을 형성하는 단계;
    상기 제3 층간절연막에 상기 스토리지 노드용 플러그막 및 웰 접속용 플러그막과 접속되는 플러그막을 형성하는 단계;
    상기 플러그막이 형성된 전체구조 상에 금속막을 형성하는 단계; 및
    상기 금속막을 일정부분 패터닝하여 누설 전류 모니터링을 위한 스토리지 노드용 패드부 및 웰 접속용 패드부를 각각 형성하는 단계를 포함하는 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1항에 있어서,
    상기 웰은 붕소 이온 주입에 의한 P 웰인 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 2항에 있어서,
    상기 P 웰은 마스크를 사용하지 않고 블랭킷으로 이온주입하여 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1항에 있어서,
    상기 소오스/드레인 영역은 아세닉 이온을 이용한 N+ 이온으로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 제 1항에 의해 제조된 반도체 소자의 상기 워드라인과 상기 비트 라인에는 전압을 인가하지 않고, 상기 스토리지 노드용 패드부 및 웰 접속용 패드부에 전압을 인가하여 상기 드레인 영역에서 상기 실리콘 기판쪽으로 흐르는 누설 전류 측정방법.
  6. 제 1항에 의해 제조된 반도체 소자의 상기 워드 라인과 상기 스토리지 노드용 패드부에는 전압을 인가하지 않고, 상기 비트라인 및 웰 접속용 패드부에 전압을 인가하여 상기 소오스 영역에서 상기 실리콘 기판쪽으로 흐르는 누설 전류 측정방법.
  7. 제 1항에 의해 제조된 반도체 소자의 상기 워드라인과 상기 비트라인에는 전압을 인가하지 않고, 상기 스토리지 노드용 패드부와 상기 소자분리막을 사이에 두고 분리된 다른 스토리지 노드용 패드부에 전압을 인가하여, 웰 펀치에 의한 상기 드레인 영역과 상기 소자분리막을 사이에 둔 드레인 영역에 흐르는 누설 전류 측정방법.
  8. 제 1항에 의해 제조된 반도체 소자의 상기 워드라인에는 전압을 인가하지 않고, 상기 스토리지 노드용 패드부와 상기 비트라인에 전압을 인가하여 펀치에 의한 상기 소오스 영역에서 드레인 영역으로 흐르는 누설 전류 측정방법.
KR10-2001-0032884A 2001-06-12 2001-06-12 반도체 소자의 제조방법 및 이를 이용한 누설 전류 측정방법 KR100451502B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0032884A KR100451502B1 (ko) 2001-06-12 2001-06-12 반도체 소자의 제조방법 및 이를 이용한 누설 전류 측정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0032884A KR100451502B1 (ko) 2001-06-12 2001-06-12 반도체 소자의 제조방법 및 이를 이용한 누설 전류 측정방법

Publications (2)

Publication Number Publication Date
KR20020094962A KR20020094962A (ko) 2002-12-20
KR100451502B1 true KR100451502B1 (ko) 2004-10-06

Family

ID=27708798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0032884A KR100451502B1 (ko) 2001-06-12 2001-06-12 반도체 소자의 제조방법 및 이를 이용한 누설 전류 측정방법

Country Status (1)

Country Link
KR (1) KR100451502B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11352185A (ja) * 1998-06-11 1999-12-24 Hitachi Ltd 電子素子評価装置
KR100237278B1 (ko) * 1995-08-28 2000-01-15 가네꼬 히사시 절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가 방법
KR20000043191A (ko) * 1998-12-28 2000-07-15 김영환 반도체소자의 검사장치 제조방법
KR20010065696A (ko) * 1999-12-30 2001-07-11 박종섭 접촉저항 측정 패턴을 갖는 반도체 메모리장치의제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237278B1 (ko) * 1995-08-28 2000-01-15 가네꼬 히사시 절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가 방법
JPH11352185A (ja) * 1998-06-11 1999-12-24 Hitachi Ltd 電子素子評価装置
KR20000043191A (ko) * 1998-12-28 2000-07-15 김영환 반도체소자의 검사장치 제조방법
KR20010065696A (ko) * 1999-12-30 2001-07-11 박종섭 접촉저항 측정 패턴을 갖는 반도체 메모리장치의제조방법

Also Published As

Publication number Publication date
KR20020094962A (ko) 2002-12-20

Similar Documents

Publication Publication Date Title
US5296400A (en) Method of manufacturing a contact of a highly integrated semiconductor device
JP5476619B2 (ja) Ｓｏｉ型トランジスタを用いたメモリアレイ
KR100246162B1 (ko) 주변 회로 내의 트랜지스터 형성 방법
KR100451502B1 (ko) 반도체 소자의 제조방법 및 이를 이용한 누설 전류 측정방법
US20030116803A1 (en) Cylinder type transistor with vertical silicon-on-insulator structure and fabrication method thereof
US7588984B2 (en) Method to define a transistor gate of a DRAM and the transistor gate using same
US5981328A (en) Method of forming a high load resistance type static random access memory cell
KR970010680B1 (ko) 반도체장치 제조방법
KR20040048039A (ko) 반도체 소자의 제조 방법
KR100451489B1 (ko) 반도체소자의테스트패턴및그의형성방법
KR20040008477A (ko) 반도체 소자의 게이트전극의 불연속성 테스트 방법
KR100650624B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20000003877A (ko) 반도체 장치 및 그의 제조 방법
KR19990016224A (ko) 플레이트 전극 하부에 더미 비트라인을 갖는 반도체 장치의제조방법
JP2001230383A (ja) 半導体集積回路装置の製造方法
KR970004322B1 (ko) 반도체 장치의 캐패시터 제조방법
KR100390041B1 (ko) 디램 메모리 셀의 제조방법
KR100304284B1 (ko) 반도체소자의 콘택 형성방법
KR100583099B1 (ko) 반도체소자의 금속배선 형성방법
KR0126114B1 (ko) 반도체 메모리 장치 제조방법
KR20080088996A (ko) 반도체 소자의 테스트 패턴
KR100260487B1 (ko) 박막 전계효과 트랜지스터 제조방법
KR19990015448A (ko) 반도체 장치의 제조방법
KR20070082629A (ko) 반도체 소자의 제조방법
KR20000027928A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee