KR20020050926A - 반도체 디바이스의 테스트 패턴을 갖는 모스 트래지스터 - Google Patents

반도체 디바이스의 테스트 패턴을 갖는 모스 트래지스터 Download PDF

Info

Publication number
KR20020050926A
KR20020050926A KR1020000080232A KR20000080232A KR20020050926A KR 20020050926 A KR20020050926 A KR 20020050926A KR 1020000080232 A KR1020000080232 A KR 1020000080232A KR 20000080232 A KR20000080232 A KR 20000080232A KR 20020050926 A KR20020050926 A KR 20020050926A
Authority
KR
South Korea
Prior art keywords
pad
test
drain
line
gate
Prior art date
Application number
KR1020000080232A
Other languages
English (en)
Inventor
홍성권
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000080232A priority Critical patent/KR20020050926A/ko
Publication of KR20020050926A publication Critical patent/KR20020050926A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Abstract

모스 트랜지스터의 전압과 전류 특성을 측정하기 위한 패턴과 켈빈 저항 특성을 측정하기 위한 패턴을 결합하여 모스 트랜지스터를 제작한 후 소자의 특성을 측정한 후 게이트의 선폭을 계산하여 게이트 길이를 구하는 과정을 개선시킨 반도체 디바이스의 테스트 패턴을 갖는 모스 트랜지스터에 관한 것으로서, 소스 영역과 드레인 영역이 형성된 액티브 영역, 상기 액티브 영역에 연결된 게이트 라인과 그의 양단에 연장 형성된 게이트 패드들, 상기 액티브 영역의 드레인 영역에 컨택을 통하여 접속된 드레인 라인 및 그에 연장 형성된 드레인 패드, 상기 액티브 영역의 소스 영역에 컨택을 통하여 접속된 소스 라인 및 그에 연장 형성된 소스 패드, 상기 액티브 영역에 연결된 벌크 영역에 컨택을 통하여 접속된 벌크 라인 및 그에 연장 형성된 벌크 패드 및 상기 게이트 패드에 공동 컨택을 통하여 쌍으로 연결된 테스트 라인들 및 각 테스ㅌ 라인에 연장 형성된 테스트 패드들을 구비하여 이루어진다. 이 중 소스 패드, 드레인 패드 및 게이트 패드 및 벌크 패드는 각 위치의 전압 및 전류를 측정하기 위하여 이용될 수 있고, 상기 테스트 패드는 켈빈 저항을 측정하기 위하여 이용될 수 있다.

Description

반도체 디바이스의 테스트 패턴을 갖는 모스 트래지스터{MOS transistor having test patten for a semiconductor device}
본 발명은 반도체 디바이스의 테스트 패턴을 갖는 모스(MOS) 트래지스터에 관한 것으로서, 보다 상세하게는 모스 트랜지스터의 전압과 전류 특성을 측정하기 위한 패턴과 켈빈 저항 특성을 측정하기 위한 패턴을 결합하여 모스 트랜지스터를 제작한 후 소자의 특성을 측정한 후 게이트의 선폭을 계산하여 게이트 길이를 구하는 과정을 개선시킨 반도체 디바이스의 테스트 패턴을 갖는 모스 트랜지스터에 관한 것이다.
통상, 반도체 디바이스에 구현되는 트랜지스터 즉 소자를 측정하는 패턴은 도 1과 같이 형성된다.
모스 트랜지스터의 동작 특성은 도 1과 같은 구성에 의하여 각 위치의 전압과 전류 측정에 의하여 평가될 수 있다.
이를 위하여 모스 트랜지스터의 액티브 영역(10) 상부에 게이트 라인(12)이 형성되고, 게이트 라인(12)의 일단부에 게이트 패드(14)가 연장되어 형성된다.
그리고, 액티브 영역(10)의 드레인 영역은 컨택(28)을 통하여 드레인 라인(16)과 연결되고, 드레인 라인(16)의 일단부에 드레인 패드(18)가 연장되어 형성된다. 그리고, 액티브 영역(10)의 소스 영역은 컨택(30)을 통하여 소스 라인(20)과 연결되고, 소스 라인(20)의 일단부에 소스 패드(22)가 연장되어 형성된다. 또한, 벌크 영역은 컨택(32)을 통하여 벌크 라인(24)과 연결되고, 벌크 라인(24)의 일단부에 벌크 패드(26)가 연장되어 형성된다.
그리고, 이와 다르게 게이트 저항 특성을 측정하기 위한 켈빈 측정 패턴은 도 2와 같이 형성된다.
즉, 게이트 라인(12)의 양단이 공동컨택(42)을 통하여 한 쌍씩의 테스트 라인(44)이 연결되고, 각 테스트 라인(44)의 일단부에 테스트 패드(40)가 형성된다.
상술한 도 1 및 도 2의 구성을 이용하여 모스 트랜지스터는 제작된 후, 게이트 길이를 측정하기 위해서 다른 소자를 이용하여 측정이 이루어지며, 이는 정확도가 낮으며 게이트 선폭을 측정하는 시간이 매우 긴 단점이 있다.
본 발명의 목적은 테스트 소자의 구조를 개선하여 모스 트랜지스터를 제작한 후 소자의 특성을 측정한 후 켈빈 패턴을 이용하여 게이트 선폭을 계산함으로써 모스 트랜지스터의 게이트 길이를 쉽게 구하도록 함에 있다.
도 1은 종래의 반도체 디바이스의 각 지점의 전압과 전류 특성을 측정하기 위한 패턴을 갖는 모스 트랜지스터의 평면 레이아웃도
도 2는 종래의 반도체 디바이스의 켈빈 저항 특성을 측정하기 위한 패턴을 갖는 모스 트랜지스터의 평면 레이아웃도
도 3은 본 발명에 따른 반도체 디바이스의 테스트 패턴을 갖는 모스 트랜지스터의 바람직한 일실시예를 나타내는 평면 레이아웃도
본 발명에 따른 반도체 디바이스의 테스트 패턴을 갖는 모스 트래지스터는 소스 영역과 드레인 영역이 형성된 액티브 영역, 상기 액티브 영역에 연결된 게이트 라인과 그의 양단에 연장 형성된 게이트 패드들, 상기 액티브 영역의 드레인 영역에 컨택을 통하여 접속된 드레인 라인 및 그에 연장 형성된 드레인 패드, 상기 액티브 영역의 소스 영역에 컨택을 통하여 접속된 소스 라인 및 그에 연장 형성된 소스 패드, 상기 액티브 영역에 연결된 벌크 영역에 컨택을 통하여 접속된 벌크 라인 및 그에 연장 형성된 벌크 패드 및 상기 게이트 패드에 공동 컨택을 통하여 쌍으로 연결된 테스트 라인들 및 각 테스트 라인에 연장 형성된 테스트 패드들을 구비하여 이루어진다.
여기에서 소스 패드, 드레인 패드 및 게이트 패드 및 벌크 패드는 각 위치의 전압 및 전류를 측정하기 위하여 이용될 수 있고, 상기 테스트 패드는 켈빈 저항을 측정하기 위하여 이용될 수 있다.
이하, 본 발명에 따른 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.
본 발명은 모스 트랜지스터의 테스트 패턴과 켈빈 저항 측정 패턴이 결하된 구조를 갖는다.
도 3을 참조하면, 액티브 영역(100)은 드레인 영역과 소스 영역으로 구분되며 상부에 게이트 라인(120)이 형성된다.
액티브 영역(100)의 드레인 영역에 일단에 드레인 패드(104)가 형성된 드레인 라인(102)이 컨택(106)을 통하여 연결되며, 소스 영역에 일단에 소스 패드(110)가 형성된 소스 라인(108)이 컨택(112)을 통하여 연결된다.
그리고, 게이트 라인(120)의 양단에는 게이트 패드(122, 124)가 형성되고 각 게이트 패드(122, 124)는 컨택(121, 123)을 통하여 한 쌍의 테스트 라인(126a, 126b), (130a, 130b)이 연결된다. 그리고, 각 테스트 라인(126a, 126b, 130a, 130b)에는 테스트 패드(128a, 128b, 132a, 132b)가 각각 연장 형성된다.
또한, 벌크 영역(140)은 컨택(146)을 통하여 벌크 라인(142)과 연결되고, 벌크 라인(142)의 단부에는 벌크 패드(144)가 구성된다.
상술한 바와 같은 구성에 의하여 소자의 특성을 측정하기 위하여 각 지점의 전압과 전류 특성이 드레인 패드(104), 소스 패드(110), 벌크 패드(144) 및 게이트 패드(122, 124)를 통하여 측정될 수 있다.
그리고, 전류 특성이 상술한 바와 같이 완료된 후 켈빈 저항이 테스트 패드(126a, 126b, 130a, 130b)를 이용하여 측정되고, 게이트의 선폭이 계산될 수 있다.
모스 트랜지스터의 게이트 길이는 소자의 특성과 공정 능력 평가를 위해서 매우 중요한 요소 중의 하나이다. 그러나, 공정을 진행할 때마다 모든 소자의 게이트 길이를 측정하기는 실질적으로 어렵고, 또한 전체 웨이퍼에서 공정 데이터를 얻는것 또한 불가능하다.
본 발명에 의하여 모스 트랜지스터가 완성된 후 전기적 측정 기법을 통하여 게이트 길이를 모든 소자에 대하여 알 수 있다.
따라서, 본 발명에 의하면 모스 트랜지스터의 전기적 측정을 통하여 게이트의 길이를 측정하는 것이 짧은 시간과 저렴한 비용으로 개선됨으로써 공정 데이터 없이도 측정만으로 모스 트랜지스터의 게이트 길이를 구할 수 있는 효과가 있다.

Claims (3)

  1. 소스 영역과 드레인 영역이 형성된 액티브 영역,
    상기 액티브 영역에 연결된 게이트 라인과 그의 양단에 연장 형성된 게이트 패드들;
    상기 액티브 영역의 드레인 영역에 컨택을 통하여 접속된 드레인 라인 및 그에 연장 형성된 드레인 패드;
    상기 액티브 영역의 소스 영역에 컨택을 통하여 접속된 소스 라인 및 그에 연장 형성된 소스 패드;
    상기 액티브 영역에 연결된 벌크 영역에 컨택을 통하여 접속된 벌크 라인 및 그에 연장 형성된 벌크 패드; 및
    상기 게이트 패드에 공동 컨택을 통하여 쌍으로 연결된 테스트 라인들 및 각 테스ㅌ 라인에 연장 형성된 테스트 패드들;을 구비함을 특징으로 하는 반도체 디바이스의 테스트 패턴을 갖는 모스 트랜지스터
  2. 제 1 항에 있어서,
    상기 소스 패드, 상기 드레인 패드 및 상기 게이트 패드 및 상기 벌크 패드는 각 위치의 전압 및 전류를 측정하기 위하여 이용됨을 특징으로 하는 반도체 디바이스의 테스트 패턴을 갖는 모스 트랜지스터.
  3. 제 1 항에 있어서,
    상기 테스트 패드는 켈빈 저항을 측정하기 위하여 이용됨을 특징으로 하는 반도체 디바이스의 테스트 패턴을 갖는 모스 트랜지스터.
KR1020000080232A 2000-12-22 2000-12-22 반도체 디바이스의 테스트 패턴을 갖는 모스 트래지스터 KR20020050926A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000080232A KR20020050926A (ko) 2000-12-22 2000-12-22 반도체 디바이스의 테스트 패턴을 갖는 모스 트래지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000080232A KR20020050926A (ko) 2000-12-22 2000-12-22 반도체 디바이스의 테스트 패턴을 갖는 모스 트래지스터

Publications (1)

Publication Number Publication Date
KR20020050926A true KR20020050926A (ko) 2002-06-28

Family

ID=27684581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000080232A KR20020050926A (ko) 2000-12-22 2000-12-22 반도체 디바이스의 테스트 패턴을 갖는 모스 트래지스터

Country Status (1)

Country Link
KR (1) KR20020050926A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409372B1 (ko) * 2008-07-17 2014-06-18 삼성전자 주식회사 테스트 장치 및 반도체 집적 회로 장치
CN103904058A (zh) * 2014-03-20 2014-07-02 上海华力微电子有限公司 一种栅氧介质测试结构
KR20220094627A (ko) 2020-12-29 2022-07-06 심재린 저가형 전기모터형식의 지하주차장

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409372B1 (ko) * 2008-07-17 2014-06-18 삼성전자 주식회사 테스트 장치 및 반도체 집적 회로 장치
CN103904058A (zh) * 2014-03-20 2014-07-02 上海华力微电子有限公司 一种栅氧介质测试结构
KR20220094627A (ko) 2020-12-29 2022-07-06 심재린 저가형 전기모터형식의 지하주차장

Similar Documents

Publication Publication Date Title
US7011980B1 (en) Method and structures for measuring gate tunneling leakage parameters of field effect transistors
KR100940415B1 (ko) 배면 드레인 구조 웨이퍼의 온저항 측정방법
TW200528729A (en) Device monitor for RF and DC measurements
KR100237278B1 (ko) 절연 게이트 전계 효과 트랜지스터의 평가 소자와 그를 이용한 평가 회로 및 평가 방법
US6150669A (en) Combination test structures for in-situ measurements during fabrication of semiconductor devices
US8108175B2 (en) Method for determining self-heating free I-V characterstics of a transistor
KR20020050926A (ko) 반도체 디바이스의 테스트 패턴을 갖는 모스 트래지스터
US20100315115A1 (en) Method of characterizing a semiconductor device and semiconductor device
JP2001338962A (ja) シリサイド膜製造工程の評価試験装置
JPH07245401A (ja) 縦型半導体装置の特性測定方法
KR100223924B1 (ko) 전극의 라인폭을 측정하기 위한 테스트패턴
KR100591153B1 (ko) 2단자 켈빈 패턴 및 그 측정 방법
KR20150042404A (ko) 반도체 장치의 검사 방법 및 이에 사용되는 프로빙 어셈블리
US7764077B2 (en) Semiconductor device including semiconductor evaluation element, and evaluation method using semiconductor device
KR100301794B1 (ko) 트랜지스터의 소스/드레인간 저항 측정용 테스트 패턴
KR100396344B1 (ko) 모니터용 저항 소자 및 저항 소자의 상대적 정밀도의 측정방법
JP2004311799A (ja) 半導体試験装置
US5970311A (en) Method and structure for optimizing the performance of a semiconductor device having dense transistors
JPH0586858B2 (ko)
JP3615256B2 (ja) 半導体集積回路
Nose et al. Integrated current sensing device for micro IDDQ test
JP2548160B2 (ja) 半導体装置
KR20000020749A (ko) 반도체 소자의 테스트 패턴
JPH06216215A (ja) プローブカードにおける接触子構造
KR100252761B1 (ko) 게이트선폭 측정방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination