JP3475822B2 - パワーmosfetのオン抵抗測定方法及びパワーmosfetのオン抵抗測定装置並びにパワーmosfet - Google Patents

パワーmosfetのオン抵抗測定方法及びパワーmosfetのオン抵抗測定装置並びにパワーmosfet

Info

Publication number
JP3475822B2
JP3475822B2 JP34693198A JP34693198A JP3475822B2 JP 3475822 B2 JP3475822 B2 JP 3475822B2 JP 34693198 A JP34693198 A JP 34693198A JP 34693198 A JP34693198 A JP 34693198A JP 3475822 B2 JP3475822 B2 JP 3475822B2
Authority
JP
Japan
Prior art keywords
measuring
power mosfet
drain
resistance
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP34693198A
Other languages
English (en)
Other versions
JP2000171517A (ja
Inventor
展正 植田
忠司 那須
安部  博文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP34693198A priority Critical patent/JP3475822B2/ja
Publication of JP2000171517A publication Critical patent/JP2000171517A/ja
Application granted granted Critical
Publication of JP3475822B2 publication Critical patent/JP3475822B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、パワーMOSFE
Tのオン抵抗を高精度で測定する、パワーMOSFET
のオン抵抗測定方法及びオン抵抗測定装置並びに当該方
法または装置に使用されるパワーMOSFETに関す
る。
【0002】
【従来の技術】パワーMOSFETのオン抵抗値は素子
のスペックとして重要な値であり、素子の形成プロセス
が終了した後に検査工程において測定されるようになっ
ている。従来のオン抵抗の測定方法を図3に示す。オン
抵抗は、極めて小さい値(数mΩ程度)であるため、測
定を行う場合には、測定端子に測定機器のプローブが接
触することで生じる接触抵抗分も無視することができな
い。
【0003】そこで、パワーMOSFET1のドレイ
ン,ソースには、予め電流測定用の端子2a,2bと電
圧測定用の端子3a,3bとの計4個の端子を形成して
おき、端子2a,2bには電圧源4及び電流測定装置5
を接続し、端子3a,3bには電圧測定装置6を接続す
る。
【0004】そして、パワーMOSFET1のゲートに
はゲート電圧印加装置7を接続してゲート電圧を印加
し、パワーMOSFET1をオン状態にする。この時、
ドレイン電流をIとした場合のドレイン−ソース間電圧
Vを測定することで、端子2a,2b,3a,3b部分
に生じる接触抵抗の影響を排除してオン抵抗RONを求め
るようになっている(即ち、RON=V/I)。
【0005】
【発明が解決しようとする課題】しかしながら、測定用
の端子2a,2b及び3a,3bは、パワーMOSFE
T1本来の動作には無関係であり、しかも、測定装置の
プローブを接触させるため、それらの面積はパワーMO
SFET1本体の面積に比較してかなり大きな割合とな
る。そして、従来の測定方法においてはそのような端子
を4つ設ける必要があるため、素子のスペースを余分に
要することになっている。従って、その分ウエハ1面当
たりに形成可能なパワーMOSFETの個数を低下させ
ることになり、歩留まりに影響を与えるなどの問題を生
じていた。
【0006】本発明は上記事情に鑑みてなされたもので
あり、その目的は、測定に必要な端子数を削減した上
で、オン抵抗値を高精度で測定することができるパワー
MOSFETのオン抵抗測定方法及びパワーMOSFE
Tのオン抵抗測定装置、並びにその測定装置または測定
方法に使用される、測定用端子数を削減したパワーMO
SFETを提供することにある。
【0007】
【課題を解決するための手段】請求項1記載のパワーM
OSFETのオン抵抗測定方法によれば、パワーMOS
FETをオフ状態にして、ソース−ドレイン間に形成さ
れている寄生ダイオードに流れる順方向電流をI1 ,I
2 とした場合のソース−ドレイン間の各電圧V1 ,V2
を測定する。
【0008】この時、パワーMOSFETのソース,ド
レインに形成されている測定用端子と測定装置のプロー
ブとが接触している部分には接触抵抗が生じることか
ら、I1 ,V1 及びI2 ,V2 について電圧電流の関係
式を立てると、前記接触抵抗の値Rを含むことになる。
【0009】また、この時、寄生ダイオードに電流ID
が流れたことによって、前記電圧電流の関係式には寄生
ダイオードの端子電圧VD も含まれる。その端子電圧V
D は、ダイオードの電圧電流特性式、 ID =Is ・exp(qVD /kT) …(1) (但し、電圧VD が比較的大なる場合)に基づいて表現
することができる。
【0010】 また、パワーMOSFETをオン状態に
して、ドレイン電流をIとした場合のドレイン−ソース
間電圧Vを測定した場合にも、オン抵抗値RONの表現
式には接触抵抗分が含まれるが、以上の表現式を組み合
わせることによってオン抵抗値RONを、接触抵抗分を
含まない値として算出することが可能となる。従って、
パワーMOSFETに予め形成しておく測定用端子を2
端子のみとした場合であっても、従来と同様にオン抵抗
値RONを高精度で測定することができるので、パワー
MOSFET1素子当たりに必要なチップ面積をより少
なくすることができる。
【0011】また、請求項3記載のパワーMOSFET
のオン抵抗測定装置によれば、該装置をパワーMOSF
ETに接続するとオン抵抗RONの測定が自動的に行われ
るので、測定を容易に行うことができる。
【0012】更に、(1)式を変形することにより、電
流ID に基づく寄生ダイオードの端子電圧VD を表す式
は対数関数となることから、請求項2または4に記載し
たように、電流値I1 ,I2 を条件I1 >>I2 が成り
立つように設定することで前記右辺の値の差が明確にな
り、演算結果の正確性をより高めることができる。
【0013】
【発明の実施の形態】(第1実施例)以下、本発明の第
1実施例について図1を参照して説明する。尚、図3と
同一部分には同一符号を付して説明を省略し、以下異な
る部分についてのみ説明する。パワーMOSFET11
のドレイン,ソースには、夫々測定用端子12a,12
bが設けられている。そして、その測定用端子12a,
12bには、電圧源4及び電流測定装置5と電圧測定装
置6とが並列に接続されている。寄生ダイオード11a
は、パワーMOSFET11を形成したことにより、ド
レイン−ソース間に同時に形成されているものである。
【0014】尚、測定用端子12a,12b部分に介挿
されている抵抗13,13は、端子12a,12bと電
圧測定装置6や電流測定装置5等の測定用プローブが接
触することによって当該部分に生じる接触抵抗分(抵抗
値R)を表したものである。次に、本実施例の作用につ
いて説明する。 (a)先ず、パワーMOSFET11のゲートには、ゲ
ート電圧印加装置7によりゲート電圧を印加せずに、パ
ワーMOSFET11をオフ状態とする。そして、電流
測定装置5によって測定される電流値をI1 (例えば、
10mA程度)とした時に、パワーMOSFET11の
ドレイン−ソース間に印加される電圧V1 を電圧測定装
置6によって測定する。この時、パワーMOSFET1
1はオフであるから、電流I1 は殆ど寄生ダイオード1
1aに流れる。
【0015】ダイオードの電圧電流特性式(1)を、端
子電圧VD を表す式に変形すると、(2)式のようにな
る。 VD =(kT/q)ln(ID /Is ) …(2) ここで、kはボルツマン定数,qは電子の電荷,Tは絶
対温度,Is は逆方向飽和電流である。従って、電流I
1 が流れた時の測定系の電圧,電流の関係は、(3)式
によって表される。 V1 −2RI1 =(kT/q)ln(I1 /Is ) …(3)
【0016】(b)次に、(a)と同様にパワーMOS
FET11をオフ状態にしたままで、電流測定装置5に
よって測定される電流値をI2 (I1 >>I2 となるよ
うに、例えば100μA程度)とした時に、パワーMO
SFET11のソース−ドレイン間に印加される電圧V
2 を電圧測定装置6によって測定する。そして、電流I
2 が流れた時の測定系の電圧,電流の関係は、(4)式
によって表される。 V2 −2RI2 =(kT/q)ln(I2 /Is ) …(4) 尚、ここで、電流値I2 を条件I1 >>I2 が成り立つ
ように選択するのは、寄生ダイオード11aの端子電圧
VD を表す(3)式,(4)式の右辺が対数関数となる
ためである。即ち、電流値I1 ,I2 の差をより大きく
した方が前記右辺の値の差が明確になるので、演算結果
の正確性を一層高めることができる。
【0017】(c)それから、パワーMOSFET11
のゲートにゲート電圧印加装置7によりゲート電圧を印
加して、パワーMOSFET11をオン状態とする。そ
して、電圧源4の極性を(a),(b)の場合とは逆に
して、電流測定装置5により測定される電流値(ドレイ
ン電流)をIとした時に、パワーMOSFET11のソ
ース−ドレイン間に印加される電圧Vを電圧測定装置6
によって測定する。この時、パワーMOSFET11の
オン抵抗値をRONとすれば、 V=(RON+2R)I …(5) となる。
【0018】(d)以上の測定結果に基づいて、オン抵
抗値RONを算出する。先ず、(3)−(4)より、 V1 −V2 −2R(I1 −12 ) =(kT/q)ln(I1 /I2 )…(6) 即ち、寄生ダイオード11aについて逆方向飽和電流I
S を求めるのは極めて困難であることから、(3)及び
(4)式を用いて逆方向飽和電流IS を消去する。ここ
で、条件I1 >>I2 より、I1 −12 =I1 として、
(6)式を接触抵抗値Rを求める式に変形すると、 R=(1/2I1 ){V1 −V2 −(kT/q)ln(I1 /I2 )} …(7) となる。
【0019】そして、(5)式をオン抵抗値RONを求め
る式に変形して、(7)式を代入すると、 RON=(V/I)−2R =(V/I)−(1/I1 ) ×{V1 −V2 −(kT/q)ln(I1 /I2 )} …(8) となる。従って、(8)式に各測定によって得られた値
を代入することにより、接触抵抗13,13の影響を排
除してオン抵抗値RONを求めることができる。
【0020】以上のように本実施例によれば、パワーM
OSFET11に2つの測定用端子12a,12bを設
けて電流測定用の端子と電圧測定用の端子とを共通化
し、上記(a),(b),(c)の各プロセスに従って
測定を行い、各測定結果に基づいて(8)式によりパワ
ーMOSFET11のオン抵抗値RONを求めるようにし
た。
【0021】即ち、パワーMOSFET11がオフ状態
の場合に、寄生ダイオード11aに順方向電流を流すこ
とで、当該寄生ダイオード11aの端子電圧を考慮する
ことにより、測定用端子を2端子のみとしても、演算の
過程において接触抵抗13,13の影響を排除して、従
来と同様にオン抵抗値RONを高精度で測定することがで
きる。従って、パワーMOSFET11の1素子当たり
に必要なチップ面積をより少なくすることができる。
【0022】(第2実施例)図2は、本発明の第2実施
例を示すものであり、第1実施例と同一部分には同一符
号を付して説明を省略し、以下異なる部分についてのみ
説明する。第2実施例におけるパワーMOSFET11
のオン抵抗の測定方式自体は第1実施例と同様に行われ
るが、第2実施例では、測定系をオン抵抗測定装置(以
下、単に測定装置と称す)14として一体に構成してい
る。
【0023】即ち、測定装置14は、測定用のプローブ
14a,14bを備え、そのプローブ14a,14bを
パワーMOSFET11の測定用端子12a,12bに
接触させて測定を行うようになっている。また、測定装
置14は、第1実施例の電圧源4,電流測定装置5,電
圧測定装置6及びゲート電圧印加装置7に代わる、電圧
源15,電流測定部16,電圧測定部17及びゲート電
圧印加部18を内蔵している。
【0024】その電圧源15及び電流測定部16は、測
定装置14の内部において、極性切替え用のスイッチ1
9,20を介してプローブ14a,14bに接続されて
いる。即ち、電流測定部16の測定端子の一方は、スイ
ッチ19の可動接点19aに接続されており、電圧源1
5の正極は、スイッチ20の可動接点20aに接続され
ている。そして、スイッチ19の固定接点19b及びス
イッチ20の固定接点20cはプローブ14a側に接続
されており、スイッチ19の固定接点19c及びスイッ
チ20の固定接点20bはプローブ14b側に接続され
ている。
【0025】電圧源15,ゲート電圧印加部18並びに
スイッチ19及び20の制御は、制御演算部(測定手
段,演算手段)21によって行われるようになってい
る。制御演算部21は、マイクロコンピュータを中心と
して構成されており、電流測定部16及び電圧測定部1
7より与えられる測定結果をA/D変換して読み込むよ
うになっている。
【0026】次に、第2実施例の作用について説明す
る。制御演算部21は、第1実施例における測定プロセ
ス(a)〜(d)を順次実行するプログラムを内蔵して
いる。そして、プローブ14a,14bがパワーMOS
FET11の測定端子12a,12bに接続され、図示
しないスタートスイッチがオン操作されると、制御演算
部21は、自動的に測定プロセス(a)〜(c)の各測
定を行って得られた測定結果を(8)式に代入し、パワ
ーMOSFET11のオン抵抗の値RONを算出して、そ
のオン抵抗値RONを液晶パネルなどからなる表示部(図
示せず)に表示するようになっている。
【0027】その際、制御演算部21は、測定プロセス
(a)及び(b)においては、スイッチ19,20の可
動接点19a,20aを固定接点19b,20b側に接
続するようにし、測定プロセス(c)においては、可動
接点19a,20aを固定接点19c,20c側に接続
するようにして、パワーMOSFET11に接続する電
圧源15の極性を切り換えるようにする。
【0028】以上のように第2実施例によれば、測定装
置14のプローブ14a,14bをパワーMOSFET
11の測定端子12a,12bに接続すると、制御演算
部21がオン抵抗値RONの測定を自動的に行うようにし
たので、測定を容易に行うことができる。
【0029】本発明は上記し且つ図面に記載した実施例
にのみ限定されるものではなく、要旨を逸脱しない範囲
で適宜変形して実施することが可能である。例えば、I
1 とI2 との大小関係は、必ずしも条件I1 >>I2 を
満たすものに限らない。例えば、I1 >I2 であり、I
1 −I2 =I1 とみなす近似が成り立たない場合には、
(8)式第2項の“−(1/I1 )”を“−(1/2
(I1−I2 ))”として計算すれば良い。また、I1
<<I2 として、(8)式第2項の“−(1/I1 )”
を“−(1/I2 )”に置き換え、同第2項の“−(k
T/q)ln(I1 /I2 )”を“−(kT/q)ln
(I2 /I1 )”に置き換えて計算しても良い。I1,V
1 を測定する工程,I2,V2 を測定する工程,I,Vを
測定する工程の順序は任意に入れ替えても良い。本発明
の測定方法は、複数のユニットセルを並列に接続するこ
とで単体の素子として構成されるパワーMOSFET
や、或いは、前記ユニットセルの1つなど何れに適用し
ても良い。
【図面の簡単な説明】
【図1】本発明の第1実施例における、パワーMOSF
ETのオン抵抗値を測定する場合の電気的接続を示す図
【図2】本発明の第2実施例を示す図1相当図
【図3】従来技術を示す図1相当図
【符号の説明】
11はパワーMOSFET、11aは寄生ダイオード、
12a,12bは測定用端子、13は接触抵抗、14は
オン抵抗測定装置、21は制御演算部(測定手段,演算
手段)を示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−373145(JP,A) 特開 平8−330368(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 31/26 G01R 27/00 - 27/32 H01L 21/66

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 測定用端子がドレイン及びソースに夫々
    1つずつ設けられているパワーMOSFETをオフ状態
    にして、当該パワーMOSFETのソース−ドレイン間
    に形成されている寄生ダイオードに流れる順方向電流を
    I1とした場合のソース−ドレイン間の電圧V1を測定
    し、 前記パワーMOSFETをオフ状態にして、前記寄生ダ
    イオードに流れる順方向電流をI2とした場合のソース
    −ドレイン間の電圧V2を測定し、 前記パワーMOSFETをオン状態にして、当該パワー
    MOSFETに流れるドレイン電流をIとした場合のド
    レイン−ソース間電圧Vを測定し、 前記各測定結果に基づいて、前記パワーMOSFETの
    オン抵抗値RONを、前記パワーMOSFETのソー
    ス,ドレインに夫々形成されている測定用端子と各測定
    装置のプローブとの接触によって生じる接触抵抗分を含
    まない値として算出することを特徴とするパワーMOS
    FETのオン抵抗測定方法。
  2. 【請求項2】 前記電流値I1 と前記電流値I2 とは、
    条件I1 >>I2 が成り立つように設定されていること
    を特徴とする請求項3記載のパワーMOSFETのオン
    抵抗測定方法。
  3. 【請求項3】 測定用端子がドレイン及びソースに夫々
    1つずつ設けられているパワーMOSFETをオフ状態
    にして、当該パワーMOSFETのソース−ドレイン間
    に形成されている寄生ダイオードに流れる順方向電流を
    I1とした場合のソース−ドレイン間の電圧V1を測定
    し、前記パワーMOSFETをオフ状態にして、前記寄
    生ダイオードに流れる順方向電流をI2とした場合のソ
    ース−ドレイン間の電圧V2を測定し、前記パワーMO
    SFETをオン状態にして、当該パワーMOSFETに
    流れるドレイン電流をIとした場合のドレイン−ソース
    間電圧Vを測定する測定手段と、 前記各測定結果に基づいて、前記パワーMOSFETの
    オン抵抗値RONを、前記パワーMOSFETのソー
    ス,ドレインに夫々形成されている測定用端子と各測定
    装置のプローブとの接触によって生じる接触抵抗分を含
    まない値として算出する演算手段とを備えたことを特徴
    とするパワーMOSFETのオン抵抗測定装置。
  4. 【請求項4】 前記測定手段は、前記電流値I1 と前記
    電流値I2 とを、条件I1 >>I2 が成り立つように設
    定することを特徴とする請求項3記載のパワーMOSF
    ETのオン抵抗測定装置。
  5. 【請求項5】求項1または2記載のパワーMOSFE
    Tのオン抵抗測定方法、或いは請求項3または4記載の
    パワーMOSFETのオン抵抗測定装置に使用されるこ
    とを特徴とするパワーMOSFET。
JP34693198A 1998-12-07 1998-12-07 パワーmosfetのオン抵抗測定方法及びパワーmosfetのオン抵抗測定装置並びにパワーmosfet Expired - Lifetime JP3475822B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34693198A JP3475822B2 (ja) 1998-12-07 1998-12-07 パワーmosfetのオン抵抗測定方法及びパワーmosfetのオン抵抗測定装置並びにパワーmosfet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34693198A JP3475822B2 (ja) 1998-12-07 1998-12-07 パワーmosfetのオン抵抗測定方法及びパワーmosfetのオン抵抗測定装置並びにパワーmosfet

Publications (2)

Publication Number Publication Date
JP2000171517A JP2000171517A (ja) 2000-06-23
JP3475822B2 true JP3475822B2 (ja) 2003-12-10

Family

ID=18386793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34693198A Expired - Lifetime JP3475822B2 (ja) 1998-12-07 1998-12-07 パワーmosfetのオン抵抗測定方法及びパワーmosfetのオン抵抗測定装置並びにパワーmosfet

Country Status (1)

Country Link
JP (1) JP3475822B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105553465A (zh) * 2014-10-28 2016-05-04 精工爱普生株式会社 电路装置以及电子设备

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5640336B2 (ja) * 2009-07-02 2014-12-17 日産自動車株式会社 電動機制御システム
CN103293383B (zh) * 2013-06-04 2015-07-08 中国科学院微电子研究所 一种功率mosfet器件串联电阻的测试电路
US10094863B2 (en) * 2016-03-02 2018-10-09 Texas Instruments Incorporated High-resolution power electronics measurements
CN107907743B (zh) * 2017-11-15 2021-04-06 华润微电子(重庆)有限公司 一种器件导通时的电阻的测试方法
CN113064041B (zh) * 2019-12-31 2023-12-15 圣邦微电子(北京)股份有限公司 场效应晶体管的导通电阻测量方法及测量装置
CN111766495B (zh) * 2020-06-24 2021-03-19 珠海迈巨微电子有限责任公司 Mosfet导通电阻的检测电路和方法、芯片及电池管理系统
WO2023164900A1 (en) * 2022-03-03 2023-09-07 Innoscience (suzhou) Semiconductor Co., Ltd. Apparatus and method for measuring dynamic on-resistance of nitride-based switching device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105553465A (zh) * 2014-10-28 2016-05-04 精工爱普生株式会社 电路装置以及电子设备
CN105553465B (zh) * 2014-10-28 2020-10-27 精工爱普生株式会社 电路装置以及电子设备

Also Published As

Publication number Publication date
JP2000171517A (ja) 2000-06-23

Similar Documents

Publication Publication Date Title
Milgrew et al. Matching the transconductance characteristics of CMOS ISFET arrays by removing trapped charge
JP4137239B2 (ja) Isfetアレイ
JP5952813B2 (ja) Isfetアレイをテストする方法及び装置
JPH0418625B2 (ja)
US9071209B1 (en) Systems and methods for a current sensing patch-clamp amplifier
JP3475822B2 (ja) パワーmosfetのオン抵抗測定方法及びパワーmosfetのオン抵抗測定装置並びにパワーmosfet
US20070000778A1 (en) Multi-parameter sensor with readout circuit
KR20050065222A (ko) 트랜지스터들의 열화정도를 측정할 수 있는 테스트회로
JPH0394177A (ja) テストピースの抵抗を測定する回路
CN108181567A (zh) 一种霍尔效应测试仪
JP4301498B2 (ja) Tftを検査する検査装置
JPH0664122B2 (ja) オンチップトランジスタしきい値電圧モニタおよびその使用方法
Santillan-Quiñonez et al. Exploiting magnetic sensing capabilities of short split-drain MAGFETs
JP4342537B2 (ja) 半導体装置の特性評価方法及び試験装置
KR0140949B1 (ko) 반도체 장치 및 반도체기판에 형성된 더미 바이폴라 트랜지스터의 전류 증폭율 측정용 장치
US20120256651A1 (en) Test structure for parallel test implemented with one metal layer
JP3495545B2 (ja) 溶存酸素またはpHを測定する装置
JPS5832177A (ja) Mosfetチヤネル部温度測定方法
JP3461258B2 (ja) 導電率またはpHを測定する装置
JP2000187018A (ja) 半導体イオンセンサ
JP2005233761A (ja) しきい値電圧測定方法およびプログラム
SU741195A1 (ru) Устройство дл измерени параметров рассе ни четырехполюсника
JPS6217703B2 (ja)
Duarte et al. Back Gate Bias Influence on BESOI ISFET Sensitivity
JP2548160B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 9