JPH0394177A - テストピースの抵抗を測定する回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は第１の電子半導体スイッチ、テストピースおよ
びテストピースを流れるテスト電流を測定する電流測定
装置を含むテスト回路と、第１の電子半導体スイッチに
並列に接続され、テスト回路中の電圧降ドを測定する装
置を含む第２の電子半導体スイッチを含む測定装置とを
含むテストピスの抵抗を測定する回路に関する。

［従来技術］ 印刷された導体をトリガーする半導体スイッチは理想的
なスイッチではないため、例えば、印刷回路板上の印刷
された導体またはその一部分の抵抗を測定する際に問題
が生じる。さらに厳密には、残留電流は半導体スイッチ
が開いている場合には並列抵抗を介して流れ、一方スイ
ッチが閉じている場合には直列抵抗で電圧降下が発生す
る。これは半導体スイッチが閉じている場合、すなわち
テストピースに電気接続されている場合、直列抵抗にお
ける電圧降下により測定にエラーが生じることを意味す
る。

［発明の解決すべき課題］ このために第１図のようにテストピースに対する接続は
、ＩＬ列に接続され第１図においてコンタクトで表され
ている２つの半導体スイッチ１および２を介して行われ
る″ケルビン（　Ｋ　ｅｌｖｉｎ　）法”によって抵抗
を測定することが知られている。テスト電流は１つのス
イッチ１およびその直列抵抗３を介してテストピース７
に供給される。スイ・ンチ１の直列抵抗３て発生した電
圧降下は他方のスイッチ２の前に接続された電圧δＩＩ
１定装置ｌ２によりて測定され、スイッチ２はスイッチ
１と同時に閉じられる。これは直列抵抗３の電圧降下を
測定して補償する方法であり、接続点５に対する整列を
含む。示されている例において、テストピース７は印刷
回路板８上の印刷された導体の一部であり、その一部は
概略的に示されたテストピン９および１０によって接触
される。テスト回路中の電流ｌ，を測定する装置は１１
で示されている。

本発明の目的は、構成に必要なチ・ノブ面および５ テスト回路において生じる電力損失に関して改善された
上述のような回路を提供することである。

［課題解決のための手段コ この問題は、第１の半導体スイッチはＩ　ＧＢＴタイプ
のトランジスタであり、第２の半導体スイッチは電昇効
果トランジスタである回路を特徴とする初めに述べられ
た種類のテストピースの抵抗を測定する回路によって解
決される。

本発明の本質的な特徴は、テスト回路用のスイッチとし
てＩＧＢＴタイプのトランジスタ（絶縁ゲー１・双極ト
ランジスタ）を、また測定回路用のスイッチとしてＭＯ
Ｓタイプのトランジスタを特別に選択することであり、
以下の特性を得ることができる。

（１）テスト回路の電力消費は非常に低い。その結果、
半導体飼料の結晶温度はｌＧＢＴトランジスタのスイッ
チング処理期間中目立って上昇されないため、残留電流
はＩＧＢＴトランジスタが遮断されたとき加熱により増
大されない。

（２）測定回路中を流れる測定電流は非常に小さ６ 《（μＡ範囲で）、比較的高い直列抵抗４における電圧
損失は僅かなので測定は正確である。

（３）ＩＧＢＴ｝ランジスタおよびＭＯＳ｝ランジスタ
は同一マスクで形成されることができるため、技術的な
製遣処理は比較的簡単である。

（４）ｋＨｚ範囲で測定およびテストを行うために回路
を使用しても問題は生じないため、■ＧＢＴトランジス
タの比較的長いスイッチング時間が許容される。

本発明のその他の有効な特徴は特許請求の範囲２乃至Ｉ
Ｏから明らかになるであろう。

本発明およびその特徴は以降図面を参照して詳細に説明
される。

［実施例］ 第２図において、第１図により既に説明された素子は同
じ符号で示されている。示されているように、第１図の
テスト回路中の半導体スイ・ンチ１は制御接続ｌ７を介
してトリガーされることができるＩＧＢＴタイプのトラ
ンジスタ（絶縁ゲート双極トランジスタ）１５と置換さ
れている。対応的に、第１図の測定回路中の半導体スイ
ッチ２は制御接続１８によってトリガーされるＭＯＳト
ランジスタと置換される。制御接続１７および１８はＩ
ＧＢＴトランジスタｌ５およびＭＯＳトランジスタ１６
が一緒にトリガーまたはクロックされることができるよ
うに接合点ｌ９で結合されることが好ましい。

テスト電極９と１０との間の印刷導体７の抵抗は以下の
ようにテストされる。

スイッチングオン電位はトランジスタｉ５および１６が
同時に切替えられるように接合点１９に供給される。Ｉ
　Ｇ　Ｂ　Ｔ　ｌ−ランジスタ１５およびテスト電極９
とＩＯとの間の印刷導体の部分を流れる電流■１は電流
測定装置１ｌによって測定される。同時にＩＧＢＴトラ
ンジスタ１５およびそれと接続点５との間の導体の部分
における電圧降下は、測定回路中の電圧測定装置ｌ２に
よって測定される。装置１１によって行・われる測定は
電圧降下に応じて訂正され、訂正された測定値はテスト
電極９と１０との間の抵抗に関する正確な情報を提供す
る。１つの重要な特徴は、テスト電流工，を伝送し電力
調節器として機能するＩＧＢＴトランジスタ｛５の電力
損失が比較的低いことである。したがって、Ｉ　ＧＢＴ
　ｌ−ランジスタｌ５はスイッチング通電期間中少し加
熱されるだけであり、これはスイツチング通電期間後お
よびトランジスター５が遮断された場合に温度依存性の
残留電流をなくすのに重要である。Ｉ　ＧＢＴ　｝ラン
ジスタｔ５における実際の電圧降下はいずれの場合でも
良好な直線性を有するＭＯＳ｝ランジスタ１６を含む測
定回路によって後続的に測定されるため、ＩＧＢＴトラ
ンジスタが比較的直線性を欠くことは問題ではない。い
ずれにせよ測定回路中を流れる測定電流ＩＭは大きくな
いので、ＭＯＳタイプのトランジスタが比較的大きい電
流用に構戊されていないことも問題ではない。ＭＯＳト
ランジスタ１６がトランジスター５における電圧降下を
非常に正確に測定できることだけが重要である。

第２図の回路は、接続点５だけに関する限リテスト回路
における電圧降下を測定することができ、一方第３図は
テスト回路における電圧降下が非常９ に正確に補償され得るように電圧降下がテスト電極９に
関しても測定される回路を示す。第１図および第２図に
関連して既に示された第３図の素子は対応した符号で表
される。第３図に示されているように、ＭＯＳトランジ
スタＩ６からは接続点５への接続の代りに付加的なテス
ト電極２０に接続され、テスト電極２０はテスト電極の
すぐ近くて印刷導体７と接触する。これにより測定回路
はＩ　ＧＢＴ　トランジスタｌ５およびこれからテスト
電極９までの接続全体における電圧降下を検出する。

したがって、第３図の回路においてテスト回路中の電圧
降下はさらに正確に補償されることができる。

第４図によりテストピースの抵抗を測定する好ましい回
路を以下に説明する。こりの回路はテスト回路全体にお
ける、すなわちテストピース７の両側の全電圧降下を補
償する。第４図の他の図と共に説明された素子は対応し
た参照符号により示される。

第３図により既に説明されたように、テストピ］０ ース７の一側（すなわち第４図では左側）はテスト電極
９および２ｏによって接触されている。電流源２ｌによ
って印加されるテスト電流Ｉ，は接続点６と２２との間
を流れる。接続点６はＩ　ＧＢＴ　｝ランジスタ１５に
よってテスト電極９に接続され、方ＭＯＳ｝ランジスタ
１６によってテスト電極２ｏに接続されている。トラン
ジスタ１５および１６は、接合点１９に制御電圧をり．
えることによって同時にオンおよびオフに切替えられる
ことができる。電圧測定装置１２は、テスト電極９およ
び２ｏが九いに近接しているため非常に正確に接続点６
とテスト電極９との間の電圧降下を示す。

付加的なテスト回路および付加的な測定回路はテストピ
ース７の右側に設けられる。付加的なテスト回路はＩ　
ＧＢＴ　ｌ−ランジスタ２３を備え、それによってテス
トピース７上のテスト電極２４が接続点２２に接続され
る。第２の測定回路はＭＯＳＩ−ランジスタ２５を備え
、それによってテスト電極２４の付近でテストピース７
に接触するテスト電極２６が電圧測定装置２７を介して
接続点２２に電気接続され１１ る。トランジスタ２３および２５の制御接続３１および
３２は接続点３０で結合され、制御電圧を供給すること
によって一緒にオンおよびオフに切替えられることがで
きる。

Ｉ　ＧＢＴ　トランジスタ１５に至る電流測定装置１１
の出力２８は電流源２１に至る電圧測定装置２７の出力
２２に第２の電圧測定装Ｗｌ２９を介して接続されてい
る。上記の回路においてトランジスタ１５．　１６．　
２３および２５が接続点１９および３０に制御電圧を同
時に供給することによって同時にオンに切替えられた場
合、電流測定装置１１によって測定されたテスト電流Ｉ
ＰはＩ　ＧＢＴ　トランジスタ↓５、テスト電極９、テ
ストピース７、テスト電極２４、およびＩＧＢＴトラン
ジスタ２３を介して接続点６と２２との間を流れる。最
終的に、電圧測定装置１２は接続点６とテスト電極９と
の間の電圧降下を示す。電圧測定装置２７はテスト電極
２４と接続２２との間の電圧陣下を示す。電圧測定装置
２９は２つの上記の電圧降下の和と接続点２２および２
８で電流源２１により生成された電圧との間の差電圧を
決定する。した１　２ がって、差電圧はテストピース７の電圧降下に対応する
。これはこの電圧降下だけがテスト期間中に評価として
考慮されなければならないことを意味する。特に、テス
トピース７の抵抗は電流測定装置１１によって示された
テスト電流■，と電圧測定装置２９によって示された電
圧との積に対応する。

第５図は、テストピース７が各個上でただ１つのテスト
電極により接触されていることを除き第４図の回路に類
似している別の実施例を示す。テストピース７の左側に
おいて、テスト電極３５はテストピース７、ＩＧＢＴト
ランジスタ１５およびＭＯＳ｝ランジスタｌ６との間に
電気接続を形或する。テストピース７の右側では、テス
ト電極３６がテストピース７とＩ　ＧＢＴ　｝ランジス
タ２５との間に電気接続を形成する。測定は第４図で示
された方法で行われ、テスト電極３５および３６におけ
る電圧降下が検出または計算できないことだけが異なる
。しかしながら、この回路は２つのテスト電極３５およ
び３６だけが４つのテスト電極の代りに設けられればよ
いので構造的にかなり簡単である。こ１３ れは大幅に費川および寸法を減少し、それは多少低下す
る測定の正確性を補うものである。

第４図および第５図は、説明された測定動作期間中オフ
に切替えられる付加的な対のトランジスタをトランジス
タ１５．　１６および２３．　２５の対と共に示す。付
加的なトランジスタの対は、例えば印刷導体の隣接する
部分等のテストピースの隣接した部分の抵抗をテストす
る際、およびトランジスタ１５．　１６および２３．　
２５の対がオフされる際に任意にオンに切替えられる。

例えば、左下に示されたトランジスタの対（詳細に示さ
れていない）はテスト電極９，２０またはテスト電極３
５と反対側の付加的な印刷回路部分に隣接したテスト電
極と関連した１対のトランジスタ（示されていない）と
共にテスト電極９，２０またはテスト電極３５の左に隣
接した付加的な印刷導体部分をテストするために使用さ
れる。実際の測定は、テスト電極９，２ｏと２４，２６
との間またはテスト電極３５と３６との間の印刷回路板
の部分の抵抗の上記の測定と同じ方法で行われる。

１　４ 既知の接触用テストピンは、上記のテスト電極の代りに
使用されることができる。第３図および第４図の実施例
において、テスト回路のテストピンはテストピンユニッ
トを形成するために測定回路の各テストピンと結合され
ることができる。例えば、テストピン９，２０およびテ
ストピン２４，　２Ｂは上記のテストピンユニット中に
結合されることができる。このことによりテストピンを
含み、印刷回路板と基準グリッド接触バンク装置との間
に接続を形成するために使用されるアダプター装置は構
造的に簡＋１１４に構或され、さらに容易におよび急速
に組立てられることができる。例えば、第６図に対応し
たテストピンユニット４０は２つのテストピン部品４１
および４２を互いに絶縁し結合することによって構成さ
れることができる。第６図には対応した絶縁負荷が４３
で示されている。

非対称的なトリガー動作を行うために、使用されるトラ
ンジスタのタイプは第４図および第５図の回路の上部分
岐点および下部分岐点において相補型であることが好ま
しい。それに対応して上部１５ 分岐点におけるｐ型チャンネルトランジスタは負電圧に
よりオンに切替えられ、また下部分岐点におけるｎ型チ
ャンネル１・ランジスタは正電圧によりオンに切替えら
れる。

【図面の簡単な説明】

第１図は、テストピースの抵抗を測定するための既知の
回路の概略図である。 第２図は、テストピースの抵抗を測定する本発明による
回路の概略図である。 第３図乃至第６図は本発明による回路の別の態様を示す
。 ７・・・印刷導体、９，　１０，　２０，　２４．　２
Ｇ，　３５．　３８・・・テスト電極、１１．　２１・
・・電流測定装置、１２，　２７．　２９・・・電圧測
定装置、１５．　２３・・・ＩＧＢＴトランジスタ、１
６．　２５・・・ＭＯＳトランジスタ、１７．　１８・
・・制御接続、４０・・・テストピンユニット。

Claims (10)

【特許請求の範囲】
1. （１）第１の電子半導体スイッチ、テストピースおよび
   テストピースを流れるテスト電流を測定する電流測定装
   置を含むテスト回路と、第１の電子半導体スイッチに並
   列に接続され、テスト回路中の電圧降下を測定する装置
   を含む第２の電子半導体スイッチを含む測定装置とを含
   むテストピースの抵抗を測定する回路において、 第１の半導体スイッチはＩＧＢＴタイプのトランジスタ
   であり、第２の半導体スイッチは電界効果トランジスタ
   であることを特徴とする回路。
2. （２）第１および第２の半導体スイッチはオンおよびオ
   フに切替えるために同時にトリガーされることができる
   ことを特徴とする請求項１記載の回路。
3. （３）電界効果トランジスタはＭＯＳタイプのトランジ
   スタであることを特徴とする請求項１または２記載の回
   路。
4. （４）測定回路はＩＧＢＴタイプのトランジスタに並列
   に接続され、実質的にＩＧＢＴタイプのトランジスタと
   テストピースとの間のテスト回路全体に並列であること
   を特徴とする請求項１乃至３のいずれか１項記載の回路
   。
5. （５）テストピースはテスト回路のテスト電極によって
   接触され、テスト回路の一部分は接触されるべきテスト
   ピースから離れたテスト電極の末端まで延在することを
   特徴とする請求項４記載の回路。
6. （６）テストピースはテスト回路のテスト電極によって
   接触され、測定回路はテスト回路のテスト電極の１つの
   付近に設けられた別のテスト電極を含んでおり、測定回
   路はＩＧＢＴタイプのトランジスタおよびこのトランジ
   スタとテストピースに接触しているテスト電極の接点と
   の間のテスト回路全体に並列接続されていることを特徴
   とする請求項１乃至３のいずれか１項記載の回路。
7. （７）テスト回路のテスト電極はテストピンであること
   を特徴とする請求項５または６記載の回路。
8. （８）テストピンは測定回路の付加的なテスト電極とし
   て設けられていることを特徴とする請求項５乃至７のい
   ずれか１項記載の回路。
9. （９）テスト回路の１つのテストピンおよび測定回路の
   別のテストピンは各々からのテストピンの２つの導電部
   分を絶縁してテストピンユニットにそれらを結合するこ
   とによって形成されることを特徴とする請求項８記載の
   回路。
10. （１０）第１のテスト回路に対応した第２のテスト回路
    が設けられ、第１のテスト回路からのテストピンの別の
    側に配置され、テスト電流は第１および第２のテスト回
    路を通って流れ、電流測定装置は第１および第２のテス
    ト回路に共通であり、第２のテスト回路は第１の測定回
    路に対応し第２の電圧測定装置を有する第２の測定回路
    に割当てられることを特徴とする請求項１乃至９のいず
    れか１項記載の回路。