JP2973709B2 - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JP2973709B2
JP2973709B2 JP4157094A JP15709492A JP2973709B2 JP 2973709 B2 JP2973709 B2 JP 2973709B2 JP 4157094 A JP4157094 A JP 4157094A JP 15709492 A JP15709492 A JP 15709492A JP 2973709 B2 JP2973709 B2 JP 2973709B2
Authority
JP
Japan
Prior art keywords
semiconductor
measurement terminal
main electrode
electrode
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4157094A
Other languages
English (en)
Other versions
JPH065672A (ja
Inventor
敏夫 中条
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP4157094A priority Critical patent/JP2973709B2/ja
Publication of JPH065672A publication Critical patent/JPH065672A/ja
Application granted granted Critical
Publication of JP2973709B2 publication Critical patent/JP2973709B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、１枚の半導体基板を分
割して得た両面に電極を有する半導体素体を用いる半導
体素子の製造方法に関する。
【０００２】
【従来の技術】ダイオード、トランジスタなど各種の半
導体素子の小型のものを製造する場合、大口径の半導体
基板を用いてウエーハプロセスを終了したのち、各素子
の半導体素体をその基板を分割して行うことはよく知ら
れている。このような半導体素子の製造方法では、ウエ
ーハプロセスの適否を知り、不良の半導体素体がそれ以
降の組立て工程に流れないように、ウエーハプロセス終
了時点で分割されていない各素体の電気的特性をチェッ
クする必要がある。図２は、ダイオードの製造工程にお
ける電気的特性のチェックの従来の方法を示す。ウエー
ハプロセス終了時点で、シリコンウエーハ１には下面側
にｎ+ 層11を有し、その上のｎ- 層12の上面側にはアノ
ード領域となるｐ + 領域13が等間隔で選択的に形成さ
れ、さらに、そのｐ+ 領域13の中間のウエーハの分割時
のスクライブ線上に、でき上がったダイオードに逆電圧
が印加された時に空乏層の広がりを制限するｎ+ ストッ
パ領域14が形成されている。そして、下面には全面に金
属のカソード電極15、上面には絶縁膜16の開口部でｐ+
領域13に接触するアノード電極17およびｎ+ 領域14に接
触し、絶縁膜16の上に延びるストッパ電極18が設けられ
ている。この状態で基板１内の素子部分の特性をチェッ
クするには、測定装置のチェックテーブル２の上に基板
１のカソード電極15が接するように置き、チェックテー
ブル２の図示しない外周にフォース測定端子およびセン
ス測定端子を接続してケルビン接続している。一方アノ
ード電極17に、センス測定端子およびフォース測定端子
となるプローブ31、32を接触させてケルビン接続させて
いる。
【０００３】
【発明が解決しようとする課題】上記のような測定方法
では、カソード側のセンス測定端子はフォース測定端子
と共にチェックテーブル２の外周に接続されている。こ
のため、センス測定端子から取出されるアノード電極17
とカソード電極との間の電圧の測定値には、チェックテ
ーブル２の抵抗とチェックテーブル２と半導体基板１の
カソード電極15との接触抵抗による電圧降下が存在し、
特に大電流での順方向電圧降下ＶF 特性を測定する場
合、測定値が大きく真値から外れるという問題があっ
た。
【０００４】本発明の目的は、上述の問題を解決し、基
板分割前に電気的特性を測定する際に、フォース測定端
子により主電極間に大きな電流を流したときにもセンス
測定端子により計測される電圧値を真値との間の誤差の
少ない測定が可能な半導体素子の製造方法を提供するこ
とにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、上下両面にそれぞれ主電極を有し、上面側に下面
側の主電極と同電位の半導体領域の露出部分を有する半
導体素体であって、該半導体素体が複数含まれる半導体
基板を分割して該半導体素体を得るより以前に各半導体
素体の電気特性を測定する半導体素子の製造方法におい
て、半導体素体の上面側の主電極に一方のフォース測定
端子およびセンス測定端子を接触させ、他方のフォース
測定端子は半導体素体下面側の主電極に接触する導電性
支持台に接続し、他方のセンス測定端子は前記下面側の
主電極と同電位の半導体領域の露出部分に接触させて半
導体素体の電気特性を測定することとする。または、上
下両面にそれぞれ主電極を有し、上面側に下面側の主電
極と同電位の副電極を有する半導体素体であって、該半
導体素体が複数含まれる半導体基板を分割して該半導体
素体を得るより以前に各半導体素体の電気特性を測定す
る半導体素子の製造方法において、半導体素体の上面側
の主電極に一方のフォース測定端子およびセンス測定端
子を接触させ、他方のフォース測定端子は半導体素体下
面側の主電極に接触する導電性支持台に接続し、他方の
センス測定端子は前記下面側の主電極と同電位の副電極
に接触させて半導体素体の電気特性を測定することとす
る。あるいは上下両面にそれぞれ主電極を有し、低不純
物濃度層の上面の表面層の周縁部に高不純物濃度のスト
ッパ領域を有する半導体素体を半導体基板を分割して得
る前に、各半導体素体に対して電気的特性を測定する半
導体素子の製造方法において、半導体基板の上面に形成
された主電極に一方のフォース測定端子およびセンス測
定端子を接触させ、他方のフォース測定端子は半導体基
板の下面に形成された主電極の接触する導電性支持台に
接続し、他方のセンス測定端子は上面側でストッパ領域
に接続することにより電気的特性を測定するものとす
る。
【０００６】
【作用】分割された半導体素子の素体となる半導体基板
の領域の低不純物濃度層の下側に隣接する高不純物濃度
層と同電位である表面層に設けられる高不純物濃度の領
域（ストッパ領域）に接続されるセンス測定端子と上面
の主電極に接触するセンス測定端子とによって測定され
る電圧値には、導電性支持台 (チェックテーブル) の抵
抗および支持台と下面の主電極との間の接触抵抗は含ま
れず、上下両電極間の電圧真値との間の誤差が少なくな
る。
【０００７】
【実施例】以下、図２と共通の部分に同一の符号を付し
た図を引用して本発明の実施例について説明する。図１
はダイオードにおける実施例で、従来チェックテーブル
２の外周に接触させていたカソード側のセンス測定端子
41をストッパ電極18に接触させて、図示しないフォース
測定端子とによりケルビン接続させている。このためス
トッパ領域14に接触している二つのストッパ電極18の段
差間の幅ｗを約0.2 mmにし、センス測定端子41の接触を
容易にしてある。アノード側のセンス測定端子31、フォ
ース測定端子32は従来通りアノード電極17に接触させ
る。この状態でアノード電極17とカソード電極15の間に
順方向電圧を印加すると、ストッパ電極18の電位はカソ
ード電極15の電位とほぼ等しくなり、センス測定端子3
1、41からチェックテーブル２の抵抗およびシリコン基
板１とチェックテーブル２との接触抵抗の影響は受けな
い順方向電圧降下値を測定することができる。
【０００８】図３はパワートランジスタの場合で、ｎ-
層12の表面層のベース領域となるｐ+ 領域13のさらにそ
の表面層に選択的にエミッタ領域となるｎ+ 領域19が形
成されている。このｎ+ 領域19にエミッタ電極21、ｐ+
領域13の露出面にベース電極22が接触している。そして
エミッタ側のセンス測定端子31、フォース測定端子32は
エミッタ電極21に接触させ、コレクタ側のフォース測定
端子はチェックテーブル２の外周に接続し、フォース測
定端子41はストッパ電極18に接触させる。
【０００９】いずれの実施例においても、センス測定端
子41を当該素子領域の外周部にあるストッパ電極18でな
く、それに近接した隣接素子領域のストッパ電極に接触
させてもよい。またストッパ電極が設けられないときに
はストッパ領域14に直接接触させてもよい。
【００１０】
【発明の効果】本発明によれば、半導体基板の分割前に
各素子の周縁部になる部分に設けられる裏側電極と同電
位の領域を利用して裏側電極の電位を取出すことによ
り、裏側電極の電位を導電性支持台を介して取出すとき
のような支持台の抵抗および支持台と裏側電極との接触
抵抗の影響を受けることがなく、正確に各素子の電気的
特性を測定することが可能になった。
【図面の簡単な説明】
【図１】本発明の一実施例におけるダイオード特性測定
時の断面図
【図２】従来の電気的特性測定時の断面図
【図３】本発明の別の実施例におけるトランジスタ特性
測定時の断面図
【符号の説明】
１ シリコン基板 ２ チェックテーブル １４ ストッパ領域 １５ カソード電極 １７ アノード電極 １８ ストッパ電極 ２１ エミッタ電極 ２２ ベース電極 ３１ センス測定端子 ３２ フォース測定端子 ４１ センス測定端子

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】上下両面にそれぞれ主電極を有し、上面側
    に下面側の主電極と同電位の半導体領域の露出部分を有
    する半導体素体であって、該半導体素体が複数含まれる
    半導体基板を分割して該半導体素体を得るより以前に各
    半導体素体の電気特性を測定する半導体素子の製造方法
    において、半導体素体の上面側の主電極に一方のフォー
    ス測定端子およびセンス測定端子を接触させ、他方のフ
    ォース測定端子は半導体素体下面側の主電極に接触する
    導電性支持台に接続し、他方のセンス測定端子は前記下
    面側の主電極と同電位の半導体領域の露出部分に接触さ
    せて半導体素体の電気特性を測定することを特徴とする
    半導体素子の製造方法。
  2. 【請求項２】上下両面にそれぞれ主電極を有し、上面側
    に下面側の主電極と同電位の副電極を有する半導体素体
    であって、該半導体素体が複数含まれる半導体基板を分
    割して該半導体素体を得るより以前に各半導体素体の電
    気特性を測定する半導体素子の製造方法において、半導
    体素体の上面側の主電極に一方のフォース測定端子およ
    びセンス測定端子を接触させ、他方のフォース測定端子
    は半導体素体下面側の主電極に接触する導電性支持台に
    接続し、他方のセンス測定端子は前記下面側の主電極と
    同電位の副電極に接触させて半導体素体の電気特性を測
    定することを特徴とする半導体素子の製造方法。
  3. 【請求項３】上下両面にそれぞれ主電極を有し、低不純
    物濃度層の上面の表面層の周縁部に高不純物濃度のスト
    ッパ領域を有する半導体素体を半導体基板を分割して得
    る前に、各半導体素体に対して電気的特性を測定する半
    導体素子の製造方法において、半導体基板の上面に形成
    された主電極に一方のフォース測定端子およびセンス測
    定端子を接触させ、他方のフォース測定端子は半導体基
    板の下面に形成された主電極に接触する導電性支持台に
    接続し、他方のセンス測定端子は上面側でストッパ領域
    に接続することにより電気的特性を測定する半導体素子
    の製造方法。
JP4157094A 1992-06-17 1992-06-17 半導体素子の製造方法 Expired - Fee Related JP2973709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4157094A JP2973709B2 (ja) 1992-06-17 1992-06-17 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4157094A JP2973709B2 (ja) 1992-06-17 1992-06-17 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JPH065672A JPH065672A (ja) 1994-01-14
JP2973709B2 true JP2973709B2 (ja) 1999-11-08

Family

ID=15642121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4157094A Expired - Fee Related JP2973709B2 (ja) 1992-06-17 1992-06-17 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP2973709B2 (ja)

Also Published As

Publication number Publication date
JPH065672A (ja) 1994-01-14

Similar Documents

Publication Publication Date Title
US4672314A (en) Comprehensive semiconductor test structure
US4283733A (en) Semiconductor integrated circuit device including element for monitoring characteristics of the device
KR0155991B1 (ko) 절연 게이트 트랜지스터용 mos 파일럿 구조체
JP2973709B2 (ja) 半導体素子の製造方法
JPH07245401A (ja) 縦型半導体装置の特性測定方法
JPH0775260B2 (ja) 半導体装置
JPH0531307B2 (ja)
JP3148781B2 (ja) 半導体装置
JPS5999769A (ja) 半導体装置
JP2824329B2 (ja) 可変容量ダイオード装置
EP0077921A2 (en) Semiconductor device
JPS618939A (ja) 半導体装置
JP3012227B2 (ja) 半導体装置
JPH0883830A (ja) 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置
JPH01196858A (ja) トランジスタ
JP2825046B2 (ja) 特性測定用素子
JP2530722Y2 (ja) 半導体装置
JPH05326844A (ja) 半導体集積回路
US5138418A (en) Transistor structure for testing emitter-base junction
JPH0562865U (ja) 特性測定治具
JPH055371B2 (ja)
JPS60189239A (ja) トリミング検出素子
JPS59100851A (ja) 半導体イオンセンサ
JPH01201964A (ja) 半導体装置
JPS60170961A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070903

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080903

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090903

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100903

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees