JPS60189239A - トリミング検出素子 - Google Patents
トリミング検出素子Info
- Publication number
- JPS60189239A JPS60189239A JP59044409A JP4440984A JPS60189239A JP S60189239 A JPS60189239 A JP S60189239A JP 59044409 A JP59044409 A JP 59044409A JP 4440984 A JP4440984 A JP 4440984A JP S60189239 A JPS60189239 A JP S60189239A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor region
- insulating film
- laser
- trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、導電性配線、特にアルミニウム配線のレーザ
ーによるトリミングにおいて、そのアルミニウム配線が
シリコン基板と短絡することなくレーサーカットが行な
われる条件を検出するトリきング検出素子に関するもの
である。
ーによるトリミングにおいて、そのアルミニウム配線が
シリコン基板と短絡することなくレーサーカットが行な
われる条件を検出するトリきング検出素子に関するもの
である。
（従来技術）
Ａ ４ ホー ５１７ ニア集積回路においては、クエ
ーハ完成後のウェーハ段階での特性測定において、アル
ミニウム配線をレーザーでカットすることによシネ良チ
ップを救済する手法がある。この方法の長所としては歩
留まりの向上、特性の向上等があるが、短所も多くレー
ザートリミングによるコスト上昇を別にすると、基板に
与えるダメージによる信頼性の低下、アルミニウム膜厚
、下地絶縁膜厚のばらつきによるトリミング再現性のば
らつき等の問題点がある。
ーハ完成後のウェーハ段階での特性測定において、アル
ミニウム配線をレーザーでカットすることによシネ良チ
ップを救済する手法がある。この方法の長所としては歩
留まりの向上、特性の向上等があるが、短所も多くレー
ザートリミングによるコスト上昇を別にすると、基板に
与えるダメージによる信頼性の低下、アルミニウム膜厚
、下地絶縁膜厚のばらつきによるトリミング再現性のば
らつき等の問題点がある。
（発明の目的）
本発明の目的は、上記問題点を解消することにより、最
適レーザー条件を検出し安定したレーザトリミングが行
なえる手段としてのトリミング検出素子を提供すること
にある。
適レーザー条件を検出し安定したレーザトリミングが行
なえる手段としてのトリミング検出素子を提供すること
にある。
（発明の構成）
本発明のトリミング検出素子は、−導電型の半導体領域
の表面に接して形成された一導電型の高濃度不純物拡散
領域と、前記−導電型の半導体領域を含む半導体基板表
面上に形成された絶縁膜と、該絶縁膜上に形成された第
１の取出し電極と前記−導電型の高濃度不純拡散領域と
を開口部を介して接続して前記絶縁膜上に形成された第
１の金属配線と、前記絶縁膜上に形成された第２及び第
３の取出し電極間を接続して前記−導電型の半導体領域
上に前記絶縁膜を介して所定の形状に形成された第２の
金属配線とを含むことから構成される。
の表面に接して形成された一導電型の高濃度不純物拡散
領域と、前記−導電型の半導体領域を含む半導体基板表
面上に形成された絶縁膜と、該絶縁膜上に形成された第
１の取出し電極と前記−導電型の高濃度不純拡散領域と
を開口部を介して接続して前記絶縁膜上に形成された第
１の金属配線と、前記絶縁膜上に形成された第２及び第
３の取出し電極間を接続して前記−導電型の半導体領域
上に前記絶縁膜を介して所定の形状に形成された第２の
金属配線とを含むことから構成される。
（実施例）
以下、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）及び（ｂ）は、それぞれ本発明の一実施例
の平面図及びその人に断面図である。
の平面図及びその人に断面図である。
本実施例は、Ｎ−型半導体領域２の表面に接して形成さ
れたＮ型拡散領域４と、Ｎ−型半導体領域２を含む半導
体基板１′表面上に形成された絶縁膜５と、絶縁膜５上
に形成された第１の取出し電極９とＮ型拡散領域４とを
開口部６を介して接続して絶縁膜５上に形成された第１
の金属配線としてのアルミニウム配線７と、絶縁膜５上
に形成された第２及び第３の取出し電極１０及び１１１
′＆Ｊ５を接続してＮ”型半導体領域２上に絶縁膜５を
介して所定の形状に形成された第２の金属配線としての
アルミニウム配線８とを含むことから構成される。なお
同図で１はＰ型半導体基体、３はＰ型半導体領域、１２
は保護用絶縁膜である。
れたＮ型拡散領域４と、Ｎ−型半導体領域２を含む半導
体基板１′表面上に形成された絶縁膜５と、絶縁膜５上
に形成された第１の取出し電極９とＮ型拡散領域４とを
開口部６を介して接続して絶縁膜５上に形成された第１
の金属配線としてのアルミニウム配線７と、絶縁膜５上
に形成された第２及び第３の取出し電極１０及び１１１
′＆Ｊ５を接続してＮ”型半導体領域２上に絶縁膜５を
介して所定の形状に形成された第２の金属配線としての
アルミニウム配線８とを含むことから構成される。なお
同図で１はＰ型半導体基体、３はＰ型半導体領域、１２
は保護用絶縁膜である。
ここで、アルミニウム配線７はＮ−型半導体領域２を第
１の取出し電極９に取出すための配線であり、アルミニ
ウム配線８はトリミング用で一点破線で囲まれた領域が
レーザで走査カットされるレーザ走査部分１３である。
１の取出し電極９に取出すための配線であり、アルミニ
ウム配線８はトリミング用で一点破線で囲まれた領域が
レーザで走査カットされるレーザ走査部分１３である。
次に、このトリミング検出素子によるトリミング検出に
ついて第２図（ａ）〜（Ｃ）に従つ゛Ｃ説明する。
ついて第２図（ａ）〜（Ｃ）に従つ゛Ｃ説明する。
第２図（ａ）〜（Ｃ）は、第１図（ｂ）のアルミニウム
配線８をレーザーで走査した彼のアルミニウム配線８付
近の部分拡大断面図である。
配線８をレーザーで走査した彼のアルミニウム配線８付
近の部分拡大断面図である。
第２図（ａ）は、レーザエネルギが低くアルミニウム配
線８が完全に断線することなく第２の取出し電極１０と
第３の取出し電極１１とが導通したままの状態を示す。
線８が完全に断線することなく第２の取出し電極１０と
第３の取出し電極１１とが導通したままの状態を示す。
第２図（ｂ）は、レーザエネルギが最適条件下に設定さ
れた場合を示すもので、アルミニウム配線８は断線し第
２の取出し電極１０と第３の取出し電極１１とは絶縁さ
れた状態になる。
れた場合を示すもので、アルミニウム配線８は断線し第
２の取出し電極１０と第３の取出し電極１１とは絶縁さ
れた状態になる。
第２図（Ｃ）は、レーザエネルギが強過ぎ、アルミニウ
ム配線８が下地絶縁膜５を突き抜けてＮ−型半導体領域
２にまで達し、第２の取出し電極ｌＯと第３の取出し電
極１１とはＮ−型半導体領域２を通じて導通したままの
状態になっていることを示している。
ム配線８が下地絶縁膜５を突き抜けてＮ−型半導体領域
２にまで達し、第２の取出し電極ｌＯと第３の取出し電
極１１とはＮ−型半導体領域２を通じて導通したままの
状態になっていることを示している。
以上の３種類の状態を第１．第２．第３の取出し電極９
．１０．１１を用いて、−例として次の様に検出する。
．１０．１１を用いて、−例として次の様に検出する。
まずレーザで第１図（ａ）に示すレーザ走査部分１３（
−気にまとめて切るのではなく一本づつ切る方法）内の
一箇所のアルミニウム配ｆｓ８を走査した後、第１の取
出し電極９に正、第２の取出し電極ｌＯに負、第１の取
出し電極９に正、第３の取出し電極１１に負、の電圧を
それぞれ印加して、Ｎ−型半導体領域２とアルミニウム
配線８との導通状態（すなわち、非導通なら正常である
。）を確認して、正常ならば次に第２の取出し電極１０
に正、第３の取出し電極１１に負、（この逆でも良い。
−気にまとめて切るのではなく一本づつ切る方法）内の
一箇所のアルミニウム配ｆｓ８を走査した後、第１の取
出し電極９に正、第２の取出し電極ｌＯに負、第１の取
出し電極９に正、第３の取出し電極１１に負、の電圧を
それぞれ印加して、Ｎ−型半導体領域２とアルミニウム
配線８との導通状態（すなわち、非導通なら正常である
。）を確認して、正常ならば次に第２の取出し電極１０
に正、第３の取出し電極１１に負、（この逆でも良い。
）の電圧を印加してアルミニウム配線８自体の導通状態
（すなわち非導通なら断線し“Ｃいると判断できる。）
を確認する。この場合に印加される電圧としては信頼性
上１００Ｖ以上が良く、１００ｖの電圧印加程度で非導
通状態が変化する様ではレーザ条件としては最適とは判
断でき導通状態試験光 第１図（ａ）に示す例ではレーザ走査できるアルミニウ
ム配線８は６本あるのでレーザ条件を６水準に振ること
ができ、各レーザ走査毎に上記試験を行なうことにより
最適レーザ条件を見い出すことができる。
（すなわち非導通なら断線し“Ｃいると判断できる。）
を確認する。この場合に印加される電圧としては信頼性
上１００Ｖ以上が良く、１００ｖの電圧印加程度で非導
通状態が変化する様ではレーザ条件としては最適とは判
断でき導通状態試験光 第１図（ａ）に示す例ではレーザ走査できるアルミニウ
ム配線８は６本あるのでレーザ条件を６水準に振ること
ができ、各レーザ走査毎に上記試験を行なうことにより
最適レーザ条件を見い出すことができる。
以上の様に、第１図＜２） 、 （ｂ）に示す様なトリ
ミング検出素子を各チップ内、あるいは各ウェーッ・内
の数ケ所のチップ内に設けることによりウェーハ間、あ
るいはウェーハ内のアルミニウム膜厚、下地絶縁膜厚ば
らつきに順応した最適レーザ条件を設定することができ
る。
ミング検出素子を各チップ内、あるいは各ウェーッ・内
の数ケ所のチップ内に設けることによりウェーハ間、あ
るいはウェーハ内のアルミニウム膜厚、下地絶縁膜厚ば
らつきに順応した最適レーザ条件を設定することができ
る。
（発明の効果）
以上、詳細に説明したとおり、本発明のトリミング検出
素子は、上記の構成を有しているので、容易に最適レー
ザ条件を検出できるという効果を有している。従っ゛〔
本発明をバイポーラリニア集積回路に適用することによ
り特性並びに歩留りの向上したリニア集積回路が得られ
る。
素子は、上記の構成を有しているので、容易に最適レー
ザ条件を検出できるという効果を有している。従っ゛〔
本発明をバイポーラリニア集積回路に適用することによ
り特性並びに歩留りの向上したリニア集積回路が得られ
る。
第１図（ａ）及び（ｂ）はそれぞれ本発明の一実施例の
平面図及びそのＡＡ’断面図、第２図（ａ）〜（Ｃ）は
第１図（ｂ）のアルミニウム配線８にレーザ走査を施し
たときの部分拡大断面図である。 １・・・・・・Ｐ型半導体基体 １／・・・・・・半導
体基板、２・・・・・・Ｎ−型半導体領域、３・・・・
・・Ｐ型半導体領域、４・・・・・・Ｎ型拡散領域、５
・・・・・・絶縁膜、６・・・・・・開口部、７，８・
・・・・・アルミニウム配線、９，１０゜１１・・・・
・・桝嚇俄啼飛出し！極、１２・・・・・・保護用絶縁
膜、１３・萌・・レーザ走査部分。 （ｂ） 第１図 （Ｃ） 第２図
平面図及びそのＡＡ’断面図、第２図（ａ）〜（Ｃ）は
第１図（ｂ）のアルミニウム配線８にレーザ走査を施し
たときの部分拡大断面図である。 １・・・・・・Ｐ型半導体基体 １／・・・・・・半導
体基板、２・・・・・・Ｎ−型半導体領域、３・・・・
・・Ｐ型半導体領域、４・・・・・・Ｎ型拡散領域、５
・・・・・・絶縁膜、６・・・・・・開口部、７，８・
・・・・・アルミニウム配線、９，１０゜１１・・・・
・・桝嚇俄啼飛出し！極、１２・・・・・・保護用絶縁
膜、１３・萌・・レーザ走査部分。 （ｂ） 第１図 （Ｃ） 第２図
Claims (2)
- （１）−導電型の半導体領域の表面に接して形成された
一導電屋の高濃度不純物拡散領域と、前記−導電型の半
導体領域を含む半導体基板表面上に形成された絶縁膜と
、該絶縁膜上に形成された第１の取出し電極と前記−導
電型の高濃度不純拡散領域とを開口部を介して接続して
前記絶縁膜上に形成された第１の金属配線と、前記絶縁
膜上に形成された第２及び第３の取出し電極間を接続し
て前記−導電型の半導体領域上に前記絶縁膜を介して所
定の形状に形成された第２の金属配線とを含むことを特
徴とするトリミング検出素子。 - （２）所定のトリミング形状に形成された第２の金属配
線を含むことからなる特許請求の範囲第（１）項記載の
トリミング検出素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59044409A JPS60189239A (ja) | 1984-03-08 | 1984-03-08 | トリミング検出素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59044409A JPS60189239A (ja) | 1984-03-08 | 1984-03-08 | トリミング検出素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60189239A true JPS60189239A (ja) | 1985-09-26 |
Family
ID=12690707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59044409A Pending JPS60189239A (ja) | 1984-03-08 | 1984-03-08 | トリミング検出素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60189239A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01175243A (ja) * | 1987-12-29 | 1989-07-11 | Seiko Instr & Electron Ltd | 半導体装置の製造方法 |
-
1984
- 1984-03-08 JP JP59044409A patent/JPS60189239A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01175243A (ja) * | 1987-12-29 | 1989-07-11 | Seiko Instr & Electron Ltd | 半導体装置の製造方法 |
| JP2593673B2 (ja) * | 1987-12-29 | 1997-03-26 | セイコー電子工業株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6770906B2 (en) | Semiconductor reliability test chip | |
| JPS61158177A (ja) | 半導体装置 | |
| JPS60189239A (ja) | トリミング検出素子 | |
| JP2005150426A (ja) | 半導体装置の製造方法および半導体装置の試験方法 | |
| JPS62261139A (ja) | 半導体装置 | |
| JPS5999769A (ja) | 半導体装置 | |
| US5892283A (en) | Connection of active circuitry via wire bonding procedure | |
| JPH01123440A (ja) | 半導体装置 | |
| JPS637032B2 (ja) | ||
| TW472337B (en) | Test device on a semiconductor chip and related failure detecting method | |
| JP2973709B2 (ja) | 半導体素子の製造方法 | |
| JP2001044203A (ja) | 半導体装置及びその試験方法 | |
| JPH0710499Y2 (ja) | 可変容量ダイオ−ド装置 | |
| JPS5986270A (ja) | 光電変換装置 | |
| JPH01196858A (ja) | トランジスタ | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JPS62262458A (ja) | 半導体集積回路装置 | |
| JP2649080B2 (ja) | 半導体装置のモニタ方法 | |
| US5138418A (en) | Transistor structure for testing emitter-base junction | |
| JPH0590591A (ja) | 絶縁ゲートバイポーラトランジスタのテストデバイス | |
| JPS60218878A (ja) | 半導体集積回路 | |
| JPH0714902A (ja) | 半導体装置 | |
| KR19980067238A (ko) | 고내압 전력용 트랜지스터 | |
| Bartush | 4541169 Method for making studs for interconnecting metallization layers at different levels in a semiconductor chip | |
| Chakravarti et al. | 4542340 Testing method and structure for leakage current characterization in the manufacture of dynamic RAM cells |