JPH0590591A - 絶縁ゲートバイポーラトランジスタのテストデバイス - Google Patents
絶縁ゲートバイポーラトランジスタのテストデバイスInfo
- Publication number
- JPH0590591A JPH0590591A JP24781691A JP24781691A JPH0590591A JP H0590591 A JPH0590591 A JP H0590591A JP 24781691 A JP24781691 A JP 24781691A JP 24781691 A JP24781691 A JP 24781691A JP H0590591 A JPH0590591 A JP H0590591A
- Authority
- JP
- Japan
- Prior art keywords
- bipolar transistor
- gate bipolar
- insulated gate
- latch
- test device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 絶縁ゲートバイポーラトランジスタのラッチ
アップ電流を推定でき、且つラッチアップの起こり易さ
を解析することのできるテストデバイスを提供する。 【構成】 絶縁ゲートバイポーラトランジスタのセル部
分を取り出して、寄生サイリスタを構成するトランジス
タ（ＰＮＰ５，４−３，２、ＮＰＮ１０，４，６）を形
成し、それぞれに電極７、８、１５、１７、１８を設け
ることによりテストデバイスを構成する。この電極の組
合せにより、１セル当りのラッチアップ電流、寄生トラ
ンジスタの電流増幅率、ベース領域の抵抗値等が測定で
き、絶縁ゲートバイポーラトランジスタのラッチアップ
現象の解析を可能ならしめる。
アップ電流を推定でき、且つラッチアップの起こり易さ
を解析することのできるテストデバイスを提供する。 【構成】 絶縁ゲートバイポーラトランジスタのセル部
分を取り出して、寄生サイリスタを構成するトランジス
タ（ＰＮＰ５，４−３，２、ＮＰＮ１０，４，６）を形
成し、それぞれに電極７、８、１５、１７、１８を設け
ることによりテストデバイスを構成する。この電極の組
合せにより、１セル当りのラッチアップ電流、寄生トラ
ンジスタの電流増幅率、ベース領域の抵抗値等が測定で
き、絶縁ゲートバイポーラトランジスタのラッチアップ
現象の解析を可能ならしめる。
Description
【０００１】
【産業上の利用分野】本発明は絶縁ゲートバイポーラト
ランジスタに係り、特にそのラッチアップ現象の測定、
解析に好適な絶縁ゲートバイポーラトランジスタのテス
トデバイスに関する。
ランジスタに係り、特にそのラッチアップ現象の測定、
解析に好適な絶縁ゲートバイポーラトランジスタのテス
トデバイスに関する。
【０００２】
【従来の技術】絶縁ゲートバイポーラトランジスタは、
ＭＯＳＦＥＴの高速性及び高入力インピーダンス特性
と、バイポーラトランジスタの低飽和電圧特性とを兼ね
備えた電力スイッチング素子として広く用いられてい
る。図３は、この絶縁ゲートバイポーラトランジスタの
特性の一例であり、ゲート電圧ＶGをパラメータとし
て、コレクタ電圧ＶCEに対するコレクタ電流ＩCの特性
の説明図である。絶縁ゲートバイポーラトランジスタは
ＭＯＳＦＥＴとバイポーラトランジスタを組合せたもの
であるため、必然的にその構成はＮＰＮＰの４層構造と
なり、寄生サイリスタが形成される。図３に示されるよ
うに、ゲート電圧ＶG、 コレクタ電圧ＶCEを上昇してい
くと、ある電圧でサイリスタ動作を起こし、ラッチアッ
プ現象が生じる。
ＭＯＳＦＥＴの高速性及び高入力インピーダンス特性
と、バイポーラトランジスタの低飽和電圧特性とを兼ね
備えた電力スイッチング素子として広く用いられてい
る。図３は、この絶縁ゲートバイポーラトランジスタの
特性の一例であり、ゲート電圧ＶGをパラメータとし
て、コレクタ電圧ＶCEに対するコレクタ電流ＩCの特性
の説明図である。絶縁ゲートバイポーラトランジスタは
ＭＯＳＦＥＴとバイポーラトランジスタを組合せたもの
であるため、必然的にその構成はＮＰＮＰの４層構造と
なり、寄生サイリスタが形成される。図３に示されるよ
うに、ゲート電圧ＶG、 コレクタ電圧ＶCEを上昇してい
くと、ある電圧でサイリスタ動作を起こし、ラッチアッ
プ現象が生じる。
【０００３】絶縁ゲートバイポーラトランジスタは電力
スイッチング素子として用いられるため、一般に定格電
流が大きく、ラッチアップ時の異常な大電流は、測定器
の容量には限界があり、測定器の容量をオーバーし、測
定不能となる場合がある。しかも、絶縁ゲートバイポー
ラトランジスタは、２０Ｖ〜数十Ｖ程度の比較的低いコ
レクタ電圧、ゲート電圧によって、容易にラッチアップ
が引き起こされる場合が有り、素子のラッチアップ耐量
をあらかじめ測定、評価しておくことは重要である。
スイッチング素子として用いられるため、一般に定格電
流が大きく、ラッチアップ時の異常な大電流は、測定器
の容量には限界があり、測定器の容量をオーバーし、測
定不能となる場合がある。しかも、絶縁ゲートバイポー
ラトランジスタは、２０Ｖ〜数十Ｖ程度の比較的低いコ
レクタ電圧、ゲート電圧によって、容易にラッチアップ
が引き起こされる場合が有り、素子のラッチアップ耐量
をあらかじめ測定、評価しておくことは重要である。
【０００４】この様に、従来、絶縁ゲートバイポーラト
ランジスタのラッチアップ電流測定には、大電流の測定
器が必要であり、測定器の容量をオーバーする場合に
は、ラッチアップ電流測定が不可能であった。又、ラッ
チアップ電流を測定できたとしても、素子の構造上、ど
のように改良すれば、ラッチアップ現象が起こりにくく
なるかなどの解析は不可能であった。
ランジスタのラッチアップ電流測定には、大電流の測定
器が必要であり、測定器の容量をオーバーする場合に
は、ラッチアップ電流測定が不可能であった。又、ラッ
チアップ電流を測定できたとしても、素子の構造上、ど
のように改良すれば、ラッチアップ現象が起こりにくく
なるかなどの解析は不可能であった。
【０００５】
【発明が解決しようとする課題】本発明は係る従来技術
の問題点に鑑み、小電流でラッチアップ電流が測定で
き、且つラッチアップ現象の起こり易さを解析可能な絶
縁ゲートバイポーラトランジスタのテストデバイスを提
供するものである。
の問題点に鑑み、小電流でラッチアップ電流が測定で
き、且つラッチアップ現象の起こり易さを解析可能な絶
縁ゲートバイポーラトランジスタのテストデバイスを提
供するものである。
【０００６】
【課題を解決するための手段】係る課題を解決するた
め、絶縁ゲートバイポーラトランジスタを製造するウェ
ファの一部の領域等にＴＥＧとしてテストデバイスを配
置する。テストデバイスは、絶縁ゲートバイポーラトラ
ンジスタのセル部分を取り出して、寄生サイリスタを構
成するトランジスタと、それぞれのトランジスタに電極
を設けることにより構成される。
め、絶縁ゲートバイポーラトランジスタを製造するウェ
ファの一部の領域等にＴＥＧとしてテストデバイスを配
置する。テストデバイスは、絶縁ゲートバイポーラトラ
ンジスタのセル部分を取り出して、寄生サイリスタを構
成するトランジスタと、それぞれのトランジスタに電極
を設けることにより構成される。
【０００７】
【作用】このテストデバイスは、絶縁ゲートバイポーラ
トランジスタの単位となるセル部分を取り出して形成し
ているため、１セル分のラッチアップ電流を測定するこ
とができ、これにより多数のセルからなるチップ全体の
ラッチアップ電流を推定することが可能となる。又、寄
生サイリスタを構成するトランジスタの電流増幅率、ベ
ース部分の抵抗値等が測定可能となり、これらはラッチ
アップ現象のキーとなるパラメータなので、ラッチアッ
プ現象の起こり易さの解析を可能ならしめる。
トランジスタの単位となるセル部分を取り出して形成し
ているため、１セル分のラッチアップ電流を測定するこ
とができ、これにより多数のセルからなるチップ全体の
ラッチアップ電流を推定することが可能となる。又、寄
生サイリスタを構成するトランジスタの電流増幅率、ベ
ース部分の抵抗値等が測定可能となり、これらはラッチ
アップ現象のキーとなるパラメータなので、ラッチアッ
プ現象の起こり易さの解析を可能ならしめる。
【０００８】
【実施例】図１は、本発明の一実施例の絶縁ゲートバイ
ポーラトランジスタのテストデバイスの断面図である。
ウェファ裏面はコレクタ電極１であり、端子Ｃ2 が設け
られている。絶縁ゲートバイポーラトランジスタの１セ
ル相当部分は図中の一点鎖線の間であり、ソース領域と
なる高濃度Ｎ型領域１１，１２及びドレイン領域となる
Ｎ型層４と、チャネル領域であるＰ型領域５とゲート電
極７によって、たて型のＮチャネルエンハンスメントＭ
ＯＳＦＥＴが入力段に構成される。Ｐ型領域５と、Ｎ型
層４、高濃度Ｎ型層３と、高濃度Ｐ型層２とによって、
ＰＮＰ型のバイポーラトランジスタが出力段に構成され
る。端子Ｅ1（Ｂ1）のエミッタ電極８は、絶縁ゲートバ
イポーラトランジスタの１セル相当分のエミッタ電極で
あり、端子Ｃ2 はコレクタ電極１であり、端子Ｇはゲー
ト電極７であり、これらの端子は試験対称物の絶縁ゲー
トバイポーラトランジスタの１セル分の端子を構成して
いる。
ポーラトランジスタのテストデバイスの断面図である。
ウェファ裏面はコレクタ電極１であり、端子Ｃ2 が設け
られている。絶縁ゲートバイポーラトランジスタの１セ
ル相当部分は図中の一点鎖線の間であり、ソース領域と
なる高濃度Ｎ型領域１１，１２及びドレイン領域となる
Ｎ型層４と、チャネル領域であるＰ型領域５とゲート電
極７によって、たて型のＮチャネルエンハンスメントＭ
ＯＳＦＥＴが入力段に構成される。Ｐ型領域５と、Ｎ型
層４、高濃度Ｎ型層３と、高濃度Ｐ型層２とによって、
ＰＮＰ型のバイポーラトランジスタが出力段に構成され
る。端子Ｅ1（Ｂ1）のエミッタ電極８は、絶縁ゲートバ
イポーラトランジスタの１セル相当分のエミッタ電極で
あり、端子Ｃ2 はコレクタ電極１であり、端子Ｇはゲー
ト電極７であり、これらの端子は試験対称物の絶縁ゲー
トバイポーラトランジスタの１セル分の端子を構成して
いる。
【０００９】Ｐ型拡散領域５と、Ｎ型層４及び高濃度Ｎ
型層３と、高濃度Ｐ型層２とは、寄生サイリスタを構成
する一つのＰＮＰトランジスタとなる。高濃度Ｎ型領域
１０とＰ型領域２０と高濃度Ｎ型領域６とは、同様に寄
生サイリスタを構成する一つのＮＰＮトランジスタとな
る。端子Ｂ2、Ｅ2、Ｃ1 は絶縁ゲートバイポーラトラン
ジスタのラッチアップの起こり易さを解析するために設
けられたものである。Ｐ型領域５には、高濃度Ｎ型領域
１３とその左側にオーミックコンタクトの端子Ｂ2 とな
る電極１５が設けられている。Ｐ型領域２０には、高濃
度Ｎ型領域１０と電極１７が設けられており、電極１７
は端子Ｅ2 となる。更にＰ型領域２０の右側側方には、
Ｐ型領域２０の底と高濃度Ｎ型層間の深さＷｎ- に相当
する距離だけ離隔して高濃度Ｎ型領域６が設けられてお
り、高濃度Ｎ型領域６には電極１８が配置されて、端子
Ｃ1 となっている。
型層３と、高濃度Ｐ型層２とは、寄生サイリスタを構成
する一つのＰＮＰトランジスタとなる。高濃度Ｎ型領域
１０とＰ型領域２０と高濃度Ｎ型領域６とは、同様に寄
生サイリスタを構成する一つのＮＰＮトランジスタとな
る。端子Ｂ2、Ｅ2、Ｃ1 は絶縁ゲートバイポーラトラン
ジスタのラッチアップの起こり易さを解析するために設
けられたものである。Ｐ型領域５には、高濃度Ｎ型領域
１３とその左側にオーミックコンタクトの端子Ｂ2 とな
る電極１５が設けられている。Ｐ型領域２０には、高濃
度Ｎ型領域１０と電極１７が設けられており、電極１７
は端子Ｅ2 となる。更にＰ型領域２０の右側側方には、
Ｐ型領域２０の底と高濃度Ｎ型層間の深さＷｎ- に相当
する距離だけ離隔して高濃度Ｎ型領域６が設けられてお
り、高濃度Ｎ型領域６には電極１８が配置されて、端子
Ｃ1 となっている。
【００１０】絶縁ゲートバイポーラトランジスタは、多
数のセルから構成され、そのセル密度は、例えば１００
０セル／cm2 である。ラッチアップ電流が１０００Ａ／
cm2であると仮定すると、図１に示す構造のテストデバ
イスでは、１セル分のみ取り出しているので、１セル分
のラッチアップ電流は１Ａという、比較的小さな値とな
り、通常の測定器で十分測定可能である。１０００セル
／cm2 のセル密度の絶縁ゲートバイポーラトランジスタ
のラッチアップ電流は、これを１０００倍することによ
って推定が可能である。絶縁ゲートバイポーラトランジ
スタの１セル分のラッチアップ電流の測定は、端子Ｅ1
（Ｂ1）、端子Ｇ、端子Ｃ2 を各々、絶縁ゲートバイポ
ーラトランジスタのエミッタ、ゲート、コレクタとする
ことによって、測定することができる。
数のセルから構成され、そのセル密度は、例えば１００
０セル／cm2 である。ラッチアップ電流が１０００Ａ／
cm2であると仮定すると、図１に示す構造のテストデバ
イスでは、１セル分のみ取り出しているので、１セル分
のラッチアップ電流は１Ａという、比較的小さな値とな
り、通常の測定器で十分測定可能である。１０００セル
／cm2 のセル密度の絶縁ゲートバイポーラトランジスタ
のラッチアップ電流は、これを１０００倍することによ
って推定が可能である。絶縁ゲートバイポーラトランジ
スタの１セル分のラッチアップ電流の測定は、端子Ｅ1
（Ｂ1）、端子Ｇ、端子Ｃ2 を各々、絶縁ゲートバイポ
ーラトランジスタのエミッタ、ゲート、コレクタとする
ことによって、測定することができる。
【００１１】ラッチアップ現象は、寄生サイリスタのＮ
ＰＮトランジスタとＰＮＰトランジスタの電流増幅率α
の関係が、 α（ＮＰＮ）＋α（ＰＮＰ）≧１ の時に起こる。従って、各トランジスタの電流増幅率α
が判ると、ラッチアップの起こり易さが推定できる。Ｎ
ＰＮトランジスタの電流増幅率αは、端子Ｅ2をエミッ
タとし、端子Ｅ1（Ｂ1）をベースとし、端子Ｃ1 をコレ
クタとすることによって測定できる。ここで、実際のＮ
ＰＮトランジスタはたて方向に動作するので、コレクタ
のＮ- 層の深さが電流増幅率αに大きく影響する。この
テストデバイスでは、Ｎ- 層の深さに相当するＷｎ- の
距離だけ離隔して高濃度Ｎ型領域６をＰ型領域２０の側
方に配置することによって、横方向に配置された高濃度
Ｎ型領域６によって、たて方向の高濃度Ｎ型層３と同じ
働きをさせることができる。ＰＮＰトランジスタの電流
増幅率αは、端子Ｂ2をエミッタとし、端子Ｃ1をベース
とし、端子Ｃ2をコレクタとすることによって測定する
ことができる。
ＰＮトランジスタとＰＮＰトランジスタの電流増幅率α
の関係が、 α（ＮＰＮ）＋α（ＰＮＰ）≧１ の時に起こる。従って、各トランジスタの電流増幅率α
が判ると、ラッチアップの起こり易さが推定できる。Ｎ
ＰＮトランジスタの電流増幅率αは、端子Ｅ2をエミッ
タとし、端子Ｅ1（Ｂ1）をベースとし、端子Ｃ1 をコレ
クタとすることによって測定できる。ここで、実際のＮ
ＰＮトランジスタはたて方向に動作するので、コレクタ
のＮ- 層の深さが電流増幅率αに大きく影響する。この
テストデバイスでは、Ｎ- 層の深さに相当するＷｎ- の
距離だけ離隔して高濃度Ｎ型領域６をＰ型領域２０の側
方に配置することによって、横方向に配置された高濃度
Ｎ型領域６によって、たて方向の高濃度Ｎ型層３と同じ
働きをさせることができる。ＰＮＰトランジスタの電流
増幅率αは、端子Ｂ2をエミッタとし、端子Ｃ1をベース
とし、端子Ｃ2をコレクタとすることによって測定する
ことができる。
【００１２】又、ラッチアップの起こり易さを推定する
ポイントにＰ型拡散領域５，Ｐ型拡散領域２０のベース
領域抵抗ＲB がある。これは、ラッチアップは、寄生Ｎ
ＰＮトランジスタのベース領域の電位が、Ｎ+拡散領域
であるエミッタに対して０.６Ｖを越えると、少数キャ
リアが注入されることにより起こるからである。エミッ
タ電極８によりエミッタとベースの拡散領域はその表面
で短絡されているが、ベース領域であるＰ型領域２０底
部ではベース領域の抵抗により電位が上昇するので、ベ
ース領域の抵抗ＲB はなるべく小さい程、ラッチアップ
は起こりにくい。このＰ型領域２０の抵抗ＲB は、等価
なＰ型領域５において、端子Ｂ2 と端子Ｅ 1（Ｂ1）によ
って測定することができる。
ポイントにＰ型拡散領域５，Ｐ型拡散領域２０のベース
領域抵抗ＲB がある。これは、ラッチアップは、寄生Ｎ
ＰＮトランジスタのベース領域の電位が、Ｎ+拡散領域
であるエミッタに対して０.６Ｖを越えると、少数キャ
リアが注入されることにより起こるからである。エミッ
タ電極８によりエミッタとベースの拡散領域はその表面
で短絡されているが、ベース領域であるＰ型領域２０底
部ではベース領域の抵抗により電位が上昇するので、ベ
ース領域の抵抗ＲB はなるべく小さい程、ラッチアップ
は起こりにくい。このＰ型領域２０の抵抗ＲB は、等価
なＰ型領域５において、端子Ｂ2 と端子Ｅ 1（Ｂ1）によ
って測定することができる。
【００１３】図２は、本発明の一実施例の絶縁ゲートバ
イポーラトランジスタのテストデバイスのパターン図で
ある。このパターンは、絶縁ゲートバイポーラトランジ
スタを製造するウェファの数ヶ所に、例えばＴＥＧとし
て絶縁ゲートバイポーラトランジスタと共に製造され
る。チップの周辺は、高濃度Ｎ型拡散層で囲まれてお
り、Ｐ型拡散領域５、Ｐ型拡散領域２０が配置されてい
る。Ｐ型拡散領域５の中には、高濃度Ｎ型領域１２、１
３が配置され、Ｐ型拡散領域の中には、高濃度Ｎ型領
域，１０、１１が配置され、Ｐ型領域２０の側方には、
距離Ｗｎ- だけ離隔して、高濃度Ｎ型領域６が配置され
ている。
イポーラトランジスタのテストデバイスのパターン図で
ある。このパターンは、絶縁ゲートバイポーラトランジ
スタを製造するウェファの数ヶ所に、例えばＴＥＧとし
て絶縁ゲートバイポーラトランジスタと共に製造され
る。チップの周辺は、高濃度Ｎ型拡散層で囲まれてお
り、Ｐ型拡散領域５、Ｐ型拡散領域２０が配置されてい
る。Ｐ型拡散領域５の中には、高濃度Ｎ型領域１２、１
３が配置され、Ｐ型拡散領域の中には、高濃度Ｎ型領
域，１０、１１が配置され、Ｐ型領域２０の側方には、
距離Ｗｎ- だけ離隔して、高濃度Ｎ型領域６が配置され
ている。
【００１４】パッドは、端子Ｅ1（Ｂ1）、Ｂ2、Ｅ2、Ｃ
1、Ｇ に対応するものであり、組立工程においてワイヤ
ボンドによりパッケージのピンに接続される。又、ウェ
ファ段階の製造工程中で、パッドにプローブを当てるこ
とにより、上述の各種測定を行うことができ、製造工程
中の品質管理に用いることができる。尚、本実施例は絶
縁ゲートバイポーラトランジスタの１個のセルに相当す
る部分を１個のチップ（デバイス）に搭載している。数
個あるいは数十個のセルを１個のチップに搭載すること
も勿論可能であり、この場合はセル間の相互干渉を含め
た絶縁ゲートバイポーラトランジスタのラッチアップ現
象の解析が可能となる。更に、本実施例は、図２のパタ
ーン図に示す様に、独立したチップとして扱っている
が、絶縁ゲートバイポーラトランジスタの一般のＴＥＧ
パターンの中に含めてもよい。
1、Ｇ に対応するものであり、組立工程においてワイヤ
ボンドによりパッケージのピンに接続される。又、ウェ
ファ段階の製造工程中で、パッドにプローブを当てるこ
とにより、上述の各種測定を行うことができ、製造工程
中の品質管理に用いることができる。尚、本実施例は絶
縁ゲートバイポーラトランジスタの１個のセルに相当す
る部分を１個のチップ（デバイス）に搭載している。数
個あるいは数十個のセルを１個のチップに搭載すること
も勿論可能であり、この場合はセル間の相互干渉を含め
た絶縁ゲートバイポーラトランジスタのラッチアップ現
象の解析が可能となる。更に、本実施例は、図２のパタ
ーン図に示す様に、独立したチップとして扱っている
が、絶縁ゲートバイポーラトランジスタの一般のＴＥＧ
パターンの中に含めてもよい。
【００１５】
【発明の効果】以上詳細に説明したように、本発明の絶
縁ゲートバイポーラトランジスタのテストデバイスによ
れば、セル当りのラッチアップ電流、寄生トランジスタ
の電流増幅率α、Ｐ型領域の抵抗ＲB を測定することが
可能である。従って、多数のセルからなる絶縁ゲートバ
イポーラトランジスタでは、測定器の限界から、測定で
きない大きなラッチアップ電流も推定が可能となり、
又、ラッチアップを起こし易い諸パラメータを測定でき
るので、絶縁ゲートバイポーラトランジスタのラッチア
ップ現象の解析が可能となる。
縁ゲートバイポーラトランジスタのテストデバイスによ
れば、セル当りのラッチアップ電流、寄生トランジスタ
の電流増幅率α、Ｐ型領域の抵抗ＲB を測定することが
可能である。従って、多数のセルからなる絶縁ゲートバ
イポーラトランジスタでは、測定器の限界から、測定で
きない大きなラッチアップ電流も推定が可能となり、
又、ラッチアップを起こし易い諸パラメータを測定でき
るので、絶縁ゲートバイポーラトランジスタのラッチア
ップ現象の解析が可能となる。
【図１】本発明の一実施例の絶縁ゲートバイポーラトラ
ンジスタのテストデバイスの断面図。
ンジスタのテストデバイスの断面図。
【図２】本発明の一実施例の絶縁ゲートバイポーラトラ
ンジスタのテストデバイスのパターン図。
ンジスタのテストデバイスのパターン図。
【図３】絶縁ゲートバイポーラトランジスタのＩC−Ｖ
CE特性の説明図。
CE特性の説明図。
Claims (2)
- 【請求項１】 絶縁ゲートバイポーラトランジスタのセ
ル部分に対応する寄生サイリスタを構成する２個のトラ
ンジスタと、該トランジスタに設けられた電極とからな
り、該電極の組合せにより、少なくとも１セル当りのラ
ッチアップ電流、寄生トランジスタの電流増幅率、ベー
ス領域の抵抗値が測定可能であることを特徴とする絶縁
ゲートバイポーラトランジスタのテストデバイス。 - 【請求項２】 前記トランジスタの１個は、ベース領域
の底から高濃度Ｎ型層迄の深さに相当する距離を離隔し
て、該ベース領域の側方に配置された高濃度Ｎ型領域か
らなるコレクタ領域を具備することを特徴とする請求項
１の絶縁ゲートバイポーラトランジスタのテストデバイ
ス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03247816A JP3101364B2 (ja) | 1991-09-26 | 1991-09-26 | 絶縁ゲートバイポーラトランジスタのテストデバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03247816A JP3101364B2 (ja) | 1991-09-26 | 1991-09-26 | 絶縁ゲートバイポーラトランジスタのテストデバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0590591A true JPH0590591A (ja) | 1993-04-09 |
| JP3101364B2 JP3101364B2 (ja) | 2000-10-23 |
Family
ID=17169092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03247816A Expired - Fee Related JP3101364B2 (ja) | 1991-09-26 | 1991-09-26 | 絶縁ゲートバイポーラトランジスタのテストデバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3101364B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302462A (ja) * | 2008-06-17 | 2009-12-24 | Denso Corp | 絶縁ゲート型バイポーラトランジスタの検査方法 |
| JP2012156178A (ja) * | 2011-01-24 | 2012-08-16 | Honda Motor Co Ltd | 絶縁ゲートバイポーラトランジスタの検査方法、製造方法、及びテスト回路 |
| CN110718586A (zh) * | 2019-10-24 | 2020-01-21 | 上海擎茂微电子科技有限公司 | 一种抗闩锁效应的沟槽型绝缘栅晶体管器件 |
-
1991
- 1991-09-26 JP JP03247816A patent/JP3101364B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009302462A (ja) * | 2008-06-17 | 2009-12-24 | Denso Corp | 絶縁ゲート型バイポーラトランジスタの検査方法 |
| JP2012156178A (ja) * | 2011-01-24 | 2012-08-16 | Honda Motor Co Ltd | 絶縁ゲートバイポーラトランジスタの検査方法、製造方法、及びテスト回路 |
| CN110718586A (zh) * | 2019-10-24 | 2020-01-21 | 上海擎茂微电子科技有限公司 | 一种抗闩锁效应的沟槽型绝缘栅晶体管器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3101364B2 (ja) | 2000-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6169300B1 (en) | Insulated gate bipolar transistor with high dynamic ruggedness | |
| US5731603A (en) | Lateral IGBT | |
| US4896196A (en) | Vertical DMOS power transistor with an integral operating condition sensor | |
| US5089864A (en) | Insulated gate type semiconductor device | |
| JP3338185B2 (ja) | 半導体装置 | |
| JPH08316471A (ja) | 半導体装置 | |
| JPH10132871A (ja) | 半導体装置 | |
| JP3154480B2 (ja) | 絶縁ゲート型トランジスタ用のｍｏｓパイロット構造 | |
| JP2013201357A (ja) | 炭化珪素半導体装置とその製造方法 | |
| JP3101364B2 (ja) | 絶縁ゲートバイポーラトランジスタのテストデバイス | |
| JP2552880B2 (ja) | 垂直ｄｍｏｓセル構造 | |
| JPH049378B2 (ja) | ||
| JP3522983B2 (ja) | 横型ｉｇｂｔ | |
| JP5719182B2 (ja) | 絶縁ゲートバイポーラトランジスタの検査方法、製造方法、及びテスト回路 | |
| JP2668887B2 (ja) | パワーｍｏｓｆｅｔおよびその製造方法 | |
| GB1431875A (en) | Testing holes in an insulating layer | |
| JP3101365B2 (ja) | 絶縁ゲートバイポーラトランジスタのテストデバイス | |
| US8530930B2 (en) | Semiconductor device having plural insulated gate switching cells and method for designing the same | |
| JP5579013B2 (ja) | 半導体装置 | |
| JP6007507B2 (ja) | トレンチゲート型ｍｏｓ半導体装置のトレンチ平均深さおよびスイッチング特性の評価方法および半導体チップの選別方法 | |
| KR100286045B1 (ko) | 버퍼층을 포함하는 반도체 장치 및 그 제조 방법 | |
| JPH07176741A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| JPH09283755A (ja) | 半導体装置 | |
| JP5266899B2 (ja) | 絶縁ゲート型バイポーラトランジスタの検査方法 | |
| JP2973709B2 (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |