JPH055371B2 - - Google Patents
Info
- Publication number
- JPH055371B2 JPH055371B2 JP22718485A JP22718485A JPH055371B2 JP H055371 B2 JPH055371 B2 JP H055371B2 JP 22718485 A JP22718485 A JP 22718485A JP 22718485 A JP22718485 A JP 22718485A JP H055371 B2 JPH055371 B2 JP H055371B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- region
- base
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015556 catabolic process Effects 0.000 claims description 18
- 230000005669 field effect Effects 0.000 claims description 8
- 238000012360 testing method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000005259 measurement Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 101100005911 Mus musculus Cer1 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、トランジスタアレイなどの集積回
路に内蔵されるトランジスタに係り、特にエミツ
タ・ベース間に抵抗をモノリシツクに接続した構
造のトランジスタに関するものである。
路に内蔵されるトランジスタに係り、特にエミツ
タ・ベース間に抵抗をモノリシツクに接続した構
造のトランジスタに関するものである。
集積回路に内蔵されるトランジスタは、エミツ
タ・ベース接合をバイアスするためにほとんどが
エミツタ・ベース間に抵抗を接続した構造になつ
ている。第６図にその回路図を示し、Ｑはトラン
ジスタ、Ｒは抵抗をそれぞれ示す。
タ・ベース接合をバイアスするためにほとんどが
エミツタ・ベース間に抵抗を接続した構造になつ
ている。第６図にその回路図を示し、Ｑはトラン
ジスタ、Ｒは抵抗をそれぞれ示す。
しかし、このような構造のトランジスタのVCEO
（エミツタ・コレクタ間降伏電圧）つまりVCERを
測定した場合、接続する抵抗およびトランジスタ
のhFE（電流増幅率）とによつて差があるが、一般
にVCEOとVCBO（ベース・コレクタ間降伏電圧）の
間の値をとる。一方、このような構造のトランジ
スタのIC−VCE特性をみると、第３図に示すよう
な特性となり、ベース電流IBとコレクタ電流ICが
大きい領域において保持電圧がVCEOに近い値にま
で低下する。このため、このような構造のトラン
ジスタを高い電圧が加わる部分に用いると、次の
ような不都合が生じることになる。
（エミツタ・コレクタ間降伏電圧）つまりVCERを
測定した場合、接続する抵抗およびトランジスタ
のhFE（電流増幅率）とによつて差があるが、一般
にVCEOとVCBO（ベース・コレクタ間降伏電圧）の
間の値をとる。一方、このような構造のトランジ
スタのIC−VCE特性をみると、第３図に示すよう
な特性となり、ベース電流IBとコレクタ電流ICが
大きい領域において保持電圧がVCEOに近い値にま
で低下する。このため、このような構造のトラン
ジスタを高い電圧が加わる部分に用いると、次の
ような不都合が生じることになる。
例えば、VCERLとVCERHをそれぞれ低電流と高電
流のある値でのVCERとする。もし、この素子に加
わる最大電圧がVCERHよりも低い場合、あるいは
VCERHよりも大きくてもトランジスタが低電流で
動作している場合は問題ないが、高電流で動作し
ている時にこのような電圧が加わると、トランジ
スタはVCERHよりも大きいこの電圧を阻止できず
に過大な電流が流れることになる。しかも、この
ようなことが起らないようにトランジスタの耐圧
をあらかじめテストすることによつて、VCERHが
小さいものを除こうとしても低電流で測定すれば
VCERLの値となり、また、VCERHを測定しようとす
る場合大電流で測定する必要があり、それに接続
している抵抗のバラツキ等によつて安定した値を
得ることが困難である。このため、従来の構造で
は、トランジスタとは別に設けられたモニタート
ランジスタのVCEOを測定することで、トランジス
タの耐圧を管理していた。
流のある値でのVCERとする。もし、この素子に加
わる最大電圧がVCERHよりも低い場合、あるいは
VCERHよりも大きくてもトランジスタが低電流で
動作している場合は問題ないが、高電流で動作し
ている時にこのような電圧が加わると、トランジ
スタはVCERHよりも大きいこの電圧を阻止できず
に過大な電流が流れることになる。しかも、この
ようなことが起らないようにトランジスタの耐圧
をあらかじめテストすることによつて、VCERHが
小さいものを除こうとしても低電流で測定すれば
VCERLの値となり、また、VCERHを測定しようとす
る場合大電流で測定する必要があり、それに接続
している抵抗のバラツキ等によつて安定した値を
得ることが困難である。このため、従来の構造で
は、トランジスタとは別に設けられたモニタート
ランジスタのVCEOを測定することで、トランジス
タの耐圧を管理していた。
しかし、このような方法ではあくまでモニター
トランジスタの耐圧が得られるに過ぎず、相関の
ずれ等を考慮するためにモニタートランジスタの
耐圧マージンを大きくすると、歩留が低下すると
いう問題がある。また、いくらマージンを大きく
とつても突発的な耐圧不良はモニタートランジス
タを用いる方法では完全には除くことはできない
という問題もある。
トランジスタの耐圧が得られるに過ぎず、相関の
ずれ等を考慮するためにモニタートランジスタの
耐圧マージンを大きくすると、歩留が低下すると
いう問題がある。また、いくらマージンを大きく
とつても突発的な耐圧不良はモニタートランジス
タを用いる方法では完全には除くことはできない
という問題もある。
この発明は上記のような問題点を解決するため
になされたもので、その目的は、トランジスタの
VCROをモニタートランジスタを用いることなく直
接測定することによつて素子特性の信頼性を改善
することにある。
になされたもので、その目的は、トランジスタの
VCROをモニタートランジスタを用いることなく直
接測定することによつて素子特性の信頼性を改善
することにある。
そのためにこの発明は、従来、トランジスタ
（以下、被測定トランジスタと称す。）のエミツタ
とベースとの間を抵抗のみで接続していたのに対
して、抵抗と直列に、被測定トランジスタのエミ
ツタ・コレクタ間降伏電圧測定時に、被測定トラ
ンジスタのエミツタ・ベース領域間をオープン状
態にするとともに、被測定トランジスタのエミツ
タ・コレクタ間降伏電圧測定後は、短絡状態とさ
れる回路素子を接続したものである。
（以下、被測定トランジスタと称す。）のエミツタ
とベースとの間を抵抗のみで接続していたのに対
して、抵抗と直列に、被測定トランジスタのエミ
ツタ・コレクタ間降伏電圧測定時に、被測定トラ
ンジスタのエミツタ・ベース領域間をオープン状
態にするとともに、被測定トランジスタのエミツ
タ・コレクタ間降伏電圧測定後は、短絡状態とさ
れる回路素子を接続したものである。
この発明においては、被測定トランジスタとモ
ノリシツクに形成され、抵抗と直列に接続される
回路素子が、被測定トランジスタのエミツタ・コ
レクラ間降伏電圧測定時に、被測定トランジスタ
のエミツタ・ベース間をオープン状態としている
ため、トランジスタのVCEOの測定が可能となる。
ノリシツクに形成され、抵抗と直列に接続される
回路素子が、被測定トランジスタのエミツタ・コ
レクラ間降伏電圧測定時に、被測定トランジスタ
のエミツタ・ベース間をオープン状態としている
ため、トランジスタのVCEOの測定が可能となる。
第１図はこの発明の一実施例を示す回路図であ
る。また、第２図は第１図のトランジスタＱのエ
ミツタ・コレクタ間降伏電圧測定時に、トランジ
スタＱのエミツタ・ベース領域間をオープン状態
にするとともに、トランジスタＱのエミツタ・コ
レクタ間降伏電圧測定後は、短絡状態とされる回
路素子であるダイオードの素子構造の一例を示す
図である。
る。また、第２図は第１図のトランジスタＱのエ
ミツタ・コレクタ間降伏電圧測定時に、トランジ
スタＱのエミツタ・ベース領域間をオープン状態
にするとともに、トランジスタＱのエミツタ・コ
レクタ間降伏電圧測定後は、短絡状態とされる回
路素子であるダイオードの素子構造の一例を示す
図である。
第２図に示すダイオードＤは、トランジスタＱ
のベース拡散時に同時に、アノード領域（ベース
領域）６および抵抗（図示せず）Ｒを形成し、次
にエミツタ拡散時にカソード領域（エミツタ領
域）５を形成し、その後電極取出し用のコンタク
ト穴９を開ける。そしてアルミ配線８によつて抵
抗ＲおよびトランジスタＱのエミツタ領域と接続
することにより、トランジスタＱのベース・エミ
ツタ接合とは反対の極性にしてpn接合形ダイオ
ードが形成されている。なお、第２図において、
１は半導体基板、２は分離領域、３は埋込み層、
４はエピタキシヤル層、７はSiO2膜を示す。ま
た、第１図においてＣはコレクタ端子、Ｂはベー
ス端子、Ｅはエミツタ端子、Ｋはpn接合形ダイ
オードにおけるカソード領域に接続され、pn接
合形ダイオードを破壊するための電圧が加えられ
る端子をそれぞれ示すものであり、図中同一符号
は同一または相当部分をあらわす。
のベース拡散時に同時に、アノード領域（ベース
領域）６および抵抗（図示せず）Ｒを形成し、次
にエミツタ拡散時にカソード領域（エミツタ領
域）５を形成し、その後電極取出し用のコンタク
ト穴９を開ける。そしてアルミ配線８によつて抵
抗ＲおよびトランジスタＱのエミツタ領域と接続
することにより、トランジスタＱのベース・エミ
ツタ接合とは反対の極性にしてpn接合形ダイオ
ードが形成されている。なお、第２図において、
１は半導体基板、２は分離領域、３は埋込み層、
４はエピタキシヤル層、７はSiO2膜を示す。ま
た、第１図においてＣはコレクタ端子、Ｂはベー
ス端子、Ｅはエミツタ端子、Ｋはpn接合形ダイ
オードにおけるカソード領域に接続され、pn接
合形ダイオードを破壊するための電圧が加えられ
る端子をそれぞれ示すものであり、図中同一符号
は同一または相当部分をあらわす。
第１図のような構造のトランジスタにおいてベ
ースをオープンにしてコレクタ・エミツタ間に電
圧を印加すると、ダイオードＤには丁度ベース・
エミツタ接合に加わるのと同じバイアスつまり、
約0.6V程度の電圧が逆方向に加わる。このダイ
オードＤの接合耐圧はエミツタ・ベース接合の耐
圧と同じく9V程度であるから、この状態ではベ
ース・エミツタ間はオープン状態になつている。
この結果、このトランジスタＱ本来のVCEOの測定
が可能となる。この測定で耐圧不良となつた素子
は不良としてチエツクすることにより除くことが
でき、良品は続いて本来すべきテストを行う。し
かし、この場合、トランジスタＱのベース・エミ
ツタ間がオープン状態ではこのテストが不良とな
つてしまうから、ベース・エミツタ間を本来の状
態つまり抵抗Ｒのみによる接続にしなければなら
ない。このため、耐圧テストで良品となつた素子
は本来のテストを行う前に、ダイオードＤにおけ
るアノード領域及びカソード領域にそれぞれ接続
された端子Ｋ及び端子ＥによつてダイオードＤに
順あるいは逆方向のサージ電圧を加えてダイオー
ドＤを破壊してシヨート状態にする必要がある。
このダイオードＤの接合面積を小さく設計すれ
ば、サージ電圧によつて容易に破壊することがで
きるし、また通常動作において抵抗Ｒに流れる電
流は非常に微小であるので、サージ破壊したダイ
オードＤの抵抗成分はほとんど問題とはならな
い。たとえば、抵抗Ｒが1KΩの場合、流れる電
流はベース・エミツタ間電圧を0.6Vとすれば、 0.6V／1KΩ＝0.6ｍＡ にすぎない。それに、ダイオードＤを破壊した後
でシヨート状態になつたダイオードの抵抗値の測
定が端子Ｋ及び端子Ｅによつて可能であるから、
ダイオードＤの抵抗値大による不良は完全に除く
ことができる。
ースをオープンにしてコレクタ・エミツタ間に電
圧を印加すると、ダイオードＤには丁度ベース・
エミツタ接合に加わるのと同じバイアスつまり、
約0.6V程度の電圧が逆方向に加わる。このダイ
オードＤの接合耐圧はエミツタ・ベース接合の耐
圧と同じく9V程度であるから、この状態ではベ
ース・エミツタ間はオープン状態になつている。
この結果、このトランジスタＱ本来のVCEOの測定
が可能となる。この測定で耐圧不良となつた素子
は不良としてチエツクすることにより除くことが
でき、良品は続いて本来すべきテストを行う。し
かし、この場合、トランジスタＱのベース・エミ
ツタ間がオープン状態ではこのテストが不良とな
つてしまうから、ベース・エミツタ間を本来の状
態つまり抵抗Ｒのみによる接続にしなければなら
ない。このため、耐圧テストで良品となつた素子
は本来のテストを行う前に、ダイオードＤにおけ
るアノード領域及びカソード領域にそれぞれ接続
された端子Ｋ及び端子ＥによつてダイオードＤに
順あるいは逆方向のサージ電圧を加えてダイオー
ドＤを破壊してシヨート状態にする必要がある。
このダイオードＤの接合面積を小さく設計すれ
ば、サージ電圧によつて容易に破壊することがで
きるし、また通常動作において抵抗Ｒに流れる電
流は非常に微小であるので、サージ破壊したダイ
オードＤの抵抗成分はほとんど問題とはならな
い。たとえば、抵抗Ｒが1KΩの場合、流れる電
流はベース・エミツタ間電圧を0.6Vとすれば、 0.6V／1KΩ＝0.6ｍＡ にすぎない。それに、ダイオードＤを破壊した後
でシヨート状態になつたダイオードの抵抗値の測
定が端子Ｋ及び端子Ｅによつて可能であるから、
ダイオードＤの抵抗値大による不良は完全に除く
ことができる。
このように、本発明によれば、ベース領域とエ
ミツタ領域間に抵抗Ｒをつないだ構造のトランジ
スタＱにダイオードＤをエミツタ・ベース接合と
は反対極性にして、その抵抗Ｒに対し直列に接続
することにより、このトランジスタのVCEOの直接
測定を可能にし、かつ測定後、ダイオードＤをサ
ージ破壊することによつて、通常の特性を満たす
ことができる。
ミツタ領域間に抵抗Ｒをつないだ構造のトランジ
スタＱにダイオードＤをエミツタ・ベース接合と
は反対極性にして、その抵抗Ｒに対し直列に接続
することにより、このトランジスタのVCEOの直接
測定を可能にし、かつ測定後、ダイオードＤをサ
ージ破壊することによつて、通常の特性を満たす
ことができる。
以上の例は、npnトランジスタＱおよびエミツ
タ、ベース拡散からなるダイオードＤについて述
べたが、pnpトランジスタおよび他の構造のダイ
オードを用いても同じ効果があることはいうまで
もない。また、ダイオードＤを抵抗Ｒに対してエ
ミツタ側に接続してあるが、ベース側に接続して
も当然同じ効果が得られる。さらに、第４図に示
すように、ダイオードＤの代わりに回路素子とし
て、ベースをオープンにしたトランジスタT1を
用いても同様の効果がある。
タ、ベース拡散からなるダイオードＤについて述
べたが、pnpトランジスタおよび他の構造のダイ
オードを用いても同じ効果があることはいうまで
もない。また、ダイオードＤを抵抗Ｒに対してエ
ミツタ側に接続してあるが、ベース側に接続して
も当然同じ効果が得られる。さらに、第４図に示
すように、ダイオードＤの代わりに回路素子とし
て、ベースをオープンにしたトランジスタT1を
用いても同様の効果がある。
なお、第５図に示すように、ダイオードの代り
にデイプレツシヨンモードの電界効果トランジス
タ（FET）T2を上記第１図に示した実施例にお
けるダイオードＤの代わりに回路素子として用い
ても同様の効果がある。この場合は、さらにゲー
ト電極Ｇを測定用端子として取り出して耐圧テス
トの時にゲートバイアスを加えてトランジスタＱ
のエミツタ・ベース間をオープン状態にする必要
がある。また、電界効果トランジスタのソース及
びドレイン領域は、それぞれこれらソース領域と
ドレイン領域との間の抵抗値を測定するための端
子Ｋ及び端子Ｅに接続されている。
にデイプレツシヨンモードの電界効果トランジス
タ（FET）T2を上記第１図に示した実施例にお
けるダイオードＤの代わりに回路素子として用い
ても同様の効果がある。この場合は、さらにゲー
ト電極Ｇを測定用端子として取り出して耐圧テス
トの時にゲートバイアスを加えてトランジスタＱ
のエミツタ・ベース間をオープン状態にする必要
がある。また、電界効果トランジスタのソース及
びドレイン領域は、それぞれこれらソース領域と
ドレイン領域との間の抵抗値を測定するための端
子Ｋ及び端子Ｅに接続されている。
以上説明したように、この発明によれば、トラ
ンジスタのエミツタ・ベース間に抵抗を接続した
構造においてもVCEOが正確に測定でき、耐圧不良
を直接に除くことができる。さらに、シヨート状
態のダイオード素子などの回路素子の両電極間の
抵抗値のチエツクが可能であるので、他の特性に
対する悪影響も完全に除くことができる。このよ
うに、本発明は、エミツタ・ベース用に抵抗をモ
ノリシツクに接続したトランジスタの耐圧を正確
に規定することができ、素子の特性の信頼性の改
善に非常に有効である。
ンジスタのエミツタ・ベース間に抵抗を接続した
構造においてもVCEOが正確に測定でき、耐圧不良
を直接に除くことができる。さらに、シヨート状
態のダイオード素子などの回路素子の両電極間の
抵抗値のチエツクが可能であるので、他の特性に
対する悪影響も完全に除くことができる。このよ
うに、本発明は、エミツタ・ベース用に抵抗をモ
ノリシツクに接続したトランジスタの耐圧を正確
に規定することができ、素子の特性の信頼性の改
善に非常に有効である。
第１図はこの発明の一実施例を示す回路図、第
２図ａおよびｂは第１図のダイオードの素子構造
の具体例を示す断面図および平面図、第３図はト
ランジスタのエミツタ・ベース間に抵抗をつない
だ場合のトランジスタの出力特性を示す図、第４
図、第５図はこの発明の他の実施例を示す回路
図、第６図は従来の構造を示す回路図である。 Ｑ……トランジスタ、Ｒ……抵抗、Ｄ……ダイ
オード、T1……ベースをオープンにしたトラン
ジスタ、T2……デイプレツシヨンモードの電界
効果トランジスタ、Ｋ，Ｇ……測定用の端子、５
……カソード（エミツタ領域）、６……アノード
（ベース領域）。
２図ａおよびｂは第１図のダイオードの素子構造
の具体例を示す断面図および平面図、第３図はト
ランジスタのエミツタ・ベース間に抵抗をつない
だ場合のトランジスタの出力特性を示す図、第４
図、第５図はこの発明の他の実施例を示す回路
図、第６図は従来の構造を示す回路図である。 Ｑ……トランジスタ、Ｒ……抵抗、Ｄ……ダイ
オード、T1……ベースをオープンにしたトラン
ジスタ、T2……デイプレツシヨンモードの電界
効果トランジスタ、Ｋ，Ｇ……測定用の端子、５
……カソード（エミツタ領域）、６……アノード
（ベース領域）。
Claims (1)
- 【特許請求の範囲】 １ ベース領域とエミツタ領域とがモノリシツク
に抵抗によつて接続される形のトランジスタにお
いて、前記トランジスタのエミツタ領域とベース
領域との間に前記抵抗と直列に接続され、前記ト
ランジスタのエミツタ・コレクタ間降伏電圧測定
時に、前記トランジスタのエミツタ・ベース領域
間をオープン状態にするとともに、前記エミツ
タ・コレクタ間降伏電圧測定後は、短絡状態とさ
れる回路素子を前記トランジスタとモノリシツク
に形成したことを特徴とするトランジスタ。 ２ 回路素子は、前記トランジスタのベース・エ
ミツタ接合とは反対の極性にして接続されたpn
接合形ダイオードであり、このpn接合形ダイオ
ードにおけるアノード領域及びカソード領域は、
それぞれ前記pn接合形ダイオードを破壊するた
めの電圧が加えられる端子に接続されていること
を特徴とする特許請求の範囲第１項記載のトラン
ジスタ。 ３ 回路素子は、ベースをオープン状態とされた
トランジスタであり、このトランジスタにおける
エミツタ及びコレクタ領域は、それぞれこれらエ
ミツタ領域とコレクタ領域との間を短絡状態とす
るための電圧が加えられる端子に接続されている
ことを特徴とする特許請求の範囲第１項記載のト
ランジスタ。 ４ 回路素子は、デイプレツシヨンモードの電界
効果トランジスタであり、この電界効果トランジ
スタのゲート電極は、エミツタ・コレクタ間降伏
電圧測定時に前記電界効果トランジスタのソース
領域とドレイン領域との間をオープン状態とする
ゲートバイアスが加えられる端子に接続されてい
るとともに、前記電界効果トランジスタのソース
及びドレイン領域は、それぞれこれらソース領域
とドレイン領域との間の抵抗値を測定するための
端子に接続されていることを特徴とする特許請求
の範囲第１項記載のトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22718485A JPS6286757A (ja) | 1985-10-11 | 1985-10-11 | トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22718485A JPS6286757A (ja) | 1985-10-11 | 1985-10-11 | トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6286757A JPS6286757A (ja) | 1987-04-21 |
| JPH055371B2 true JPH055371B2 (ja) | 1993-01-22 |
Family
ID=16856803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22718485A Granted JPS6286757A (ja) | 1985-10-11 | 1985-10-11 | トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6286757A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0643205A (ja) * | 1992-07-22 | 1994-02-18 | Mitsubishi Electric Corp | コレクタ・エミッタ間電圧モニタ回路 |
| JP3239849B2 (ja) | 1998-07-16 | 2001-12-17 | 日本電気株式会社 | バイポーラトランジスタのコレクタ・エミッタ間耐圧の測定方法 |
-
1985
- 1985-10-11 JP JP22718485A patent/JPS6286757A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6286757A (ja) | 1987-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4225878A (en) | Integrated circuit on chip trimming | |
| JP3353388B2 (ja) | 電力用半導体装置 | |
| JPH055371B2 (ja) | ||
| JP3239849B2 (ja) | バイポーラトランジスタのコレクタ・エミッタ間耐圧の測定方法 | |
| US5355082A (en) | Automatic transistor checker | |
| JPS60147154A (ja) | 抵抗構造体 | |
| JPH0782165B2 (ja) | 液晶表示装置の製造方法 | |
| JP3101364B2 (ja) | 絶縁ゲートバイポーラトランジスタのテストデバイス | |
| JPS5871655A (ja) | 半導体装置 | |
| JP3101365B2 (ja) | 絶縁ゲートバイポーラトランジスタのテストデバイス | |
| JPH01196858A (ja) | トランジスタ | |
| JPH0590481A (ja) | 半導体集積回路 | |
| JP3135666B2 (ja) | 半導体集積回路の入力保護回路 | |
| JP2630138B2 (ja) | 半導体集積回路 | |
| JP2512073B2 (ja) | サ―ジ防御回路の検査方法 | |
| US5138418A (en) | Transistor structure for testing emitter-base junction | |
| JP2973709B2 (ja) | 半導体素子の製造方法 | |
| JPH07106385A (ja) | 半導体装置 | |
| JP3067188B2 (ja) | 半導体集積回路 | |
| JPH05283620A (ja) | 半導体装置及び半導体装置の試験方法 | |
| JPS62115856A (ja) | 半導体集積回路装置 | |
| JPH0365018B2 (ja) | ||
| JPH06105733B2 (ja) | 集積回路装置 | |
| JPH05299669A (ja) | 電流検出機能付トランジスタ | |
| JPH0724277B2 (ja) | 半導体装置 |