JP3239849B2 - バイポーラトランジスタのコレクタ・エミッタ間耐圧の測定方法 - Google Patents
バイポーラトランジスタのコレクタ・エミッタ間耐圧の測定方法Info
- Publication number
- JP3239849B2 JP3239849B2 JP20150698A JP20150698A JP3239849B2 JP 3239849 B2 JP3239849 B2 JP 3239849B2 JP 20150698 A JP20150698 A JP 20150698A JP 20150698 A JP20150698 A JP 20150698A JP 3239849 B2 JP3239849 B2 JP 3239849B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- collector
- voltage
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015556 catabolic process Effects 0.000 title claims description 53
- 238000000034 method Methods 0.000 title claims description 25
- 238000005259 measurement Methods 0.000 claims description 24
- 230000003321 amplification Effects 0.000 claims description 10
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 10
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000000691 measurement method Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 25
- 238000009792 diffusion process Methods 0.000 description 20
- 239000000523 sample Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 239000013039 cover film Substances 0.000 description 5
- 230000006378 damage Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2608—Circuits therefor for testing bipolar transistors
- G01R31/261—Circuits therefor for testing bipolar transistors for measuring break-down voltage or punch through voltage therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は縦型バイポーラ素子
の耐圧特性、特に、コレクタ・エミッタ間のパンチスル
ー耐圧特性を高精度で測定することができるバイポーラ
トランジスタのコレクタ・エミッタ間耐圧の測定方法に
関する。
の耐圧特性、特に、コレクタ・エミッタ間のパンチスル
ー耐圧特性を高精度で測定することができるバイポーラ
トランジスタのコレクタ・エミッタ間耐圧の測定方法に
関する。
【０００２】
【従来の技術】縦型バイポーラ素子においては、素子の
微細化及び高性能化に伴い、コレクタ、ベース、エミッ
タの各接合の深さに対して製造余裕が厳しくなり、各電
極間の耐圧特性、特にコレクタ・エミッタ間のパンチス
ルー耐圧特性を正確に規定することが重要な要素の一つ
となっている（培風館発行「超高速ディジタルデバイス
シリーズ１ 超高速バイポーラ・デバイス」（昭和６０
年１１月１５日初版発行）の第２章３の５項（第５６頁
から６０頁））。
微細化及び高性能化に伴い、コレクタ、ベース、エミッ
タの各接合の深さに対して製造余裕が厳しくなり、各電
極間の耐圧特性、特にコレクタ・エミッタ間のパンチス
ルー耐圧特性を正確に規定することが重要な要素の一つ
となっている（培風館発行「超高速ディジタルデバイス
シリーズ１ 超高速バイポーラ・デバイス」（昭和６０
年１１月１５日初版発行）の第２章３の５項（第５６頁
から６０頁））。
【０００３】このため、通常、コレクタ、エミッタを測
定端子に接続し、ベースは測定端子から解放して、コレ
クタ接続端子に電圧源を接続し、エミッタ接続端子をグ
ランドに接続して、コレクタ・エミッタ間に電圧を印加
するという方法が採用されている。
定端子に接続し、ベースは測定端子から解放して、コレ
クタ接続端子に電圧源を接続し、エミッタ接続端子をグ
ランドに接続して、コレクタ・エミッタ間に電圧を印加
するという方法が採用されている。
【０００４】しかしながら、この方法では、コレクタ・
エミッタ間に電圧を印加することで、コレクタ・ベース
接合には強い逆バイアスが印加され、コレクタ側に空乏
層が延びるのに対して、コレクタ接合部で発生したわず
かな電子正孔対のうちの正孔がベース領域に入るが、ベ
ースが解放（オープン）の状態のため、ベース電流が流
れず、電圧降下がないため、エミッタ・ベース接合にも
コレクタ・ベース接合と同一の電位が加わることにな
る。よって、コレクタ・ベース接合がアバランシェ降伏
を起こす電圧（コレクタ・ベース間耐圧）になってもパ
ンチスルーせず、空乏層がエミッタ・ベース接合に到達
しないので、アバランシェ降伏した瞬間にエミッタ・ベ
ース接合破壊を起こすことになる。このため、素子を破
壊せず、かつ正確な測定を得ることに関し、上述の従来
技術は十分な対策を施しているとはいえない。
エミッタ間に電圧を印加することで、コレクタ・ベース
接合には強い逆バイアスが印加され、コレクタ側に空乏
層が延びるのに対して、コレクタ接合部で発生したわず
かな電子正孔対のうちの正孔がベース領域に入るが、ベ
ースが解放（オープン）の状態のため、ベース電流が流
れず、電圧降下がないため、エミッタ・ベース接合にも
コレクタ・ベース接合と同一の電位が加わることにな
る。よって、コレクタ・ベース接合がアバランシェ降伏
を起こす電圧（コレクタ・ベース間耐圧）になってもパ
ンチスルーせず、空乏層がエミッタ・ベース接合に到達
しないので、アバランシェ降伏した瞬間にエミッタ・ベ
ース接合破壊を起こすことになる。このため、素子を破
壊せず、かつ正確な測定を得ることに関し、上述の従来
技術は十分な対策を施しているとはいえない。
【０００５】そこで、例えば特開昭６２−８６７５７に
は、素子のベース・エミッタ間に抵抗素子とそれに直列
にダイオード素子とを接続し、かつその極性をベース・
エミッタ接合とは反対にし、ダイオード素子の両極から
測定端子を引き出す技術が開示されている。
は、素子のベース・エミッタ間に抵抗素子とそれに直列
にダイオード素子とを接続し、かつその極性をベース・
エミッタ接合とは反対にし、ダイオード素子の両極から
測定端子を引き出す技術が開示されている。
【０００６】この技術においては、コレクタ・エミッタ
間に電圧を印加すると、ダイオードに逆方向の電圧が印
加されるため、ベース・エミッタ間は解放（オープン）
に近い電位状態となっているが、ダイオードの逆接合リ
ーク電流がベース・エミッタ間の抵抗を介してベース領
域に流れ込み、空乏層がエミッタ・ベース接合に到達す
ることを可能としている。このため、この従来技術は、
コレクタ・エミッタ間のパンチスルー耐圧を正確に規定
することにおいて一応の効果を有している。
間に電圧を印加すると、ダイオードに逆方向の電圧が印
加されるため、ベース・エミッタ間は解放（オープン）
に近い電位状態となっているが、ダイオードの逆接合リ
ーク電流がベース・エミッタ間の抵抗を介してベース領
域に流れ込み、空乏層がエミッタ・ベース接合に到達す
ることを可能としている。このため、この従来技術は、
コレクタ・エミッタ間のパンチスルー耐圧を正確に規定
することにおいて一応の効果を有している。
【０００７】しかしながら、上述の特開昭６２−８６７
５７に記載された技術は、エミッタ・ベース間に逆電圧
を印加するとダイオード素子が順方向になるため、エミ
ッタ・ベース間耐圧（ツェナー降伏）を正確に規定でき
ないので、逆に、素子特性の信頼性及び集積度におい
て、新たに、パンチスルー耐圧以外の特性を規定できな
いという問題点を有している。また、この従来技術は、
バイポーラ素子の他にダイオード素子が付加されている
ので、素子面積を縮小できないという問題点を有してい
る。
５７に記載された技術は、エミッタ・ベース間に逆電圧
を印加するとダイオード素子が順方向になるため、エミ
ッタ・ベース間耐圧（ツェナー降伏）を正確に規定でき
ないので、逆に、素子特性の信頼性及び集積度におい
て、新たに、パンチスルー耐圧以外の特性を規定できな
いという問題点を有している。また、この従来技術は、
バイポーラ素子の他にダイオード素子が付加されている
ので、素子面積を縮小できないという問題点を有してい
る。
【０００８】しかも、素子の微細化及び高性能化への適
応を考えてみると、拡散層のシャロー化と共に、ベース
及びエミッタの不純物濃度が１０×１０18ｃｍ-3以上に
なり、従来のアバランシェ降伏からツェナー降伏となる
ため、ダイオードの逆接合リーク電流が増大してダイオ
ードとしての機能を果たさなくなるという問題点を有す
る。
応を考えてみると、拡散層のシャロー化と共に、ベース
及びエミッタの不純物濃度が１０×１０18ｃｍ-3以上に
なり、従来のアバランシェ降伏からツェナー降伏となる
ため、ダイオードの逆接合リーク電流が増大してダイオ
ードとしての機能を果たさなくなるという問題点を有す
る。
【０００９】一方、特開平８−１４６０７９号公報に
は、スナップバック特性の影響を回避して、正確な破壊
電圧の測定値を、測定素子の破壊を生じることなく得る
ことを目的としたバイポーラトランジスタのコレクタ・
エミッタ間耐圧の測定方法が開示されている。この方法
においては、ＮＰＮバイポーラトランジスタの耐圧ＢＶ
ＣＥＯを以下の方法で測定する。先ず、エミッタ端子を
接地する。次に、ベース端子に１００μＡのプローブ電
流を流す。その後、コレクタ端子に１μＡの判定電流を
流す。この判定電流とは、パンチスルー耐圧ＢＶＣＥＯ
を測定すべき電流であり、この電流が流れたときの電圧
を耐圧としている。次いで、ベース端子に０電流を流
す。この０電流とは、この従来公報の実施例に記載され
ているようにベース端子を開放することを意味している
（公報段落００１９及び図１（ｂ））。そうすると、判
定電流が流れ続けるが、ベース電流が０に近づくと共に
電圧が上昇する。このコレクタ・エミッタ端子間電圧を
測定し、ＢＶＣＥＯとする。このように、この従来技術
においては、バイポーラ動作を起こしてベース電流を流
し、その後にベース電流を０とすることにより、負性抵
抗領域を回避して耐圧を測定している。
は、スナップバック特性の影響を回避して、正確な破壊
電圧の測定値を、測定素子の破壊を生じることなく得る
ことを目的としたバイポーラトランジスタのコレクタ・
エミッタ間耐圧の測定方法が開示されている。この方法
においては、ＮＰＮバイポーラトランジスタの耐圧ＢＶ
ＣＥＯを以下の方法で測定する。先ず、エミッタ端子を
接地する。次に、ベース端子に１００μＡのプローブ電
流を流す。その後、コレクタ端子に１μＡの判定電流を
流す。この判定電流とは、パンチスルー耐圧ＢＶＣＥＯ
を測定すべき電流であり、この電流が流れたときの電圧
を耐圧としている。次いで、ベース端子に０電流を流
す。この０電流とは、この従来公報の実施例に記載され
ているようにベース端子を開放することを意味している
（公報段落００１９及び図１（ｂ））。そうすると、判
定電流が流れ続けるが、ベース電流が０に近づくと共に
電圧が上昇する。このコレクタ・エミッタ端子間電圧を
測定し、ＢＶＣＥＯとする。このように、この従来技術
においては、バイポーラ動作を起こしてベース電流を流
し、その後にベース電流を０とすることにより、負性抵
抗領域を回避して耐圧を測定している。
【００１０】
【発明が解決しようとする課題】しかしながら、近時の
素子の微細化及び小型化に伴い、各接合面積が小さくな
り、また深さも浅くなっている背景の下で、この特開平
８−１４６０７９号公報に記載された従来技術において
は、先ず、ベースに１００μＡの一定電流を流す。この
場合に、１００μＡという電流を瞬時に流すと、特にベ
ース・エミッタ接合を破壊する虞があるため、０Ａから
順次、時間をかけて電流を増加させる必要がある。ま
た、電流値が安定するまでの間、次の操作を待つ必要が
ある。このため、上述の従来技術においては、測定時間
が長くなり、スループットが悪化するという問題点があ
る。
素子の微細化及び小型化に伴い、各接合面積が小さくな
り、また深さも浅くなっている背景の下で、この特開平
８−１４６０７９号公報に記載された従来技術において
は、先ず、ベースに１００μＡの一定電流を流す。この
場合に、１００μＡという電流を瞬時に流すと、特にベ
ース・エミッタ接合を破壊する虞があるため、０Ａから
順次、時間をかけて電流を増加させる必要がある。ま
た、電流値が安定するまでの間、次の操作を待つ必要が
ある。このため、上述の従来技術においては、測定時間
が長くなり、スループットが悪化するという問題点があ
る。
【００１１】本発明はかかる問題点に鑑みてなされたも
のであって、バイポーラ素子のコレクタ・エミッタ間の
パンチスルー耐圧を正確に測定することができ、また、
パンチスルー耐圧を測定する際の素子の破壊を防止し、
特性の劣化を防止することができるバイポーラトランジ
スタのコレクタ・エミッタ間耐圧の測定方法を提供する
ことを目的とする。
のであって、バイポーラ素子のコレクタ・エミッタ間の
パンチスルー耐圧を正確に測定することができ、また、
パンチスルー耐圧を測定する際の素子の破壊を防止し、
特性の劣化を防止することができるバイポーラトランジ
スタのコレクタ・エミッタ間耐圧の測定方法を提供する
ことを目的とする。
【００１２】
【課題を解決するための手段】本発明に係るバイポーラ
トランジスタのコレクタ・エミッタ間耐圧の測定方法
は、縦型バイポーラトランジスタ素子のパンチスルー耐
圧（ＢＶＣＥＯ）を測定すべきコレクタ電流をＩＣ、電
流増幅率をｈＦＥとしたときに、前記素子のベースにＩ
Ｃ／ｈＦＥの１％以下のベース電流ＩＢを流し、このベ
ース電流ＩＢをベース端子に注入した状態でコレクタ・
エミッタ間のパンチスルー耐圧を測定することを特徴と
する。
トランジスタのコレクタ・エミッタ間耐圧の測定方法
は、縦型バイポーラトランジスタ素子のパンチスルー耐
圧（ＢＶＣＥＯ）を測定すべきコレクタ電流をＩＣ、電
流増幅率をｈＦＥとしたときに、前記素子のベースにＩ
Ｃ／ｈＦＥの１％以下のベース電流ＩＢを流し、このベ
ース電流ＩＢをベース端子に注入した状態でコレクタ・
エミッタ間のパンチスルー耐圧を測定することを特徴と
する。
【００１３】このバイポーラトランジスタのコレクタ・
エミッタ間耐圧の測定方法において、エミッタ端子に接
地電位の定電圧（ＶＥ）を印加し、前記ベース端子に前
記ベース電流ＩＢを注入した後、コレクタ端子に所定の
ステップ幅で電圧掃引を行い、コレクタ電流が前記パン
チスルー耐圧を測定すべき電流ＩＣに到達したときに前
記電圧掃引を停止してそのときのコレクタ電圧ＶＣをパ
ンチスルー耐圧とするか、又はエミッタ端子に接地電位
の定電圧（ＶＥ）を印加し、前記ベース端子に前記ベー
ス電流ＩＢを注入した後、コレクタ端子に所定のステッ
プ幅で電流掃引を行い、コレクタ電流が前記パンチスル
ー耐圧を測定すべき電流ＩＣに到達したときに前記電流
掃引を停止してそのときのコレクタ電圧ＶＣをパンチス
ルー耐圧とすることができる。
エミッタ間耐圧の測定方法において、エミッタ端子に接
地電位の定電圧（ＶＥ）を印加し、前記ベース端子に前
記ベース電流ＩＢを注入した後、コレクタ端子に所定の
ステップ幅で電圧掃引を行い、コレクタ電流が前記パン
チスルー耐圧を測定すべき電流ＩＣに到達したときに前
記電圧掃引を停止してそのときのコレクタ電圧ＶＣをパ
ンチスルー耐圧とするか、又はエミッタ端子に接地電位
の定電圧（ＶＥ）を印加し、前記ベース端子に前記ベー
ス電流ＩＢを注入した後、コレクタ端子に所定のステッ
プ幅で電流掃引を行い、コレクタ電流が前記パンチスル
ー耐圧を測定すべき電流ＩＣに到達したときに前記電流
掃引を停止してそのときのコレクタ電圧ＶＣをパンチス
ルー耐圧とすることができる。
【００１４】前記パンチスルー耐圧を測定すべき電流Ｉ
Ｃは、例えば、パンチスルーの初期段階に流れる電流以
上で実使用上の上限電流以下であり、前記ベース電流は
スナップバックの発生を防止するのに十分な電流であっ
て、ＢＶＣＥＯの測定に影響を与えない程度に微少な電
流である。
Ｃは、例えば、パンチスルーの初期段階に流れる電流以
上で実使用上の上限電流以下であり、前記ベース電流は
スナップバックの発生を防止するのに十分な電流であっ
て、ＢＶＣＥＯの測定に影響を与えない程度に微少な電
流である。
【００１５】また、前記ベース電流ＩＢを注入した後、
その状態が安定するまで、前記コレクタ端子の電圧掃引
又は電流掃引の開始を待つことが好ましい。
その状態が安定するまで、前記コレクタ端子の電圧掃引
又は電流掃引の開始を待つことが好ましい。
【００１６】なお、前記電圧掃引においては、０．０１
Ｖ以上１Ｖ以下のステップ幅でＢＶＣＥＯの規格の下限
値以下の電圧からコレクタ電圧ＶＣを増加させることが
でき、前記電流掃引においては、１μＡ以上１０μＡ以
下のステップ幅でコレクタ電流を増加させることができ
る。
Ｖ以上１Ｖ以下のステップ幅でＢＶＣＥＯの規格の下限
値以下の電圧からコレクタ電圧ＶＣを増加させることが
でき、前記電流掃引においては、１μＡ以上１０μＡ以
下のステップ幅でコレクタ電流を増加させることができ
る。
【００１７】本発明においては、縦型バイポーラ素子の
ベース端子に微少な電流を注入しつつ、コレクタ・エミ
ッタ間のパンチスルー耐圧を測定するので、パンチスル
ー状態を容易に実現でき、正確な耐圧を測定することが
できる。また、コレクタに対して徐々に電圧又は電流を
増加させる電圧掃引又は電流掃引により耐圧を測定する
ようにすれば、エミッタ・ベース接合を破壊することが
ない。
ベース端子に微少な電流を注入しつつ、コレクタ・エミ
ッタ間のパンチスルー耐圧を測定するので、パンチスル
ー状態を容易に実現でき、正確な耐圧を測定することが
できる。また、コレクタに対して徐々に電圧又は電流を
増加させる電圧掃引又は電流掃引により耐圧を測定する
ようにすれば、エミッタ・ベース接合を破壊することが
ない。
【００１８】
【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して具体的に説明する。図１は本発明の
実施例方法におけるコレクタ・エミッタ間電圧ＶＣＥ
と、コレクタ電流ＩＣとの関係を示すグラフ図、図２
（ａ）は同じくその縦型バイポーラトランジスタの各端
子と測定ユニット（ＳＭＵ）との接続状態を示す図、図
２（ｂ）は測定ユニットの構成を示す回路図、図３は測
定方法を示す模式図、図４は測定対象の縦型ＮＰＮバイ
ポーラトランジスタの構造を示す断面図である。
付の図面を参照して具体的に説明する。図１は本発明の
実施例方法におけるコレクタ・エミッタ間電圧ＶＣＥ
と、コレクタ電流ＩＣとの関係を示すグラフ図、図２
（ａ）は同じくその縦型バイポーラトランジスタの各端
子と測定ユニット（ＳＭＵ）との接続状態を示す図、図
２（ｂ）は測定ユニットの構成を示す回路図、図３は測
定方法を示す模式図、図４は測定対象の縦型ＮＰＮバイ
ポーラトランジスタの構造を示す断面図である。
【００１９】図２（ａ）に示すように、特性を測定すべ
き素子１のコレクタ（Ｃ）、ベース（Ｂ）及びエミッタ
（Ｅ）の各電極に夫々測定機器の測定ユニット（ＳＭ
Ｕ）２，３，４が接続されている。この測定ユニット２
〜４は、図２（ｂ）に示すように、各端子に、電流源７
を接続するか、又は電圧源８を接続するかを切り替える
スイッチ６と、このスイッチ動作を制御するＳＭＵ制御
回路５とを内蔵する。なお、電流源７がその電圧がモニ
タされ、電圧源８が電流がモニタされる。この測定ユニ
ット２〜４においては、ＳＭＵ制御回路５によりスイッ
チ６を制御して、素子１に電圧又は電流を供給するかを
選択し、且つそれを測定できるようになっている。
き素子１のコレクタ（Ｃ）、ベース（Ｂ）及びエミッタ
（Ｅ）の各電極に夫々測定機器の測定ユニット（ＳＭ
Ｕ）２，３，４が接続されている。この測定ユニット２
〜４は、図２（ｂ）に示すように、各端子に、電流源７
を接続するか、又は電圧源８を接続するかを切り替える
スイッチ６と、このスイッチ動作を制御するＳＭＵ制御
回路５とを内蔵する。なお、電流源７がその電圧がモニ
タされ、電圧源８が電流がモニタされる。この測定ユニ
ット２〜４においては、ＳＭＵ制御回路５によりスイッ
チ６を制御して、素子１に電圧又は電流を供給するかを
選択し、且つそれを測定できるようになっている。
【００２０】そして、本実施例においては、素子１のコ
レクタ接続端子は測定ユニット２を介して電圧源８が接
続され、ベース接続端子は測定ユニット３を介して電流
源７が接続され、エミッタ接続端子は測定ユニット４を
介して０Ｖの定電圧源８又はグランドが接続される。
レクタ接続端子は測定ユニット２を介して電圧源８が接
続され、ベース接続端子は測定ユニット３を介して電流
源７が接続され、エミッタ接続端子は測定ユニット４を
介して０Ｖの定電圧源８又はグランドが接続される。
【００２１】図３は、ウエハ１３に作り込まれた縦型Ｎ
ＰＮバイポーラ素子１と、測定器１０との接続関係を示
す。測定器１０は、例えば、半導体パラメータアナライ
ザ等の測定器である。この測定器１０には、測定ユニッ
ト２〜３が内蔵されており、この測定ユニット２〜３
は、前述の如く、電圧源／電流モニタと電流源／電圧モ
ニタとの双方の機能を有し、適宜選択して使用すること
ができるようになっている。この測定ユニット２〜４
（ＳＭＵ）の端子に同軸ケーブル１１が接続され、この
同軸ケーブル１１の他端には例えばタングステン製のプ
ローブ針１２が接続されている。このプローブ針１２の
先端は、ウエハ１３上に形成された素子１の各電極に接
触することができるようになっている。
ＰＮバイポーラ素子１と、測定器１０との接続関係を示
す。測定器１０は、例えば、半導体パラメータアナライ
ザ等の測定器である。この測定器１０には、測定ユニッ
ト２〜３が内蔵されており、この測定ユニット２〜３
は、前述の如く、電圧源／電流モニタと電流源／電圧モ
ニタとの双方の機能を有し、適宜選択して使用すること
ができるようになっている。この測定ユニット２〜４
（ＳＭＵ）の端子に同軸ケーブル１１が接続され、この
同軸ケーブル１１の他端には例えばタングステン製のプ
ローブ針１２が接続されている。このプローブ針１２の
先端は、ウエハ１３上に形成された素子１の各電極に接
触することができるようになっている。
【００２２】次に、被測定物である半導体素子１の構造
について説明する。図４は被測定物である縦型ＮＰＮバ
イポーラ素子１の構造を示す断面図である。本実施例の
縦型ＮＰＮバイポーラ素子においては、例えば、Ｐ型ウ
エハ基板２１の表面に、不純物拡散によりコレクタＮ型
拡散層２２、ベースＰ型拡散層２３及びエミッタＮ型拡
散層２４が形成されている。そして、基板２１上には、
層間絶縁膜２５が形成されており、この層間絶縁膜２５
の間に、アルミニウム等の金属層からなるコレクタ電極
３３、ベース電極３１及びエミッタ電極３２が形成され
ている。そして、この層間絶縁膜２５の上には、１辺長
が５０〜１００μｍの方形のアルミニウム等の金属から
なるパッド２７が形成されており、各拡散層２２〜２４
と、電極３３，３１，３２と、パッド２７との間は、層
間絶縁膜２５に設けたコンタクト２６により接続されて
いる。そして、素子全体の保護としてカバー膜２８が形
成され、パッド２７上の部分において、カバー膜２８に
は開口が設けられている。この開口を介して、プローブ
針１２をパッド２７に接触させることができるようにな
っている。
について説明する。図４は被測定物である縦型ＮＰＮバ
イポーラ素子１の構造を示す断面図である。本実施例の
縦型ＮＰＮバイポーラ素子においては、例えば、Ｐ型ウ
エハ基板２１の表面に、不純物拡散によりコレクタＮ型
拡散層２２、ベースＰ型拡散層２３及びエミッタＮ型拡
散層２４が形成されている。そして、基板２１上には、
層間絶縁膜２５が形成されており、この層間絶縁膜２５
の間に、アルミニウム等の金属層からなるコレクタ電極
３３、ベース電極３１及びエミッタ電極３２が形成され
ている。そして、この層間絶縁膜２５の上には、１辺長
が５０〜１００μｍの方形のアルミニウム等の金属から
なるパッド２７が形成されており、各拡散層２２〜２４
と、電極３３，３１，３２と、パッド２７との間は、層
間絶縁膜２５に設けたコンタクト２６により接続されて
いる。そして、素子全体の保護としてカバー膜２８が形
成され、パッド２７上の部分において、カバー膜２８に
は開口が設けられている。この開口を介して、プローブ
針１２をパッド２７に接触させることができるようにな
っている。
【００２３】このように構成された半導体素子１のコレ
クタ、ベース、エミッタに接続されたパッド２７に夫々
測定ユニット２，３，４を接触させ、ベース接続端子に
接続された測定ユニット３を電流源７に切り替え、ベー
ス・エミッタ間に電流増幅率を考慮した微少電流を与え
る。そして、コレクタに接続された測定ユニット２を電
圧源に切り替え、エミッタに接続された測定ユニット４
を０Ｖの定電圧源又はグランドに接続する。そして、コ
レクタ・エミッタ間に電圧を印加することにより、その
パンチスルー電圧を測定する。
クタ、ベース、エミッタに接続されたパッド２７に夫々
測定ユニット２，３，４を接触させ、ベース接続端子に
接続された測定ユニット３を電流源７に切り替え、ベー
ス・エミッタ間に電流増幅率を考慮した微少電流を与え
る。そして、コレクタに接続された測定ユニット２を電
圧源に切り替え、エミッタに接続された測定ユニット４
を０Ｖの定電圧源又はグランドに接続する。そして、コ
レクタ・エミッタ間に電圧を印加することにより、その
パンチスルー電圧を測定する。
【００２４】なお、この場合に、測定器１０の測定ユニ
ット２〜４は、ベースに接続される測定ユニット３の端
子は電流源／電圧モニタとして設定され、コレクタ及び
エミッタに接続されるＳＭＵ２，４の端子は電圧源／電
流モニタとして設定される。
ット２〜４は、ベースに接続される測定ユニット３の端
子は電流源／電圧モニタとして設定され、コレクタ及び
エミッタに接続されるＳＭＵ２，４の端子は電圧源／電
流モニタとして設定される。
【００２５】図１はこの本実施例方法におけるコレクタ
・エミッタ間電圧ＶＣＥと、コレクタ電流ＩＣとの関係
を示すグラフ図である。
・エミッタ間電圧ＶＣＥと、コレクタ電流ＩＣとの関係
を示すグラフ図である。
【００２６】例えば、電流増幅率（ｈＦＥ）が１００程
度である縦型ＮＰＮバイポーラトランジスタにおいて、
そのコレクタ電流（ＩＣ）が０．１ｍＡのときのコレク
タ・エミッタ間のパンチスルー耐圧（ＢＶＣＥＯ）を測
定する方法について詳述する。
度である縦型ＮＰＮバイポーラトランジスタにおいて、
そのコレクタ電流（ＩＣ）が０．１ｍＡのときのコレク
タ・エミッタ間のパンチスルー耐圧（ＢＶＣＥＯ）を測
定する方法について詳述する。
【００２７】先ず、測定器１０の測定ユニット（ＳＭ
Ｕ）２〜４の端子と同軸ケーブル１１とプローブ針１２
とを接続した後、ウエハ１３上の素子パッド２７にプロ
ーブ針１２を接触させる。
Ｕ）２〜４の端子と同軸ケーブル１１とプローブ針１２
とを接続した後、ウエハ１３上の素子パッド２７にプロ
ーブ針１２を接触させる。
【００２８】次に、エミッタに対して０Ｖ（グランド）
の定電圧（ＶＥ）を印加し、ベースに対して０．０１μ
Ａ程度の微少電流（ＩＢ）を注入する。ここで、ＩＢは
ＩＣ／ｈＦＥの１％以下に設定しておく。なお、この電
圧及び電流の投入後、状態が安定するまで２０ｍｓ程度
保持する。これにより、図１に示すように、コレクタ電
流ＩＣが僅かに流れる。
の定電圧（ＶＥ）を印加し、ベースに対して０．０１μ
Ａ程度の微少電流（ＩＢ）を注入する。ここで、ＩＢは
ＩＣ／ｈＦＥの１％以下に設定しておく。なお、この電
圧及び電流の投入後、状態が安定するまで２０ｍｓ程度
保持する。これにより、図１に示すように、コレクタ電
流ＩＣが僅かに流れる。
【００２９】その後、コレクタに対して０Ｖ（グラン
ド）から０．０１Ｖ又は０．１Ｖのステップ値で印加電
圧を増大させて、電圧掃引（ＶＣ）を行う。そうする
と、図１に示すように、コレクタ・エミッタ間電圧ＶＣ
Ｅが増大していく。
ド）から０．０１Ｖ又は０．１Ｖのステップ値で印加電
圧を増大させて、電圧掃引（ＶＣ）を行う。そうする
と、図１に示すように、コレクタ・エミッタ間電圧ＶＣ
Ｅが増大していく。
【００３０】そして、コレクタ電流（ＩＣ）がパンチス
ルー耐圧を測定すべき電流０．１ｍＡに近づくと、コレ
クタ電流ＩＣが急激に増大する。そこで、コレクタ電流
がこの０．１ｍＡに到達した時点で電圧掃引を停止し
て、そのときの電圧値ＢＶＣＥＯを記憶する。
ルー耐圧を測定すべき電流０．１ｍＡに近づくと、コレ
クタ電流ＩＣが急激に増大する。そこで、コレクタ電流
がこの０．１ｍＡに到達した時点で電圧掃引を停止し
て、そのときの電圧値ＢＶＣＥＯを記憶する。
【００３１】この記憶した電圧値をパンチスルー耐圧
（ＢＶＣＥＯ）として表示装置（図示せず）に表示させ
る。
（ＢＶＣＥＯ）として表示装置（図示せず）に表示させ
る。
【００３２】その後、エミッタ及びベースへの電圧印加
並びに電流注入を停止し、ウエハ上の素子パッド２７か
らプローブ針１２を外して測定が完了する。
並びに電流注入を停止し、ウエハ上の素子パッド２７か
らプローブ針１２を外して測定が完了する。
【００３３】なお、前記パンチスルー耐圧を測定すべき
電流ＩＣは、パンチスルーの初期段階に流れる電流以上
で、実使用上の上限電流以下であり、その一例が、上述
の如く、０．１ｍＡである。また、ベース電流ＩＢは上
記実施例においては０．０１μＡであるが、本発明にお
いてはこれに限らず、ベース電流ＩＢは、トランジスタ
がブレークダウンして電流が流れ始めると急に耐圧が下
がる現象であるスナップバックの発生を防止するのに十
分な電流であって、コレクタ−エミッタ間の耐圧ＢＶＣ
ＥＯの測定に影響を与えない程度に微少な電流であれば
よい。更に、電圧掃引は、上記実施例においては、コレ
クタに対して０Ｖ（グランド）から０．０１Ｖ又は０．
１Ｖのステップ値で印加電圧を増大させて行っている
が、本発明においてはこれに限定されない。電圧掃引は
必ずしも０Ｖから始める必要はなく、この電圧掃引（Ｖ
Ｃ）は、例えば、０．０１Ｖ以上、１Ｖ以下のステップ
幅で、コレクタ−エミッタ間のパンチスルー耐圧ＢＶＣ
ＥＯの規格の下限値以下の電圧からコレクタ電圧ＶＣを
増加させることにより行えばよい。
電流ＩＣは、パンチスルーの初期段階に流れる電流以上
で、実使用上の上限電流以下であり、その一例が、上述
の如く、０．１ｍＡである。また、ベース電流ＩＢは上
記実施例においては０．０１μＡであるが、本発明にお
いてはこれに限らず、ベース電流ＩＢは、トランジスタ
がブレークダウンして電流が流れ始めると急に耐圧が下
がる現象であるスナップバックの発生を防止するのに十
分な電流であって、コレクタ−エミッタ間の耐圧ＢＶＣ
ＥＯの測定に影響を与えない程度に微少な電流であれば
よい。更に、電圧掃引は、上記実施例においては、コレ
クタに対して０Ｖ（グランド）から０．０１Ｖ又は０．
１Ｖのステップ値で印加電圧を増大させて行っている
が、本発明においてはこれに限定されない。電圧掃引は
必ずしも０Ｖから始める必要はなく、この電圧掃引（Ｖ
Ｃ）は、例えば、０．０１Ｖ以上、１Ｖ以下のステップ
幅で、コレクタ−エミッタ間のパンチスルー耐圧ＢＶＣ
ＥＯの規格の下限値以下の電圧からコレクタ電圧ＶＣを
増加させることにより行えばよい。
【００３４】本実施例においては、ベースに微小電流を
注入しているため、コレクタ・エミッタ間に電圧を印加
することによるコレクタ・ベース間接合の破壊が生じな
い。また、ベースに微小電流を注入しているので、ベー
ス・エミッタ間に電流増幅率を考慮した微小電流が与え
られ、パンチスルー状態を容易に実現でき、コレクタ・
エミッタ間のパンチスルー耐圧を正確に測定することが
できる。しかも、本実施例においては、コレクタに対し
て印加する電圧を徐々に増加させているので、エミッタ
・ベース間接合を破壊することがない。
注入しているため、コレクタ・エミッタ間に電圧を印加
することによるコレクタ・ベース間接合の破壊が生じな
い。また、ベースに微小電流を注入しているので、ベー
ス・エミッタ間に電流増幅率を考慮した微小電流が与え
られ、パンチスルー状態を容易に実現でき、コレクタ・
エミッタ間のパンチスルー耐圧を正確に測定することが
できる。しかも、本実施例においては、コレクタに対し
て印加する電圧を徐々に増加させているので、エミッタ
・ベース間接合を破壊することがない。
【００３５】従って、本実施例においては、素子耐圧特
性の信頼性が著しく向上する。しかも、本実施例では、
被測定物である縦型ＮＰＮ素子１は、耐圧を測定するた
めに専用の素子等を接続する必要がなく、実際の半導体
装置で使用している素子と同じ構造の素子を配置するた
め、パンチスルー耐圧のみならず、各接合耐圧及び電流
増幅率等の素子特性を測定することができる。従って、
素子特性の信頼性向上のみならず、被測定素子の面積を
縮小でき、設計が容易になるという効果が得られる。
性の信頼性が著しく向上する。しかも、本実施例では、
被測定物である縦型ＮＰＮ素子１は、耐圧を測定するた
めに専用の素子等を接続する必要がなく、実際の半導体
装置で使用している素子と同じ構造の素子を配置するた
め、パンチスルー耐圧のみならず、各接合耐圧及び電流
増幅率等の素子特性を測定することができる。従って、
素子特性の信頼性向上のみならず、被測定素子の面積を
縮小でき、設計が容易になるという効果が得られる。
【００３６】なお、コレクタ−ベース間の接合耐圧ＢＶ
ＣＢＯは、エミッタを開放し、ベースを接地電位０Ｖに
し、コレクタに電圧を印加して、コレクタの判定電流と
なったときに、その電圧を表示することにより測定する
ことができる。また、エミッタ−ベース間の接合耐圧Ｂ
ＶＥＢＯは、コレクタを開放し、ベースを接地電位０Ｖ
にし、エミッタに電圧を印加して、エミッタの判定電流
となったときに、その電圧を表示することにより測定す
ることができる。以上において、逆接合耐圧を測定する
ことにより、デバイスの出来映えをチェックすることも
できる。一方、電流増幅率ｈＦＥは以下のようにして測
定できる。先ず、エミッタを接地電位、コレクタを定電
圧（ＶＣＥ＝２Ｖ）にし、ベースに電圧を印加してコレ
クタ判定電流（ＩＣ＝１００μＡ）となるベース電流
（ＩＢ）を測定する。このとき、例えば、ＩＢ＝１μＡ
である場合は、電流増幅率ｈＦＥ＝ＩＣ／ＩＢ＝１００
となる。
ＣＢＯは、エミッタを開放し、ベースを接地電位０Ｖに
し、コレクタに電圧を印加して、コレクタの判定電流と
なったときに、その電圧を表示することにより測定する
ことができる。また、エミッタ−ベース間の接合耐圧Ｂ
ＶＥＢＯは、コレクタを開放し、ベースを接地電位０Ｖ
にし、エミッタに電圧を印加して、エミッタの判定電流
となったときに、その電圧を表示することにより測定す
ることができる。以上において、逆接合耐圧を測定する
ことにより、デバイスの出来映えをチェックすることも
できる。一方、電流増幅率ｈＦＥは以下のようにして測
定できる。先ず、エミッタを接地電位、コレクタを定電
圧（ＶＣＥ＝２Ｖ）にし、ベースに電圧を印加してコレ
クタ判定電流（ＩＣ＝１００μＡ）となるベース電流
（ＩＢ）を測定する。このとき、例えば、ＩＢ＝１μＡ
である場合は、電流増幅率ｈＦＥ＝ＩＣ／ＩＢ＝１００
となる。
【００３７】次に、本発明の第２実施例について説明す
る。前述の第１実施例においては、コレクタに対して電
圧掃引を行うことで、耐圧を測定したが、本実施例にお
いては、電流掃引により正確な測定値を得るものであ
る。
る。前述の第１実施例においては、コレクタに対して電
圧掃引を行うことで、耐圧を測定したが、本実施例にお
いては、電流掃引により正確な測定値を得るものであ
る。
【００３８】本実施例においても、第１実施例と同様に
電流増幅率（ｈＦＥ）が１００程度である縦型ＮＰＮバ
イポーラトランジスタについて、そのコレクタ電流（Ｉ
Ｃ）が０．１ｍＡのときのコレクタ・エミッタ間パンチ
スルー耐圧（ＢＶＣＥＯ）を測定する方法について説明
する。
電流増幅率（ｈＦＥ）が１００程度である縦型ＮＰＮバ
イポーラトランジスタについて、そのコレクタ電流（Ｉ
Ｃ）が０．１ｍＡのときのコレクタ・エミッタ間パンチ
スルー耐圧（ＢＶＣＥＯ）を測定する方法について説明
する。
【００３９】先ず、測定ユニット２〜４の端子と同軸ケ
ーブル１１とプローブ針１２とを接続した後、ウエハ上
の素子１のパッド２７に針１２を接触させる。
ーブル１１とプローブ針１２とを接続した後、ウエハ上
の素子１のパッド２７に針１２を接触させる。
【００４０】そして、半導体素子１のベース（Ｂ）及び
コレクタ（Ｃ）に接続される測定ユニット３，２は図２
のスイッチ６を電流源７側に切り替えて電流源／電圧モ
ニタとして設定し、エミッタ（Ｅ）に接続される測定ユ
ニット４はスイッチ６を電圧源８に切り替え、電圧源／
電流モニタとして設定する。
コレクタ（Ｃ）に接続される測定ユニット３，２は図２
のスイッチ６を電流源７側に切り替えて電流源／電圧モ
ニタとして設定し、エミッタ（Ｅ）に接続される測定ユ
ニット４はスイッチ６を電圧源８に切り替え、電圧源／
電流モニタとして設定する。
【００４１】次いで、エミッタに対して０Ｖ（グラン
ド）の定電圧（ＶＥ）を印加し、ベースに対して０．０
１μＡ程度の微少電流（ＩＢ）を注入する。この場合
も、ベース電流ＩＢはＩＣ／ｈＦＥの１％以下に設定し
ておく。なお、電圧及び電流を投入した後、状態が安定
するまで２０ｍｓ程度保持する。
ド）の定電圧（ＶＥ）を印加し、ベースに対して０．０
１μＡ程度の微少電流（ＩＢ）を注入する。この場合
も、ベース電流ＩＢはＩＣ／ｈＦＥの１％以下に設定し
ておく。なお、電圧及び電流を投入した後、状態が安定
するまで２０ｍｓ程度保持する。
【００４２】次いで、コレクタに対して０μＡ（１μＡ
レンジの０Ａ）から１μＡ又は１０μＡのステップ値で
電流掃引（ＩＣ）を行う。即ち、０μＡから１μＡ又は
１０μＡステップで電流を増加させると、コレクタにコ
レクタ電圧（ＶＣ）が発生し、このコレクタ電流が増加
するに従い、図１に示すように、コレクタ・エミッタ間
電圧ＶＣＥが増大する。
レンジの０Ａ）から１μＡ又は１０μＡのステップ値で
電流掃引（ＩＣ）を行う。即ち、０μＡから１μＡ又は
１０μＡステップで電流を増加させると、コレクタにコ
レクタ電圧（ＶＣ）が発生し、このコレクタ電流が増加
するに従い、図１に示すように、コレクタ・エミッタ間
電圧ＶＣＥが増大する。
【００４３】その後、コレクタ電流（ＩＣ）が０．１ｍ
Ａ（１００μＡ）となったところで、電流掃引を停止し
て、そのときのコレクタの電圧値ＶＣＥを記憶する。そ
して、この記憶した電圧値をパンチスルー耐圧（ＢＶＣ
ＥＯ）として表示する。
Ａ（１００μＡ）となったところで、電流掃引を停止し
て、そのときのコレクタの電圧値ＶＣＥを記憶する。そ
して、この記憶した電圧値をパンチスルー耐圧（ＢＶＣ
ＥＯ）として表示する。
【００４４】次いで、エミッタ及びベースへの電圧印加
及び電流注入を停止し、ウエハ上の素子パッドからプロ
ービング針を外して測定が完了する。
及び電流注入を停止し、ウエハ上の素子パッドからプロ
ービング針を外して測定が完了する。
【００４５】なお、上記実施例において、電流掃引はコ
レクタに対して０μＡから初めて１μＡ又は１０μＡの
ステップ値で行っているが、本発明はこれに限らず、電
流掃引は１μＡ以上１０μＡ以下のステップ幅でコレク
タ電流を増加させればよい。
レクタに対して０μＡから初めて１μＡ又は１０μＡの
ステップ値で行っているが、本発明はこれに限らず、電
流掃引は１μＡ以上１０μＡ以下のステップ幅でコレク
タ電流を増加させればよい。
【００４６】本実施例においても、ベースに微少電流を
注入しているため、パンチスルー状態を容易にでき、正
確な耐圧を測定できる。また、コレクタに対して徐々に
電流を増加させるので、エミッタ・ベース間接合を破壊
することがない。
注入しているため、パンチスルー状態を容易にでき、正
確な耐圧を測定できる。また、コレクタに対して徐々に
電流を増加させるので、エミッタ・ベース間接合を破壊
することがない。
【００４７】しかも、前述の第１実施例において、コレ
クタへの電圧掃引による測定から得られる耐圧値はステ
ップ値と同じ桁数であるのに対して、本実施例ではコレ
クタへの電流掃引による測定から得られる耐圧値は測定
器のＳＭＵの分解能（１ｍＶ程度）までの桁数で表示で
きる。従って、より正確な耐圧値を測定できるという効
果がある。
クタへの電圧掃引による測定から得られる耐圧値はステ
ップ値と同じ桁数であるのに対して、本実施例ではコレ
クタへの電流掃引による測定から得られる耐圧値は測定
器のＳＭＵの分解能（１ｍＶ程度）までの桁数で表示で
きる。従って、より正確な耐圧値を測定できるという効
果がある。
【００４８】上記各実施例において、測定対象の縦型Ｎ
ＰＮ素子は、ウエハ上に形成されたものであるが、パッ
ケージに組み立てられ、ベース、エミッタ、コレクタの
各電極がボンディングワイヤー等を介してパッケージピ
ンに接続されている構成の半導体装置についても同様に
本発明により耐圧を測定することができる。
ＰＮ素子は、ウエハ上に形成されたものであるが、パッ
ケージに組み立てられ、ベース、エミッタ、コレクタの
各電極がボンディングワイヤー等を介してパッケージピ
ンに接続されている構成の半導体装置についても同様に
本発明により耐圧を測定することができる。
【００４９】更に、被測定物としては、縦型ＮＰＮバイ
ポーラ素子のみでなく、縦型ＰＮＰバイポーラ素子にお
いても、測定条件の極性を変えることにより、同様に耐
圧を測定することができる。
ポーラ素子のみでなく、縦型ＰＮＰバイポーラ素子にお
いても、測定条件の極性を変えることにより、同様に耐
圧を測定することができる。
【００５０】更には、Ｐ型ウエハに形成された縦型ＰＮ
Ｐにおいて、Ｐ型コレクタ層をエミッタ、Ｎ型埋め込み
層をベース、Ｐ型基板をコレクタとするる寄生ＰＮＰの
耐圧を正確に測定できる。
Ｐにおいて、Ｐ型コレクタ層をエミッタ、Ｎ型埋め込み
層をベース、Ｐ型基板をコレクタとするる寄生ＰＮＰの
耐圧を正確に測定できる。
【００５１】図５に示すように、Ｐ型ウエハ基板４１の
表面に埋め込みＮ型拡散層４２が形成されており、この
埋め込みＮ型拡散層４２の表面にコレクタＰ型拡散層４
３が形成されている。そして、コレクタＰ型拡散層４３
の表面にベースＮ型拡散層４４が形成されており、この
ベースＮ型拡散層４４の表面にエミッタＰ型拡散層４５
が形成されている。そして、基板４１の上に形成された
配線層間絶縁膜４６内に電極４７，４８，４９，５０，
５１が形成されており、各電極と基板表面の各拡散層と
の間は層間絶縁膜４６に設けたコンタクト５２により接
続されている。また、層間絶縁膜４６上には、バッド５
３，５４，５５が形成されており、これらのパッドと各
電極との間もコンタクト５２により接続されている。更
に、素子全体はカバー膜５６により被覆されており、パ
ッドの上方のカバー膜５６の部分が除去されて、パッド
にプローブ針１２をパッドに接触させることができるよ
うになっている。
表面に埋め込みＮ型拡散層４２が形成されており、この
埋め込みＮ型拡散層４２の表面にコレクタＰ型拡散層４
３が形成されている。そして、コレクタＰ型拡散層４３
の表面にベースＮ型拡散層４４が形成されており、この
ベースＮ型拡散層４４の表面にエミッタＰ型拡散層４５
が形成されている。そして、基板４１の上に形成された
配線層間絶縁膜４６内に電極４７，４８，４９，５０，
５１が形成されており、各電極と基板表面の各拡散層と
の間は層間絶縁膜４６に設けたコンタクト５２により接
続されている。また、層間絶縁膜４６上には、バッド５
３，５４，５５が形成されており、これらのパッドと各
電極との間もコンタクト５２により接続されている。更
に、素子全体はカバー膜５６により被覆されており、パ
ッドの上方のカバー膜５６の部分が除去されて、パッド
にプローブ針１２をパッドに接触させることができるよ
うになっている。
【００５２】このように構成された半導体素子において
は、縦型ＮＰＮバイポーラトランジスタと縦型ＰＮＰバ
イポーラトランジスタとが混在している。そして、多重
ウェル構成により形成した縦型ＰＮＰバイポーラトラン
ジスタにおいては、Ｐ型コレクタ拡散層４３をエミッ
タ、Ｎ型埋め込み拡散層４２をベース、Ｐ型基板４１を
コレクタとする寄生ＰＮＰバイポーラトランジスタが同
時に形成されている。
は、縦型ＮＰＮバイポーラトランジスタと縦型ＰＮＰバ
イポーラトランジスタとが混在している。そして、多重
ウェル構成により形成した縦型ＰＮＰバイポーラトラン
ジスタにおいては、Ｐ型コレクタ拡散層４３をエミッ
タ、Ｎ型埋め込み拡散層４２をベース、Ｐ型基板４１を
コレクタとする寄生ＰＮＰバイポーラトランジスタが同
時に形成されている。
【００５３】本発明によれば、この寄生ＰＮＰの耐圧も
正確に測定することができる。Ｐ型基板にＰＮＰバイポ
ーラトランジスタを形成する場合、Ｐ型コレクタと、Ｐ
型基板との絶縁のため、Ｎ型ウエルを形成するが、この
Ｎ型ウエルは深さがあり、濃度も低いため、絶縁耐圧の
チェックが必要である。このために、寄生ＰＮＰの耐圧
を正確に測定することが必要であるが、従来、これはマ
ニュアル測定によって行われていたことを鑑みると、本
発明により寄生ＰＮＰの測定が可能になることは、極め
て意義が大きい。
正確に測定することができる。Ｐ型基板にＰＮＰバイポ
ーラトランジスタを形成する場合、Ｐ型コレクタと、Ｐ
型基板との絶縁のため、Ｎ型ウエルを形成するが、この
Ｎ型ウエルは深さがあり、濃度も低いため、絶縁耐圧の
チェックが必要である。このために、寄生ＰＮＰの耐圧
を正確に測定することが必要であるが、従来、これはマ
ニュアル測定によって行われていたことを鑑みると、本
発明により寄生ＰＮＰの測定が可能になることは、極め
て意義が大きい。
【００５４】
【発明の効果】以上説明したように、本発明によれば、
測定すべきバイポーラトランジスタ素子のベースに微小
電流を流した状態でコレクタ・エミッタ間に電圧・電流
を印加するので、コレクタ・ベース間接合の破壊をもた
らすことなく、パンチスルー耐圧を高精度で測定するこ
とができる。従って、本発明によれば、素子耐圧特性の
信頼性が著しく向上すると共に、測定に際して、素子の
特性を劣化させる虞がない。
測定すべきバイポーラトランジスタ素子のベースに微小
電流を流した状態でコレクタ・エミッタ間に電圧・電流
を印加するので、コレクタ・ベース間接合の破壊をもた
らすことなく、パンチスルー耐圧を高精度で測定するこ
とができる。従って、本発明によれば、素子耐圧特性の
信頼性が著しく向上すると共に、測定に際して、素子の
特性を劣化させる虞がない。
【００５５】この場合に、コレクタに対して印加する電
圧又は電流を徐々に増加させて耐圧を測定することによ
り、エミッタ・ベース間接合を破壊することがない。
圧又は電流を徐々に増加させて耐圧を測定することによ
り、エミッタ・ベース間接合を破壊することがない。
【００５６】また、被測定物である縦型ＮＰＮ素子は、
耐圧を測定するために専用の素子等を接続する必要がな
く、実際の半導体装置で使用している素子と同じ構造の
素子を配置するため、パンチスルー耐圧のみならず、各
接合耐圧及び電流増幅率等の素子特性を測定することが
できる。従って、本発明により、素子特性の信頼性向上
のみならず、被測定素子の面積を縮小でき、設計が容易
になるという効果が得られる。
耐圧を測定するために専用の素子等を接続する必要がな
く、実際の半導体装置で使用している素子と同じ構造の
素子を配置するため、パンチスルー耐圧のみならず、各
接合耐圧及び電流増幅率等の素子特性を測定することが
できる。従って、本発明により、素子特性の信頼性向上
のみならず、被測定素子の面積を縮小でき、設計が容易
になるという効果が得られる。
【図１】本発明の実施例におけるコレクタ・エミッタ間
電圧ＶＣＥと、コレクタ電流ＩＣとの関係を示すグラフ
図である。
電圧ＶＣＥと、コレクタ電流ＩＣとの関係を示すグラフ
図である。
【図２】（ａ）は同じくその縦型バイポーラトランジス
タの各端子と測定ユニット（ＳＭＵ）との接続状態を示
す図、（ｂ）は測定ユニットの構成を示す回路図であ
る。
タの各端子と測定ユニット（ＳＭＵ）との接続状態を示
す図、（ｂ）は測定ユニットの構成を示す回路図であ
る。
【図３】本実施例の測定方法を示す模式図である。
【図４】測定対象の縦型ＮＰＮバイポーラトランジスタ
の構造を示す断面図である。
の構造を示す断面図である。
【図５】同じく、寄生ＰＮＰバイポーラトランジスタを
示す素子の断面図である。
示す素子の断面図である。
１；半導体素子 ２〜４；測定ユニット（ＳＭＵ） ５；ＳＭＵ制御回路 ６；スイッチ １２；プローブ針 ２１、４１；Ｐ型基板 ２２；コレクタＮ型拡散層 ２３；ベースＰ型拡散層 ２４；エミッタＮ型拡散層 ２５；層間絶縁膜 ２７、５３，５４，５５；パッド ２８、５６；カバー膜 ３１；ベース電極 ３２；エミッタ電極 ３３；コレクタ電極 ４２；埋め込みＮ型拡散層 ４３；コレクタＰ型拡散層 ４４；ベースＮ型拡散層 ４５；エミッタＰ型拡散層 ４７〜５１；電極
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/26 H01L 21/66
Claims (7)
- 【請求項１】 縦型バイポーラトランジスタ素子のパン
チスルー耐圧（ＢＶＣＥＯ）を測定すべきコレクタ電流
をＩＣ、電流増幅率をｈＦＥとしたときに、前記素子の
ベースにＩＣ／ｈＦＥの１％以下のベース電流ＩＢを流
し、このベース電流ＩＢをベース端子に注入した状態で
コレクタ・エミッタ間のパンチスルー耐圧を測定するこ
とを特徴とするバイポーラトランジスタのコレクタ・エ
ミッタ間耐圧の測定方法。 - 【請求項２】 エミッタ端子に接地電位の定電圧（Ｖ
Ｅ）を印加し、前記ベース端子に前記ベース電流ＩＢを
注入した後、コレクタ端子に所定のステップ幅で電圧掃
引を行い、コレクタ電流が前記パンチスルー耐圧を測定
すべき電流ＩＣに到達したときに前記電圧掃引を停止し
てそのときのコレクタ電圧ＶＣをパンチスルー耐圧とす
ることを特徴とする請求項１に記載のバイポーラトラン
ジスタのコレクタ・エミッタ間耐圧の測定方法。 - 【請求項３】 エミッタ端子に接地電位の定電圧（Ｖ
Ｅ）を印加し、前記ベース端子に前記ベース電流ＩＢを
注入した後、コレクタ端子に所定のステップ幅で電流掃
引を行い、コレクタ電流が前記パンチスルー耐圧を測定
すべき電流ＩＣに到達したときに前記電流掃引を停止し
てそのときのコレクタ電圧ＶＣをパンチスルー耐圧とす
ることを特徴とする請求項１に記載のバイポーラトラン
ジスタのコレクタ・エミッタ間耐圧の測定方法。 - 【請求項４】 前記パンチスルー耐圧を測定すべき電流
ＩＣは、パンチスルーの初期段階に流れる電流以上で実
使用上の上限電流以下であり、前記ベース電流はスナッ
プバックの発生を防止するのに十分な電流であって、Ｂ
ＶＣＥＯの測定に影響を与えない程度に微少な電流であ
ることを特徴とする請求項２又は３に記載のバイポーラ
トランジスタのコレクタ・エミッタ間耐圧の測定方法。 - 【請求項５】 前記ベース電流ＩＢを注入した後、その
状態が安定するまで、前記コレクタ端子の電圧掃引又は
電流掃引の開始を待つことを特徴とする請求項２又は３
に記載のバイポーラトランジスタのコレクタ・エミッタ
間耐圧の測定方法。 - 【請求項６】 前記電圧掃引は０．０１Ｖ以上１Ｖ以下
のステップ幅でＢＶＣＥＯの規格の下限値以下の電圧か
らコレクタ電圧ＶＣを増加させることを特徴とする請求
項２に記載のバイポーラトランジスタのコレクタ・エミ
ッタ間耐圧の測定方法。 - 【請求項７】 前記電流掃引は１μＡ以上１０μＡ以下
のステップ幅でコレクタ電流を増加させることを特徴と
する請求項３に記載のバイポーラトランジスタのコレク
タ・エミッタ間耐圧の測定方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20150698A JP3239849B2 (ja) | 1998-07-16 | 1998-07-16 | バイポーラトランジスタのコレクタ・エミッタ間耐圧の測定方法 |
| US09/353,765 US6292011B1 (en) | 1998-07-16 | 1999-07-15 | Method for measuring collector and emitter breakdown voltage of bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20150698A JP3239849B2 (ja) | 1998-07-16 | 1998-07-16 | バイポーラトランジスタのコレクタ・エミッタ間耐圧の測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000031161A JP2000031161A (ja) | 2000-01-28 |
| JP3239849B2 true JP3239849B2 (ja) | 2001-12-17 |
Family
ID=16442188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20150698A Expired - Fee Related JP3239849B2 (ja) | 1998-07-16 | 1998-07-16 | バイポーラトランジスタのコレクタ・エミッタ間耐圧の測定方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6292011B1 (ja) |
| JP (1) | JP3239849B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10205711A1 (de) * | 2002-02-12 | 2003-08-21 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Erfassen eines Durchbruchs eines Bipolartransistors |
| RU2247403C1 (ru) * | 2004-01-08 | 2005-02-27 | Воронежский государственный технический университет | Способ отбраковки ненадежных маломощных транзисторов |
| US20070237207A1 (en) | 2004-06-09 | 2007-10-11 | National Semiconductor Corporation | Beta variation cancellation in temperature sensors |
| RU2309417C2 (ru) * | 2005-12-01 | 2007-10-27 | Открытое акционерное общество "Концерн "Созвездие" | Способ определения потенциально ненадежных биполярных транзисторов |
| US20080204068A1 (en) * | 2007-02-28 | 2008-08-28 | International Business Machines Corporation | Method for estimating defects in an npn transistor array |
| RU2465612C2 (ru) * | 2009-11-17 | 2012-10-27 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Способ сравнительной оценки партий транзисторов по надежности |
| CN101825681B (zh) * | 2010-04-29 | 2013-07-31 | 上海宏力半导体制造有限公司 | 一种双极型晶体管电流放大系数测量方法 |
| CN113030676B (zh) * | 2021-02-26 | 2023-03-24 | 赛英特半导体技术(西安)有限公司 | 一种基于临近颗粒法的二极管三极管晶圆测试方法 |
| CN114152857A (zh) * | 2021-12-07 | 2022-03-08 | 华东师范大学 | 一种二维材料场效应晶体管失效样品的制备方法 |
| CN114624559A (zh) * | 2022-03-01 | 2022-06-14 | 格力电器（合肥）有限公司 | 双极型三极管焊接质量的检测方法 |
| CN116699340A (zh) * | 2023-08-07 | 2023-09-05 | 成都高投芯未半导体有限公司 | 一种半导体器件测试设备及方法 |
| CN119556093B (zh) * | 2025-01-26 | 2025-04-15 | 成都高投芯未半导体有限公司 | 一种igbt器件测试方法与系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6286757A (ja) | 1985-10-11 | 1987-04-21 | Mitsubishi Electric Corp | トランジスタ |
| US5600578A (en) * | 1993-08-02 | 1997-02-04 | Advanced Micro Devices, Inc. | Test method for predicting hot-carrier induced leakage over time in short-channel IGFETs and products designed in accordance with test results |
| JPH08146079A (ja) | 1994-11-24 | 1996-06-07 | Oki Electric Ind Co Ltd | バイポーラトランジスタのコレクタ・エミッタ間耐圧の測定方法 |
-
1998
- 1998-07-16 JP JP20150698A patent/JP3239849B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-15 US US09/353,765 patent/US6292011B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000031161A (ja) | 2000-01-28 |
| US6292011B1 (en) | 2001-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3239849B2 (ja) | バイポーラトランジスタのコレクタ・エミッタ間耐圧の測定方法 | |
| EP0246433B1 (en) | Current attenuator useful in a very low leakage current measuring device | |
| JP5028748B2 (ja) | パワー半導体デバイスの温度計測装置 | |
| JP3353388B2 (ja) | 電力用半導体装置 | |
| JPS61158177A (ja) | 半導体装置 | |
| KR100300673B1 (ko) | 집적된제어를가진아이지비티(igbt) | |
| US4364010A (en) | Semiconductor device with monitor pattern, and a method of monitoring device parameters | |
| JP2007522653A (ja) | ラッチアップに対する脆弱性について集積回路をテストする方法及び装置 | |
| JP3101364B2 (ja) | 絶縁ゲートバイポーラトランジスタのテストデバイス | |
| JP2001094051A (ja) | 半導体装置 | |
| JPH0312470B2 (ja) | ||
| JP2004111604A (ja) | トランジスタのチップ構造及びその耐圧測定方法 | |
| JPS6286757A (ja) | トランジスタ | |
| JP2503670B2 (ja) | 半導体装置 | |
| JPS5871655A (ja) | 半導体装置 | |
| JP2649080B2 (ja) | 半導体装置のモニタ方法 | |
| JP3101365B2 (ja) | 絶縁ゲートバイポーラトランジスタのテストデバイス | |
| JP3332141B2 (ja) | 半導体スイッチ、半導体リレー、電圧検出回路及びｉｃ試験装置 | |
| JPH0714902A (ja) | 半導体装置 | |
| JPH06163911A (ja) | 半導体装置 | |
| JPH08146079A (ja) | バイポーラトランジスタのコレクタ・エミッタ間耐圧の測定方法 | |
| JPH1070133A (ja) | 垂直構造一体型バイポーラ・トランジスタ | |
| JPH01196858A (ja) | トランジスタ | |
| JPS5979543A (ja) | 半導体集積回路装置 | |
| US5138418A (en) | Transistor structure for testing emitter-base junction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081012 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091012 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |