JP2001094051A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001094051A JP2001094051A JP26767799A JP26767799A JP2001094051A JP 2001094051 A JP2001094051 A JP 2001094051A JP 26767799 A JP26767799 A JP 26767799A JP 26767799 A JP26767799 A JP 26767799A JP 2001094051 A JP2001094051 A JP 2001094051A
- Authority
- JP
- Japan
- Prior art keywords
- region
- base
- type
- collector region
- base pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims description 18
- 230000015556 catabolic process Effects 0.000 abstract description 20
- 230000003071 parasitic effect Effects 0.000 abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
- H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】破壊耐量の向上を図ることができる抵抗入りト
ランジスタを有する半導体装置を提供する。 【解決手段】絶縁膜１５上には、たとえばポリシリコン
からなる表面抵抗２３が配設されている。表面抵抗２３
の一端は、コンタクトホール１８上に隆起したベース電
極２０に接続されており、他端は、絶縁膜１５上に隆起
した状態に形成されたベースパッド２４に接続されてい
る。ベースパッド２４は、絶縁膜１５に形成されたコン
タクトホール２５を介してコレクタ領域１１に接続され
ている。そして、コレクタ領域１１においてベースパッ
ド２４の接合部位には、不純物濃度が高いＰ型不純物領
域が形成されている。これにより、Ｐ型不純物領域とＮ
型のコレクタ領域１１との間でＰＮ接合が形成され、ベ
ースパッド２４とコレクタ領域１１との間に寄生ツェナ
ーダイオードが構成されている。
ランジスタを有する半導体装置を提供する。 【解決手段】絶縁膜１５上には、たとえばポリシリコン
からなる表面抵抗２３が配設されている。表面抵抗２３
の一端は、コンタクトホール１８上に隆起したベース電
極２０に接続されており、他端は、絶縁膜１５上に隆起
した状態に形成されたベースパッド２４に接続されてい
る。ベースパッド２４は、絶縁膜１５に形成されたコン
タクトホール２５を介してコレクタ領域１１に接続され
ている。そして、コレクタ領域１１においてベースパッ
ド２４の接合部位には、不純物濃度が高いＰ型不純物領
域が形成されている。これにより、Ｐ型不純物領域とＮ
型のコレクタ領域１１との間でＰＮ接合が形成され、ベ
ースパッド２４とコレクタ領域１１との間に寄生ツェナ
ーダイオードが構成されている。
Description
【０００１】
【発明の属する技術分野】この発明は、抵抗入りトラン
ジスタを含む半導体装置に関する。
ジスタを含む半導体装置に関する。
【０００２】
【従来の技術】ディジタル回路に好適な抵抗入りトラン
ジスタを含む半導体装置の従来構成は、図５に示されて
いる。すなわち、Ｎ型半導体基板９１の表層部に、Ｐ型
のベース領域９２が形成され、このＰ型のベース領域９
２内にＮ型のエミッタ領域９３が形成されている。ベー
ス領域９２およびエミッタ領域９３には、それぞれＮ型
半導体基板９１上の絶縁膜９４に形成されたコンタクト
ホール９４ａ，９４ｂを介して、絶縁膜９４上に隆起し
た状態に形成されたベース電極９５およびエミッタ電極
９６が接続されている。コレクタ電極は、Ｎ型半導体基
板９１の裏面側において、Ｎ+型領域９７を介して取ら
れるようになっている。
ジスタを含む半導体装置の従来構成は、図５に示されて
いる。すなわち、Ｎ型半導体基板９１の表層部に、Ｐ型
のベース領域９２が形成され、このＰ型のベース領域９
２内にＮ型のエミッタ領域９３が形成されている。ベー
ス領域９２およびエミッタ領域９３には、それぞれＮ型
半導体基板９１上の絶縁膜９４に形成されたコンタクト
ホール９４ａ，９４ｂを介して、絶縁膜９４上に隆起し
た状態に形成されたベース電極９５およびエミッタ電極
９６が接続されている。コレクタ電極は、Ｎ型半導体基
板９１の裏面側において、Ｎ+型領域９７を介して取ら
れるようになっている。
【０００３】絶縁膜９４上には、たとえばポリシリコン
からなる表面抵抗９８が配設されている。表面抵抗９８
の一端部は、絶縁膜９４から隆起したベース電極９５に
接続されており、この表面抵抗９８の他端部の表面に
は、たとえばアルミニウムを用いてベースパッド９９が
形成されている。また、この半導体装置の最表面は表面
保護膜９０で覆われており、ベースパッド９９の表面の
一部は、表面保護膜９０に形成された開口部９０ａを介
して露出している。図示しないベースワイヤは、ベース
パッド９９の開口部９０ａを介して露出した部分にボン
ディングされる。これにより、ベースワイヤから入力さ
れる順方向電流は、表面抵抗９８を介してベース電極９
５に与えられることになる。このように、絶縁膜９４上
に表面抵抗９８を設けているのは、半導体基板内に設け
られる拡散抵抗と比較して抵抗精度の向上を図ることが
できるからである。
からなる表面抵抗９８が配設されている。表面抵抗９８
の一端部は、絶縁膜９４から隆起したベース電極９５に
接続されており、この表面抵抗９８の他端部の表面に
は、たとえばアルミニウムを用いてベースパッド９９が
形成されている。また、この半導体装置の最表面は表面
保護膜９０で覆われており、ベースパッド９９の表面の
一部は、表面保護膜９０に形成された開口部９０ａを介
して露出している。図示しないベースワイヤは、ベース
パッド９９の開口部９０ａを介して露出した部分にボン
ディングされる。これにより、ベースワイヤから入力さ
れる順方向電流は、表面抵抗９８を介してベース電極９
５に与えられることになる。このように、絶縁膜９４上
に表面抵抗９８を設けているのは、半導体基板内に設け
られる拡散抵抗と比較して抵抗精度の向上を図ることが
できるからである。
【０００４】
【発明が解決しようとする課題】ところが、上述のよう
な構成では、ベース−エミッタ間に順方向サージ電圧が
加えられると、表面抵抗９８に過電流が流れて発熱し、
表面抵抗９８が焼損するおそれがある。また、ベース−
エミッタ間に逆方向サージ電圧が加えられた場合には、
Ｎ型半導体基板（コレクタ領域）９１からベースパッド
９９に向けてリーク電流が流れ、このリーク電流によっ
てベースパッド９９の下方の絶縁膜９４にスポット状の
破壊跡を生じるおそれがある。そのため、従来の抵抗入
りトランジスタを有する半導体装置は、破壊耐量が必ず
しも十分ではなかった。
な構成では、ベース−エミッタ間に順方向サージ電圧が
加えられると、表面抵抗９８に過電流が流れて発熱し、
表面抵抗９８が焼損するおそれがある。また、ベース−
エミッタ間に逆方向サージ電圧が加えられた場合には、
Ｎ型半導体基板（コレクタ領域）９１からベースパッド
９９に向けてリーク電流が流れ、このリーク電流によっ
てベースパッド９９の下方の絶縁膜９４にスポット状の
破壊跡を生じるおそれがある。そのため、従来の抵抗入
りトランジスタを有する半導体装置は、破壊耐量が必ず
しも十分ではなかった。
【０００５】そこで、この発明の目的は、破壊耐量の向
上を図ることができる抵抗入りトランジスタを有する半
導体装置を提供することである。
上を図ることができる抵抗入りトランジスタを有する半
導体装置を提供することである。
【０００６】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための本発明は、半導体基板に形成され
た第１の導電型のベース領域と、このベース領域内に形
成された第２の導電型のエミッタ領域と、ベース領域に
接合して形成された第２の導電型のコレクタ領域と、コ
レクタ領域内にベース領域とは分離して形成された第１
の導電型の不純物領域と、ベース領域に接続されたベー
ス電極と、このベース電極に一端部が接続された表面抵
抗と、この表面抵抗の他端部に接続され、かつ、上記不
純物領域に接続されたベースパッドとを含むことを特徴
とする半導体装置である。
目的を達成するための本発明は、半導体基板に形成され
た第１の導電型のベース領域と、このベース領域内に形
成された第２の導電型のエミッタ領域と、ベース領域に
接合して形成された第２の導電型のコレクタ領域と、コ
レクタ領域内にベース領域とは分離して形成された第１
の導電型の不純物領域と、ベース領域に接続されたベー
ス電極と、このベース電極に一端部が接続された表面抵
抗と、この表面抵抗の他端部に接続され、かつ、上記不
純物領域に接続されたベースパッドとを含むことを特徴
とする半導体装置である。
【０００７】言い換えれば、この発明は、半導体基板に
形成された第１の導電型のベース領域と、このベース領
域内に形成された第２の導電型のエミッタ領域と、ベー
ス領域に接合して形成された第２の導電型のコレクタ領
域と、ベース領域に接続されたベース電極と、このベー
ス電極に一端部が接続された表面抵抗と、この表面抵抗
の他端部に接続されたベースパッドとを有するトランジ
スタを含む半導体装置であって、上記ベースパッドはコ
レクタ領域に接続されており、コレクタ領域において上
記ベースパッドとの接合部位には、ベース領域とは分離
して第１の導電型の不純物領域が形成されていることを
特徴とする半導体装置である。
形成された第１の導電型のベース領域と、このベース領
域内に形成された第２の導電型のエミッタ領域と、ベー
ス領域に接合して形成された第２の導電型のコレクタ領
域と、ベース領域に接続されたベース電極と、このベー
ス電極に一端部が接続された表面抵抗と、この表面抵抗
の他端部に接続されたベースパッドとを有するトランジ
スタを含む半導体装置であって、上記ベースパッドはコ
レクタ領域に接続されており、コレクタ領域において上
記ベースパッドとの接合部位には、ベース領域とは分離
して第１の導電型の不純物領域が形成されていることを
特徴とする半導体装置である。
【０００８】なお、上記第２の導電型は、上記第１の導
電型とは異なる導電型である。本発明の構成によれば、
コレクタ領域と不純物領域とによりＰＮ接合が形成さ
れ、これにより、ベースパッドとコレクタ領域との間に
寄生ツェナーダイオードが構成される。したがって、た
とえベース−エミッタ間に順方向サージ電圧が加えられ
ても、ベースパッドに入力される順方向過大電流は寄生
ツェナーダイオードを介してコレクタ領域へと逃げるの
で、表面抵抗に過電流が流れることはない。したがっ
て、表面抵抗に過電流が流れることによる焼損を防止す
ることができ、順方向サージ電圧に対する破壊耐量の向
上を図ることができる。
電型とは異なる導電型である。本発明の構成によれば、
コレクタ領域と不純物領域とによりＰＮ接合が形成さ
れ、これにより、ベースパッドとコレクタ領域との間に
寄生ツェナーダイオードが構成される。したがって、た
とえベース−エミッタ間に順方向サージ電圧が加えられ
ても、ベースパッドに入力される順方向過大電流は寄生
ツェナーダイオードを介してコレクタ領域へと逃げるの
で、表面抵抗に過電流が流れることはない。したがっ
て、表面抵抗に過電流が流れることによる焼損を防止す
ることができ、順方向サージ電圧に対する破壊耐量の向
上を図ることができる。
【０００９】また、寄生ツェナーダイオードの降伏電圧
以上の逆方向サージ電圧がベース−エミッタ間に加えら
れた場合には、寄生ツェナーダイオードの降伏現象が生
じ、コレクタ領域からベースパッドに向けてリーク電流
が流れる。これにより、たとえばコレクタ領域の表面を
覆うように絶縁膜が設けられている場合に、この絶縁膜
が破壊されてスポット状の破壊跡を生じることを防止で
きる。ゆえに、逆方向サージ電圧に対する破壊耐量の向
上も図ることができる。
以上の逆方向サージ電圧がベース−エミッタ間に加えら
れた場合には、寄生ツェナーダイオードの降伏現象が生
じ、コレクタ領域からベースパッドに向けてリーク電流
が流れる。これにより、たとえばコレクタ領域の表面を
覆うように絶縁膜が設けられている場合に、この絶縁膜
が破壊されてスポット状の破壊跡を生じることを防止で
きる。ゆえに、逆方向サージ電圧に対する破壊耐量の向
上も図ることができる。
【００１０】さらに、寄生ツェナーダイオードは、コレ
クタ領域においてベースパッドとの接続部位に形成され
るから、寄生ツェナーダイオードを設けたことによっ
て、半導体装置のサイズの大型化を招くおそれはない。
クタ領域においてベースパッドとの接続部位に形成され
るから、寄生ツェナーダイオードを設けたことによっ
て、半導体装置のサイズの大型化を招くおそれはない。
【００１１】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る抵抗入りバイポーラトランジス
タを有する半導体装置の構成を示す断面図である。Ｎ型
半導体基板１１の表層部には、Ｐ型のベース領域１２が
形成されており、このＰ型のベース領域１２内に、Ｎ型
のエミッタ領域１３が形成されている。これにより、Ｎ
ＰＮ構造が形成されていて、Ｎ型半導体基板１１がコレ
クタ領域を形成している。そして、Ｎ型のコレクタ領域
１１の表面には、Ｐ型の不純物が低濃度拡散されること
により、Ｐ-型拡散層１４が全域に形成されている。
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る抵抗入りバイポーラトランジス
タを有する半導体装置の構成を示す断面図である。Ｎ型
半導体基板１１の表層部には、Ｐ型のベース領域１２が
形成されており、このＰ型のベース領域１２内に、Ｎ型
のエミッタ領域１３が形成されている。これにより、Ｎ
ＰＮ構造が形成されていて、Ｎ型半導体基板１１がコレ
クタ領域を形成している。そして、Ｎ型のコレクタ領域
１１の表面には、Ｐ型の不純物が低濃度拡散されること
により、Ｐ-型拡散層１４が全域に形成されている。
【００１２】半導体基板１１の表面は、たとえば酸化シ
リコンからなる絶縁膜１５で覆われている。絶縁膜１５
には、それぞれベース領域１２の表面に設定されたベー
スコンタクト領域１６およびエミッタ領域１３の表面に
設定されたエミッタコンタクト領域１７を露出させるコ
ンタクトホール１８，１９が形成されている。そして、
コンタクトホール１８を介してベースコンタクト領域１
６に接続されるようにベース電極２０が形成されてお
り、コンタクトホール１９を介してエミッタコンタクト
領域１７に接続されるようにエミッタ電極２１が形成さ
れている。ベース電極２０およびエミッタ電極２１は、
たとえばアルミニウムなどの導電性材料で構成されてい
る。コレクタ電極は、Ｎ型半導体基板１１の裏面側にお
いて、Ｎ+型領域２２を介して取られるようになってい
る。
リコンからなる絶縁膜１５で覆われている。絶縁膜１５
には、それぞれベース領域１２の表面に設定されたベー
スコンタクト領域１６およびエミッタ領域１３の表面に
設定されたエミッタコンタクト領域１７を露出させるコ
ンタクトホール１８，１９が形成されている。そして、
コンタクトホール１８を介してベースコンタクト領域１
６に接続されるようにベース電極２０が形成されてお
り、コンタクトホール１９を介してエミッタコンタクト
領域１７に接続されるようにエミッタ電極２１が形成さ
れている。ベース電極２０およびエミッタ電極２１は、
たとえばアルミニウムなどの導電性材料で構成されてい
る。コレクタ電極は、Ｎ型半導体基板１１の裏面側にお
いて、Ｎ+型領域２２を介して取られるようになってい
る。
【００１３】絶縁膜１５上には、たとえばポリシリコン
からなる表面抵抗２３が配設されている。表面抵抗２３
の長さは、たとえば５０００Åである。表面抵抗２３の
一端は、コンタクトホール１８上に隆起したベース電極
２０に接続されている。一方、表面抵抗２３の他端は、
たとえばアルミニウムを用いて絶縁膜１５上に隆起した
状態に形成されたベースパッド２４に接続されている。
また、この半導体装置の最表面は表面保護膜５０で覆わ
れており、エミッタ電極２１およびベースパッド２４の
表面の一部は、それぞれ表面保護膜５０に形成された開
口部５０ａ，５０ｂを介して露出している。
からなる表面抵抗２３が配設されている。表面抵抗２３
の長さは、たとえば５０００Åである。表面抵抗２３の
一端は、コンタクトホール１８上に隆起したベース電極
２０に接続されている。一方、表面抵抗２３の他端は、
たとえばアルミニウムを用いて絶縁膜１５上に隆起した
状態に形成されたベースパッド２４に接続されている。
また、この半導体装置の最表面は表面保護膜５０で覆わ
れており、エミッタ電極２１およびベースパッド２４の
表面の一部は、それぞれ表面保護膜５０に形成された開
口部５０ａ，５０ｂを介して露出している。
【００１４】ベースパッド２４はまた、絶縁膜１５に形
成されたコンタクトホール２５を介してコレクタ領域１
１に接続されている。そして、コレクタ領域１１におい
てベースパッド２４の接合部位には、Ｐ-型拡散層１４
よりも不純物濃度が高いＰ型不純物領域が形成されてい
る。これにより、Ｐ型不純物領域とＮ型のコレクタ領域
１１との間でＰＮ接合が形成され、図２の等価回路図に
示すように、ベースパッド２４とコレクタ領域１１との
間に寄生ツェナーダイオード２７が構成されている。
成されたコンタクトホール２５を介してコレクタ領域１
１に接続されている。そして、コレクタ領域１１におい
てベースパッド２４の接合部位には、Ｐ-型拡散層１４
よりも不純物濃度が高いＰ型不純物領域が形成されてい
る。これにより、Ｐ型不純物領域とＮ型のコレクタ領域
１１との間でＰＮ接合が形成され、図２の等価回路図に
示すように、ベースパッド２４とコレクタ領域１１との
間に寄生ツェナーダイオード２７が構成されている。
【００１５】なお、ベース領域１２とＰ型不純物領域と
の間には、ベース領域１２とＰ型不純物領域とを分離す
るために、Ｎ+型のアイソレーション領域２８が形成さ
れている。また、図２に示すように、ベース電極２０と
エミッタ電極２１との間には、たとえばポリシリコンか
らなる抵抗２９が介在されている。この抵抗２９につい
ては、図１において図示が省略されている。この構成に
より、たとえベース−エミッタ間に順方向サージ電圧が
加えられても、図示しないベースワイヤからベースパッ
ド２４に入力される順方向電流の一部は寄生ツェナーダ
イオード２７を介してコレクタ領域１１へと逃げるの
で、表面抵抗２３に過電流が流れることはない。したが
って、表面抵抗２３に過電流が流れることによる焼損を
防止することができる。
の間には、ベース領域１２とＰ型不純物領域とを分離す
るために、Ｎ+型のアイソレーション領域２８が形成さ
れている。また、図２に示すように、ベース電極２０と
エミッタ電極２１との間には、たとえばポリシリコンか
らなる抵抗２９が介在されている。この抵抗２９につい
ては、図１において図示が省略されている。この構成に
より、たとえベース−エミッタ間に順方向サージ電圧が
加えられても、図示しないベースワイヤからベースパッ
ド２４に入力される順方向電流の一部は寄生ツェナーダ
イオード２７を介してコレクタ領域１１へと逃げるの
で、表面抵抗２３に過電流が流れることはない。したが
って、表面抵抗２３に過電流が流れることによる焼損を
防止することができる。
【００１６】また、寄生ツェナーダイオード２７の降伏
電圧以上の逆方向サージ電圧がベース−エミッタ間に加
えられた場合には、寄生ツェナーダイオード２７の降伏
現象が生じ、コレクタ領域１１からベースパッド２４に
向けてリーク電流が流れる。これにより、絶縁膜１５に
リーク電流が流れることを防止でき、絶縁膜１５にリー
ク電流によるスポット状の破壊が生じることを防止でき
る。さらに、寄生ツェナーダイオード２７は、コレクタ
領域１１においてベースパッド２４との接続部位に形成
されるから、寄生ツェナーダイオード２７を設けたこと
によって、半導体装置のサイズの大型化を招くおそれは
ない。
電圧以上の逆方向サージ電圧がベース−エミッタ間に加
えられた場合には、寄生ツェナーダイオード２７の降伏
現象が生じ、コレクタ領域１１からベースパッド２４に
向けてリーク電流が流れる。これにより、絶縁膜１５に
リーク電流が流れることを防止でき、絶縁膜１５にリー
ク電流によるスポット状の破壊が生じることを防止でき
る。さらに、寄生ツェナーダイオード２７は、コレクタ
領域１１においてベースパッド２４との接続部位に形成
されるから、寄生ツェナーダイオード２７を設けたこと
によって、半導体装置のサイズの大型化を招くおそれは
ない。
【００１７】図３は、この実施形態の抵抗入りトランジ
スタおよび従来の抵抗入りトランジスタの静電破壊検査
の結果を示す図である。静電破壊検査は、ベース電極に
抵抗（たとえば１ｋΩ）を介して接続されたコンデンサ
（たとえば２００ｐＦ）に電圧を印加して電荷を蓄積し
た後、このコンデンサに蓄積された電荷を放電させて、
コレクタ−ベース間およびベース−エミッタ間に電流を
流した時に生じる破壊数を調べることにより行われる。
この静電破壊検査の結果として、図３にはベース−エミ
ッタ間電圧（コンデンサ印加電圧）と破壊を生じたトラ
ンジスタの個数（破壊個数）との関係が示されている。
また、この実施形態のバイポーラトランジスタについて
の結果は実線で示されており、従来のバイポーラトラン
ジスタについての結果は破線で示されている。
スタおよび従来の抵抗入りトランジスタの静電破壊検査
の結果を示す図である。静電破壊検査は、ベース電極に
抵抗（たとえば１ｋΩ）を介して接続されたコンデンサ
（たとえば２００ｐＦ）に電圧を印加して電荷を蓄積し
た後、このコンデンサに蓄積された電荷を放電させて、
コレクタ−ベース間およびベース−エミッタ間に電流を
流した時に生じる破壊数を調べることにより行われる。
この静電破壊検査の結果として、図３にはベース−エミ
ッタ間電圧（コンデンサ印加電圧）と破壊を生じたトラ
ンジスタの個数（破壊個数）との関係が示されている。
また、この実施形態のバイポーラトランジスタについて
の結果は実線で示されており、従来のバイポーラトラン
ジスタについての結果は破線で示されている。
【００１８】この静電破壊検査の結果から、この実施形
態のバイポーラトランジスタが静電破壊を生じる最低の
ベース−エミッタ間電圧（破壊電圧）は、従来の抵抗入
りトランジスタにおける破壊電圧の約１．５倍となり、
この実施形態の抵抗入りトランジスタは、従来の抵抗入
りトランジスタよりも破壊耐量が向上していることが理
解される。図４は、この実施形態に係る抵抗入りトラン
ジスタを有する半導体装置の製造方法を工程順に示す断
面図である。まず、図４(a) に示すように、裏面側にＮ
+型領域２２を有するＮ型半導体基板１１の表面が熱酸
化させられて酸化シリコン膜３０が形成され、その酸化
シリコン膜の表面からＰ型不純物（たとえばボロン）が
低濃度に拡散させられることにより、半導体基板１１の
表面全域にＰ-型拡散層１４が形成される。
態のバイポーラトランジスタが静電破壊を生じる最低の
ベース−エミッタ間電圧（破壊電圧）は、従来の抵抗入
りトランジスタにおける破壊電圧の約１．５倍となり、
この実施形態の抵抗入りトランジスタは、従来の抵抗入
りトランジスタよりも破壊耐量が向上していることが理
解される。図４は、この実施形態に係る抵抗入りトラン
ジスタを有する半導体装置の製造方法を工程順に示す断
面図である。まず、図４(a) に示すように、裏面側にＮ
+型領域２２を有するＮ型半導体基板１１の表面が熱酸
化させられて酸化シリコン膜３０が形成され、その酸化
シリコン膜の表面からＰ型不純物（たとえばボロン）が
低濃度に拡散させられることにより、半導体基板１１の
表面全域にＰ-型拡散層１４が形成される。
【００１９】次に、図４(b)に示すように、酸化シリコ
ン膜３０においてベース領域１２およびＰ型不純物領域
に対応する位置に凹部３１，３２が形成され、この凹部
３１，３２からＰ型不純物（たとえばボロン）が高濃度
に拡散させられることにより、それぞれベース領域１２
およびＰ型不純物領域が形成される。そして、図４(c)
に示すように、酸化シリコン膜３０の凹部３１内のエミ
ッタ領域１３に対応する位置に、凹部３１よりも一段低
い凹部３３が形成されるとともに、酸化シリコン膜３０
においてアイソレーション領域２８に対応する位置に凹
部３４が形成される。その後、凹部３３，３４からＮ型
不純物（たとえばリン）が高濃度に拡散させられること
により、それぞれエミッタ領域１３およびアイソレーシ
ョン領域２８が形成される。
ン膜３０においてベース領域１２およびＰ型不純物領域
に対応する位置に凹部３１，３２が形成され、この凹部
３１，３２からＰ型不純物（たとえばボロン）が高濃度
に拡散させられることにより、それぞれベース領域１２
およびＰ型不純物領域が形成される。そして、図４(c)
に示すように、酸化シリコン膜３０の凹部３１内のエミ
ッタ領域１３に対応する位置に、凹部３１よりも一段低
い凹部３３が形成されるとともに、酸化シリコン膜３０
においてアイソレーション領域２８に対応する位置に凹
部３４が形成される。その後、凹部３３，３４からＮ型
不純物（たとえばリン）が高濃度に拡散させられること
により、それぞれエミッタ領域１３およびアイソレーシ
ョン領域２８が形成される。
【００２０】次いで、図４(d)に示すように、酸化シリ
コン膜３０が除去されて半導体基板１１の表面が露出さ
せられた後、この露出した半導体基板１１上に絶縁膜１
５が形成される。そして、絶縁膜１５上に、たとえばポ
リシリコンからなる表面抵抗２３がパターン形成され
る。その後、図４(e)に示すように、フォトリソグラフ
ィ技術により、コンタクトホール１８，１９，２５が形
成される。そして、図４(f)に示すように、ベース電極
２０およびベースパッド２４が、それぞれコンタクトホ
ール１８，２５を介してベース領域１２およびＰ型不純
物領域に接続され、かつ、表面抵抗２３に接続されるよ
うに形成される。また、コンタクトホール１９を介して
エミッタ領域１３に接続されるようにエミッタ電極２１
が形成される。さらに、最表面に表面保護膜５０が形成
された後、この表面保護膜５０にエミッタ電極２１およ
びベースパッド２４の表面の一部をそれぞれ露出させる
ように開口部５０ａ，５０ｂが形成され、これにより、
この実施形態に係る抵抗入りトランジスタを有する半導
体装置が得られる。
コン膜３０が除去されて半導体基板１１の表面が露出さ
せられた後、この露出した半導体基板１１上に絶縁膜１
５が形成される。そして、絶縁膜１５上に、たとえばポ
リシリコンからなる表面抵抗２３がパターン形成され
る。その後、図４(e)に示すように、フォトリソグラフ
ィ技術により、コンタクトホール１８，１９，２５が形
成される。そして、図４(f)に示すように、ベース電極
２０およびベースパッド２４が、それぞれコンタクトホ
ール１８，２５を介してベース領域１２およびＰ型不純
物領域に接続され、かつ、表面抵抗２３に接続されるよ
うに形成される。また、コンタクトホール１９を介して
エミッタ領域１３に接続されるようにエミッタ電極２１
が形成される。さらに、最表面に表面保護膜５０が形成
された後、この表面保護膜５０にエミッタ電極２１およ
びベースパッド２４の表面の一部をそれぞれ露出させる
ように開口部５０ａ，５０ｂが形成され、これにより、
この実施形態に係る抵抗入りトランジスタを有する半導
体装置が得られる。
【００２１】以上、この発明の一実施形態について説明
したが、この発明は、他の形態で実施することもでき
る。たとえば、上述の実施形態では、たとえばポリシリ
コンで表面配線が形成されるとしたが、ポリシリコン以
外に、たとえばタンタルナイトライド（ＴａＮ）で表面
配線が形成されてもよい。また、上述の実施形態では、
ＮＰＮ型のバイポーラトランジスタを例にとったが、こ
の発明は、ＰＮＰ型のバイポーラトランジスタにも適用
することができる。この場合には、Ｐ型のコレクタ領域
においてベースパッドとの接合部位にＮ型領域を形成
し、このＮ型領域とＰ型のコレクタ領域とによりＰＮ接
合を形成すればよい。
したが、この発明は、他の形態で実施することもでき
る。たとえば、上述の実施形態では、たとえばポリシリ
コンで表面配線が形成されるとしたが、ポリシリコン以
外に、たとえばタンタルナイトライド（ＴａＮ）で表面
配線が形成されてもよい。また、上述の実施形態では、
ＮＰＮ型のバイポーラトランジスタを例にとったが、こ
の発明は、ＰＮＰ型のバイポーラトランジスタにも適用
することができる。この場合には、Ｐ型のコレクタ領域
においてベースパッドとの接合部位にＮ型領域を形成
し、このＮ型領域とＰ型のコレクタ領域とによりＰＮ接
合を形成すればよい。
【００２２】さらに、上述の実施形態では、１個のバイ
ポーラトランジスタを有する半導体装置を例にとった
が、この発明は、複数個のバイポーラトランジスタを有
する半導体装置やバイポーラトランジスタ以外の複数の
機能素子を同一半導体基板上に有するＩＣ（集積回路）
のような半導体装置などにも適用することができる。そ
の他、特許請求の範囲に記載された事項の範囲で種々の
設計変更を施すことが可能である。
ポーラトランジスタを有する半導体装置を例にとった
が、この発明は、複数個のバイポーラトランジスタを有
する半導体装置やバイポーラトランジスタ以外の複数の
機能素子を同一半導体基板上に有するＩＣ（集積回路）
のような半導体装置などにも適用することができる。そ
の他、特許請求の範囲に記載された事項の範囲で種々の
設計変更を施すことが可能である。
【図１】この発明の一実施形態に係る抵抗入りバイポー
ラトランジスタを有する半導体装置の構成を示す断面図
である。
ラトランジスタを有する半導体装置の構成を示す断面図
である。
【図２】上記半導体装置の等価回路を示す図である。
【図３】この実施形態の抵抗入りトランジスタおよび従
来の抵抗入りトランジスタの静電破壊検査の結果を示す
図である。
来の抵抗入りトランジスタの静電破壊検査の結果を示す
図である。
【図４】この実施形態に係る抵抗入りトランジスタを有
する半導体装置の製造方法を工程順に示す断面図であ
る。
する半導体装置の製造方法を工程順に示す断面図であ
る。
【図５】従来の抵抗入りバイポーラトランジスタを有す
る半導体装置の構成を示す断面図である。
る半導体装置の構成を示す断面図である。
１１ Ｎ型半導体基板、コレクタ領域 １２ ベース領域 １３ エミッタ領域 １５ 絶縁膜 ２０ ベース電極 ２３ 表面抵抗 ２４ ベースパッド ２６ Ｐ型不純物領域 ２７ 寄生ツェナーダイオード
Claims (1)
- 【請求項１】半導体基板に形成された第１の導電型のベ
ース領域と、 このベース領域内に形成された第２の導電型のエミッタ
領域と、 ベース領域に接合して形成された第２の導電型のコレク
タ領域と、 コレクタ領域内にベース領域とは分離して形成された第
１の導電型の不純物領域と、 ベース領域に接続されたベース電極と、 このベース電極に一端部が接続された表面抵抗と、 この表面抵抗の他端部に接続され、かつ、上記不純物領
域に接続されたベースパッドとを含むことを特徴とする
半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26767799A JP2001094051A (ja) | 1999-09-21 | 1999-09-21 | 半導体装置 |
| CNB001247085A CN1176497C (zh) | 1999-09-21 | 2000-09-15 | 半导体装置 |
| KR1020000054906A KR100660670B1 (ko) | 1999-09-21 | 2000-09-19 | 바이폴라 트랜지스터 |
| TW089119300A TW457720B (en) | 1999-09-21 | 2000-09-20 | Semiconductor device |
| US09/666,848 US6563194B1 (en) | 1999-09-21 | 2000-09-21 | BJT with surface resistor connection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26767799A JP2001094051A (ja) | 1999-09-21 | 1999-09-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001094051A true JP2001094051A (ja) | 2001-04-06 |
Family
ID=17448003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26767799A Pending JP2001094051A (ja) | 1999-09-21 | 1999-09-21 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6563194B1 (ja) |
| JP (1) | JP2001094051A (ja) |
| KR (1) | KR100660670B1 (ja) |
| CN (1) | CN1176497C (ja) |
| TW (1) | TW457720B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108543A (ja) * | 2004-10-08 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2012099626A (ja) * | 2010-11-02 | 2012-05-24 | Renesas Electronics Corp | 半導体装置 |
| JP7079638B2 (ja) | 2018-03-29 | 2022-06-02 | ローム株式会社 | 半導体素子 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101040859B1 (ko) * | 2009-09-02 | 2011-06-14 | 삼성모바일디스플레이주식회사 | 유기전계발광 표시장치 |
| WO2011064618A1 (en) * | 2009-11-26 | 2011-06-03 | Nxp B.V. | Methods, systems and devices for electrostatic discharge protection |
| US20180102318A1 (en) * | 2016-10-12 | 2018-04-12 | Globalfoundries Inc. | Compound resistor structure for semiconductor device |
| CN113161351B (zh) * | 2021-03-23 | 2022-03-11 | 江苏新顺微电子股份有限公司 | 双极晶体管集成高压启动电阻的器件结构及制造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4489340A (en) * | 1980-02-04 | 1984-12-18 | Nippon Telegraph & Telephone Public Corporation | PNPN Light sensitive semiconductor switch with phototransistor connected across inner base regions |
| US4758872A (en) * | 1984-10-25 | 1988-07-19 | Nec Corporation | Integrated circuit fabricated in a semiconductor substrate |
| JP3375659B2 (ja) * | 1991-03-28 | 2003-02-10 | テキサス インスツルメンツ インコーポレイテツド | 静電放電保護回路の形成方法 |
| FR2683947B1 (fr) * | 1991-11-18 | 1994-02-18 | Sgs Thomson Microelectronics Sa | Diode de protection monolithique basse tension a faible capacite. |
| JP3052648B2 (ja) * | 1993-02-21 | 2000-06-19 | 日産自動車株式会社 | 半導体装置 |
| KR0119531Y1 (ko) * | 1994-09-30 | 1998-07-01 | 곽정소 | 쇼트키 트랜지스터 |
| US6015992A (en) * | 1997-01-03 | 2000-01-18 | Texas Instruments Incorporated | Bistable SCR-like switch for ESD protection of silicon-on-insulator integrated circuits |
| US6242763B1 (en) * | 1999-09-14 | 2001-06-05 | United Microelectronics Corp. | Low triggering voltage SOI silicon-control-rectifier (SCR) structure |
-
1999
- 1999-09-21 JP JP26767799A patent/JP2001094051A/ja active Pending
-
2000
- 2000-09-15 CN CNB001247085A patent/CN1176497C/zh not_active Expired - Fee Related
- 2000-09-19 KR KR1020000054906A patent/KR100660670B1/ko not_active IP Right Cessation
- 2000-09-20 TW TW089119300A patent/TW457720B/zh active
- 2000-09-21 US US09/666,848 patent/US6563194B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006108543A (ja) * | 2004-10-08 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JP2012099626A (ja) * | 2010-11-02 | 2012-05-24 | Renesas Electronics Corp | 半導体装置 |
| JP7079638B2 (ja) | 2018-03-29 | 2022-06-02 | ローム株式会社 | 半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100660670B1 (ko) | 2006-12-21 |
| US6563194B1 (en) | 2003-05-13 |
| TW457720B (en) | 2001-10-01 |
| KR20010030436A (ko) | 2001-04-16 |
| CN1176497C (zh) | 2004-11-17 |
| CN1289150A (zh) | 2001-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101195720B1 (ko) | 반도체 집적 회로 디바이스 및 그 제조 방법 | |
| JP3306273B2 (ja) | 半導体集積回路とその製造方法 | |
| JP5749616B2 (ja) | 半導体装置 | |
| JP3818673B2 (ja) | 半導体装置 | |
| TWI295100B (ja) | ||
| JPH10189756A (ja) | 半導体装置 | |
| JPS6157711B2 (ja) | ||
| JP2001094051A (ja) | 半導体装置 | |
| JP2004031576A (ja) | 半導体集積回路装置 | |
| JP2004200601A (ja) | オープンドレイン用ｍｏｓｆｅｔ及びこれを用いた半導体集積回路装置 | |
| JPH08306872A (ja) | Ｍｏｓ入力保護回路 | |
| JP3249355B2 (ja) | 半導体集積回路とその製造方法 | |
| JP3211871B2 (ja) | 入出力保護回路 | |
| JP3883681B2 (ja) | 半導体集積回路 | |
| JPS6060753A (ja) | 半導体装置 | |
| JPH0478018B2 (ja) | ||
| JPS59189665A (ja) | 半導体装置 | |
| JPH0629466A (ja) | 半導体集積回路 | |
| JP2001036006A (ja) | 半導体集積回路の入出力保護装置 | |
| JPH11121768A (ja) | 半導体集積回路 | |
| JPH069208B2 (ja) | 半導体装置 | |
| JP3744460B2 (ja) | 半導体装置 | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| US20060076647A1 (en) | Semiconductor component with a bipolar lateral power transistor | |
| JPS6180848A (ja) | 静電破壊防止素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040928 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050208 |