JP2004200601A - オープンドレイン用ｍｏｓｆｅｔ及びこれを用いた半導体集積回路装置 - Google Patents
オープンドレイン用ｍｏｓｆｅｔ及びこれを用いた半導体集積回路装置 Download PDFInfo
- Publication number
- JP2004200601A JP2004200601A JP2002370525A JP2002370525A JP2004200601A JP 2004200601 A JP2004200601 A JP 2004200601A JP 2002370525 A JP2002370525 A JP 2002370525A JP 2002370525 A JP2002370525 A JP 2002370525A JP 2004200601 A JP2004200601 A JP 2004200601A
- Authority
- JP
- Japan
- Prior art keywords
- drain
- concentration
- open
- impurity diffusion
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000012535 impurity Substances 0.000 claims abstract description 43
- 238000009792 diffusion process Methods 0.000 claims description 43
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 description 29
- 238000000605 extraction Methods 0.000 description 13
- 230000005611 electricity Effects 0.000 description 9
- 230000003068 static effect Effects 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
Abstract
【課題】静電耐圧が高いオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴを提供する。
【解決手段】Ｎウェル１１からなるドレイン領域内に、高濃度Ｐ型不純物拡散層１２と高濃度Ｐ型不純物拡散層１２を挟む二つの高濃度Ｎ型不純物拡散層１３、１４とを設け、高濃度Ｐ型不純物拡散層１２と二つの高濃度Ｎ型不純物拡散層１３、１４とがドレイン電極１５に接続されるオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴ。
【選択図】 図１
【解決手段】Ｎウェル１１からなるドレイン領域内に、高濃度Ｐ型不純物拡散層１２と高濃度Ｐ型不純物拡散層１２を挟む二つの高濃度Ｎ型不純物拡散層１３、１４とを設け、高濃度Ｐ型不純物拡散層１２と二つの高濃度Ｎ型不純物拡散層１３、１４とがドレイン電極１５に接続されるオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴ。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、オープンドレイン用ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）の構造及びこれを用いた半導体集積回路装置に関するものであり、特にオープンドレイン用ＭＯＳＦＥＴの耐圧の向上に関するものである。
【０００２】
【従来の技術】
半導体集積回路装置の出力回路として従来から図４に示すオープンドレイン方式出力回路が広く使用されている。入力端子１０１はオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴ（以下、「ＮＭＯＳ」と称す）１０２のゲートに接続される。ＮＭＯＳ１０２のドレインは出力端子１０３に接続され、そのソースはグランドに接続される。そして、出力回路の入力端子１０１は、例えば半導体集積回路装置内のＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）ロジック回路から出力される信号を入力する。
【０００３】
図４のオープンドレイン方式出力回路では、入力端子１０１にハイレベルの信号が与えられた場合はＮＭＯＳ１０２がオンになって出力端子１０３がローレベルになるが、入力端子１０１にローレベルの信号が与えられた場合はＮＭＯＳ１０２がオフになるため出力端子１０３が電気的に浮いた状態（ハイインピーダンス）になる。なお、ドレインに寄生のダイオードＤｉが形成される。
【０００４】
【特許文献１】
特許第３２０４１６８号公報 （第２頁）
【０００５】
【発明が解決しようとする課題】
ところで、不動作時（ＮＭＯＳ１０２がオフのとき）に何らかの原因により異常な静電気が出力端子１０３に印加されることがある。図４のオープンドレイン方式出力回路では、負の静電気は寄生ダイオードＤｉにより逃がされるが、正の静電気を逃がすルートがないため、ＮＭＯＳ１０２のゲート及びドレイン−ソース間の耐圧を越える静電気が出力端子１０３に印加されるとＮＭＯＳ１０２のドレイン−ゲート間又はドレイン−ソース間が破壊されやすかった。
【０００６】
ＮＭＯＳ１０２に用いている従来構造のＮＭＯＳの模式的断面図を図５に示す。従来構造のＮＭＯＳは、シリコン基板等のＰ型半導体基板１において、フィールド酸化膜（ＬＯＣＯＳ）２ａと２ｂとの間の素子形成領域に形成される。
【０００７】
Ｐ型半導体基板１に高濃度Ｎ型不純物拡散領域（ソース領域３ａ、３ｂ及びドレイン領域４）が形成される。また、フィールド酸化膜とソース領域との間に高濃度Ｐ型不純物拡散領域５ａ、５ｂが形成される。また、ソース領域とドレイン領域との間のドレイン領域４に接した一部に低濃度Ｎ型不純物拡散領域６ａ、６ｂが形成され、低濃度Ｎ型不純物拡散領域６ａ上にＬＯＣＯＳ７ａが形成され、低濃度Ｎ型不純物拡散領域６ｂ上にＬＯＣＯＳ７ｂが形成される。そして、ソース領域と低濃度Ｎ型不純物拡散領域との間のチャネル領域上にゲート絶縁膜８ａ、８ｂが形成され、ゲート絶縁膜上にポリシリコン膜等のゲート電極９ａ、９ｂが形成される。そして、ドレイン領域４にドレイン引き出し電極Ｄが接続され、ゲート電極９ａ、９ｂにゲート引き出し電極Ｇが接続され、ソース領域３ａ、３ｂにソース引き出し電極Ｓが接続され、高濃度Ｐ型不純物拡散領域５ａ、５ｂのバックゲート引き出し電極ＢＧが接続される。また、低濃度領域（Ｎ-、Ｐ−ｓｕｂ）にそれぞれ寄生抵抗成分Ｒ１’、Ｒ２’が形成される。なお、ドレイン及びソースの高濃度領域の寄生抵抗成分は寄生抵抗成分Ｒ１’に比べて小さいので、図示を省略する。
【０００８】
ソース引き出し電極Ｓとバックゲート引き出し電極ＢＧとを同一電位にした場合における従来構造のＭＯＳＦＥＴの等価回路を図６に示す。なお、図６において図５と同一の部分には同一の符号を付す。ドレイン引き出し電極Ｄが、寄生抵抗Ｒ１’を介して、ＭＯＳＦＥＴ１６のドレイン及びＮＰＮ型寄生トランジスタＱ１のコレクタに接続される。寄生トランジスタＱ１のベースが、寄生抵抗Ｒ２’の一端に接続される。そして、ＭＯＳＦＥＴ１６のソース、寄生トランジスタＱ１のエミッタ、及び寄生抵抗Ｒ２’の他端が、ソース引き出し電極Ｓとバックゲート引き出し電極ＢＧとに接続される。
【０００９】
図５に示す従来構造のＮＭＯＳは、ドレイン引き出し電極Ｄに正の静電気が印加されてもＮＭＯＳ１６及び寄生トランジスタＱ１がオフのままであるので（図６参照）、静電気の逃げるルートがない。このため、従来構造のＮＭＯＳでは、静電耐圧がＭＩＬ規格による測定で＋３００〜＋６００Ｖ、ＥＩＡＪ規格による測定で＋１５０〜＋２５０Ｖ程度しかない場合もあり、静電耐圧が十分ではなかった。
【００１０】
なお、特許文献１ではトランジスタのオン耐圧低下を抑えることができる半導体集積回路に関する発明が開示されており、オープンドレイン用ＭＯＳＦＥＴの静電耐圧に関する開示はない。
【００１１】
本発明は、上記の問題点に鑑み、静電耐圧が高いオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴ及びこれを用いた半導体集積回路装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴにおいては、Ｎ型半導体層からなるドレイン領域内に、Ｐ型不純物拡散層と該Ｐ型不純物拡散層を挟む二つの高濃度Ｎ型不純物拡散層とを設け、前記Ｐ型不純物拡散層と前記二つの高濃度Ｎ型不純物拡散層とがドレイン電極に接続されるようにする。
【００１３】
また、本発明に係る半導体集積回路装置においては、上記構成のオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴのドレインを出力端子に接続する出力回路を有する構成とする。さらに、上記構成のオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴのドレイン領域とソース領域との外周部の平面形状を、略円形又は四辺以上の略正多角形にし、ゲートを網状に配置してもよい。
【００１４】
【発明の実施の形態】
以下に本発明の一実施形態について図面を参照して説明する。本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴの構成を図１に示す。なお、図１において図５と同一の部分には同一の符号を付す。
【００１５】
本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴは、シリコン基板等のＰ型半導体基板１において、フィールド酸化膜２ａと２ｂとの間の素子形成領域に形成される。なお、Ｐ型半導体基板をＰウェルに置換しても構わない。
【００１６】
Ｐ型半導体基板１にＮ型ウェル１１と高濃度Ｎ型不純物拡散領域であるソース領域３ａ、３ｂとが形成される。また、フィールド酸化膜とソース領域との間に高濃度Ｐ型不純物拡散領域５ａ、５ｂが形成される。また、Ｎウェル１１に高濃度Ｐ型不純物拡散領域１２と、高濃度Ｐ型不純物拡散領域１２を挟む二つの高濃度Ｎ型不純物拡散領域１３、１４とが形成される。高濃度Ｎ型不純物拡散領域１３、１４の一部領域及び高濃度Ｐ型不純物拡散領域１２の領域上にドレイン電極１５が形成される。そして、Ｎウェル１１内の高濃度Ｎ型不純物拡散領域に隣接する低濃度Ｎ型不純物拡散領域６ａ、６ｂがＮウェル１１及びＰ−ｓｕｂ領域に渡って形成される。低濃度Ｎ型不純物拡散領域６ａ上にＬＯＣＯＳ７ａが形成され、低濃度Ｎ型不純物拡散領域６ｂ上にＬＯＣＯＳ７ｂが形成される。そして、ソース領域と低濃度Ｎ型不純物拡散領域との間のチャネル領域上にゲート絶縁膜８ａ、８ｂが形成され、ゲート絶縁膜上にアルミ膜やポリシリコン膜等のゲート電極９ａ、９ｂが形成される。そして、ドレイン電極１４にドレイン引き出し電極Ｄが接続され、ゲート電極９ａ、９ｂにゲート引き出し電極Ｇが接続され、ソース領域３ａ、３ｂにソース引き出し電極Ｓが接続され、高濃度Ｐ型不純物拡散領域５ａ、５ｂのバックゲート引き出し電極ＢＧが接続される。また、低濃度領域（Ｎ−ｗｅｌｌ、Ｐ−ｓｕｂ）にそれぞれ寄生抵抗成分Ｒ１，Ｒ２が形成される。
【００１７】
ソース引き出し電極Ｓとバックゲート引き出し電極ＢＧとを同一電位にした場合における本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴの等価回路を図２に示す。なお、図２において図６と同一の部分には同一の符号を付す。
ドレイン引き出し電極Ｄが、寄生抵抗Ｒ１を介して、ＭＯＳＦＥＴ１６のドレイン、寄生トランジスタＱ１のコレクタ、及びＰＮＰ型寄生トランジスタＱ２のベースに接続される。また、ドレイン引き出し電極Ｄと寄生抵抗Ｒ１との接続ノードに寄生トランジスタＱ２のエミッタに接続される。寄生トランジスタＱ１のベースが、寄生抵抗Ｒ２の一端に接続される。また、寄生トランジスタＱ１のベースと寄生抵抗Ｒ２との接続ノードに寄生トランジスタＱ２のコレクタが接続される。そして、ＭＯＳＦＥＴ１６のソース、寄生トランジスタＱ１のエミッタ、及び寄生抵抗Ｒ２の他端が、ソース引き出し電極Ｓとバックゲート引き出し電極ＢＧとに接続される。
【００１８】
図１に示す本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴは、ドレイン引き出し電極Ｄに正の静電気が印加されて、ドレイン引き出し電極Ｄ−ソース引き出し電極Ｓ間の電位差が大きくなっている場合のみ、寄生トランジスタＱ２がオンになって、寄生トランジスタＱ２に電流が流れ、静電気を逃がす経路がつくられる。このため、本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴでは、静電耐圧がＭＩＬ規格による測定で±４０００Ｖ、ＥＩＡＪ規格による測定で±４００Ｖ程度になり、図５の従来構造のＭＯＳＦＥＴとは異なり十分な静電耐圧を得ることができる。
【００１９】
オープンドレイン方式出力回路（例えば図４に示す出力回路）を有する半導体集積回路装置において、図１のオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴを用いるとよい。これにより、オープンドレイン用ＭＯＳＦＥＴの静電耐圧が向上するので、半導体集積回路装置の信頼性が向上する。
【００２０】
図１のオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴはドレイン面積が大きくなるので、図１のオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴを用いたオープンドレイン方式出力回路を複数備える半導体集積回路装置では、オープンドレイン用Ｎチャネル型ＭＯＳＦＥＴのレイアウトを面積効率の低い図３（ａ）に示す概略平面図のレイアウトよりも、面積効率が高い図３（ｂ）に示す概略平面図のレイアウトにすることが望ましい。図３（ｂ）に示す概略平面図のレイアウトを採用することで、半導体集積回路装置の小型化・低コスト化を図ることができる。なお、図３において、２０はドレイン配線、２１はＬＯＣＯＳ、２２はドレイン、２３はコンタクト、２４は高濃度Ｐ型拡散領域、２５は高濃度Ｎ型拡散領域、２６は高濃度Ｐ型拡散領域、２７はソース・バックゲート配線、２８はゲート配線を示している。図３（ａ）のレイアウトでは、ソース・コンタクト−ゲート間よりゲート−ドレイン間の距離を大きくしている。また、図３（ａ）のレイアウトでは、ドレインの高濃度Ｐ型拡散領域と高濃度Ｎ型拡散領域とを交互に配置している。また、図３（ａ）のレイアウトでは、バックゲートを最外周に配置している。一方、図３（ｂ）のレイアウトでは、ドレインとソースをくし歯状に配置している。また、図３（ｂ）のレイアウトでは、ドレインの形状（略正方形）とソースの形状（略正六角形）とが互いに異なるようにしている。このように異なる形状にすることで、より面積効率を高くすることができる。また、図３（ｂ）のレイアウトでは、バックゲートをトランジスタ内に均一に配置している。また、図３（ｂ）のレイアウトでは、ゲートを網状に配置している（ドレイン及びソースが網目部分に該当する）。
【００２１】
【発明の効果】
上記で説明した通り、本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴは、Ｎ型半導体層からなるドレイン領域内に、Ｐ型不純物拡散層と該Ｐ型不純物拡散層を挟む二つの高濃度Ｎ型不純物拡散層とを設け、前記Ｐ型不純物拡散層と前記二つの高濃度Ｎ型不純物拡散層とがドレイン電極に接続される構成としている。このような構成にすることにより、ドレイン−ソース間の電位差が大きくなっている場合のみオンになってドレインに印加される静電気を逃がす経路を形成する寄生トランジスタが生じるので、静電耐圧が向上する。
【００２２】
また本発明によると、半導体集積回路装置が上記構成のオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴのドレインを出力端子に接続する出力回路を有するので、オープンドレイン用ＭＯＳＦＥＴが静電破壊され難い半導体集積回路装置を実現することができる。これにより、半導体集積回路装置の信頼性が向上する。
【００２３】
また本発明によると、オープンドレイン用ＭＯＳＦＥＴのドレイン領域とソース領域との外周部の平面形状を略円形又は四辺以上の略正多角形にし、ゲートを網状に配置するので、面積効率を高めることができる。これにより、半導体集積回路装置の小型化・低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴの構成を示す図である。
【図２】図１の本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴの等価回路を示す
【図３】オープンドレイン用ＭＯＳＦＥＴのレイアウトを示す図である。
【図４】オープンドレイン方式出力回路の構成を示す図である。
【図５】従来構造のＭＯＳＦＥＴの模式的断面図を示す図である。
【図６】図５の従来構造のＭＯＳＦＥＴの等価回路を示す図である。
【符号の説明】
１１ Ｎウェル
１２ 高濃度Ｐ型不純物拡散領域
１３、１４ 高濃度Ｎ型不純物拡散領域
１５ ドレイン電極
Ｑ２ 寄生トランジスタ
【発明の属する技術分野】
本発明は、オープンドレイン用ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）の構造及びこれを用いた半導体集積回路装置に関するものであり、特にオープンドレイン用ＭＯＳＦＥＴの耐圧の向上に関するものである。
【０００２】
【従来の技術】
半導体集積回路装置の出力回路として従来から図４に示すオープンドレイン方式出力回路が広く使用されている。入力端子１０１はオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴ（以下、「ＮＭＯＳ」と称す）１０２のゲートに接続される。ＮＭＯＳ１０２のドレインは出力端子１０３に接続され、そのソースはグランドに接続される。そして、出力回路の入力端子１０１は、例えば半導体集積回路装置内のＣＭＯＳ（Complementary Metal-Oxide-Semiconductor）ロジック回路から出力される信号を入力する。
【０００３】
図４のオープンドレイン方式出力回路では、入力端子１０１にハイレベルの信号が与えられた場合はＮＭＯＳ１０２がオンになって出力端子１０３がローレベルになるが、入力端子１０１にローレベルの信号が与えられた場合はＮＭＯＳ１０２がオフになるため出力端子１０３が電気的に浮いた状態（ハイインピーダンス）になる。なお、ドレインに寄生のダイオードＤｉが形成される。
【０００４】
【特許文献１】
特許第３２０４１６８号公報 （第２頁）
【０００５】
【発明が解決しようとする課題】
ところで、不動作時（ＮＭＯＳ１０２がオフのとき）に何らかの原因により異常な静電気が出力端子１０３に印加されることがある。図４のオープンドレイン方式出力回路では、負の静電気は寄生ダイオードＤｉにより逃がされるが、正の静電気を逃がすルートがないため、ＮＭＯＳ１０２のゲート及びドレイン−ソース間の耐圧を越える静電気が出力端子１０３に印加されるとＮＭＯＳ１０２のドレイン−ゲート間又はドレイン−ソース間が破壊されやすかった。
【０００６】
ＮＭＯＳ１０２に用いている従来構造のＮＭＯＳの模式的断面図を図５に示す。従来構造のＮＭＯＳは、シリコン基板等のＰ型半導体基板１において、フィールド酸化膜（ＬＯＣＯＳ）２ａと２ｂとの間の素子形成領域に形成される。
【０００７】
Ｐ型半導体基板１に高濃度Ｎ型不純物拡散領域（ソース領域３ａ、３ｂ及びドレイン領域４）が形成される。また、フィールド酸化膜とソース領域との間に高濃度Ｐ型不純物拡散領域５ａ、５ｂが形成される。また、ソース領域とドレイン領域との間のドレイン領域４に接した一部に低濃度Ｎ型不純物拡散領域６ａ、６ｂが形成され、低濃度Ｎ型不純物拡散領域６ａ上にＬＯＣＯＳ７ａが形成され、低濃度Ｎ型不純物拡散領域６ｂ上にＬＯＣＯＳ７ｂが形成される。そして、ソース領域と低濃度Ｎ型不純物拡散領域との間のチャネル領域上にゲート絶縁膜８ａ、８ｂが形成され、ゲート絶縁膜上にポリシリコン膜等のゲート電極９ａ、９ｂが形成される。そして、ドレイン領域４にドレイン引き出し電極Ｄが接続され、ゲート電極９ａ、９ｂにゲート引き出し電極Ｇが接続され、ソース領域３ａ、３ｂにソース引き出し電極Ｓが接続され、高濃度Ｐ型不純物拡散領域５ａ、５ｂのバックゲート引き出し電極ＢＧが接続される。また、低濃度領域（Ｎ-、Ｐ−ｓｕｂ）にそれぞれ寄生抵抗成分Ｒ１’、Ｒ２’が形成される。なお、ドレイン及びソースの高濃度領域の寄生抵抗成分は寄生抵抗成分Ｒ１’に比べて小さいので、図示を省略する。
【０００８】
ソース引き出し電極Ｓとバックゲート引き出し電極ＢＧとを同一電位にした場合における従来構造のＭＯＳＦＥＴの等価回路を図６に示す。なお、図６において図５と同一の部分には同一の符号を付す。ドレイン引き出し電極Ｄが、寄生抵抗Ｒ１’を介して、ＭＯＳＦＥＴ１６のドレイン及びＮＰＮ型寄生トランジスタＱ１のコレクタに接続される。寄生トランジスタＱ１のベースが、寄生抵抗Ｒ２’の一端に接続される。そして、ＭＯＳＦＥＴ１６のソース、寄生トランジスタＱ１のエミッタ、及び寄生抵抗Ｒ２’の他端が、ソース引き出し電極Ｓとバックゲート引き出し電極ＢＧとに接続される。
【０００９】
図５に示す従来構造のＮＭＯＳは、ドレイン引き出し電極Ｄに正の静電気が印加されてもＮＭＯＳ１６及び寄生トランジスタＱ１がオフのままであるので（図６参照）、静電気の逃げるルートがない。このため、従来構造のＮＭＯＳでは、静電耐圧がＭＩＬ規格による測定で＋３００〜＋６００Ｖ、ＥＩＡＪ規格による測定で＋１５０〜＋２５０Ｖ程度しかない場合もあり、静電耐圧が十分ではなかった。
【００１０】
なお、特許文献１ではトランジスタのオン耐圧低下を抑えることができる半導体集積回路に関する発明が開示されており、オープンドレイン用ＭＯＳＦＥＴの静電耐圧に関する開示はない。
【００１１】
本発明は、上記の問題点に鑑み、静電耐圧が高いオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴ及びこれを用いた半導体集積回路装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴにおいては、Ｎ型半導体層からなるドレイン領域内に、Ｐ型不純物拡散層と該Ｐ型不純物拡散層を挟む二つの高濃度Ｎ型不純物拡散層とを設け、前記Ｐ型不純物拡散層と前記二つの高濃度Ｎ型不純物拡散層とがドレイン電極に接続されるようにする。
【００１３】
また、本発明に係る半導体集積回路装置においては、上記構成のオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴのドレインを出力端子に接続する出力回路を有する構成とする。さらに、上記構成のオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴのドレイン領域とソース領域との外周部の平面形状を、略円形又は四辺以上の略正多角形にし、ゲートを網状に配置してもよい。
【００１４】
【発明の実施の形態】
以下に本発明の一実施形態について図面を参照して説明する。本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴの構成を図１に示す。なお、図１において図５と同一の部分には同一の符号を付す。
【００１５】
本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴは、シリコン基板等のＰ型半導体基板１において、フィールド酸化膜２ａと２ｂとの間の素子形成領域に形成される。なお、Ｐ型半導体基板をＰウェルに置換しても構わない。
【００１６】
Ｐ型半導体基板１にＮ型ウェル１１と高濃度Ｎ型不純物拡散領域であるソース領域３ａ、３ｂとが形成される。また、フィールド酸化膜とソース領域との間に高濃度Ｐ型不純物拡散領域５ａ、５ｂが形成される。また、Ｎウェル１１に高濃度Ｐ型不純物拡散領域１２と、高濃度Ｐ型不純物拡散領域１２を挟む二つの高濃度Ｎ型不純物拡散領域１３、１４とが形成される。高濃度Ｎ型不純物拡散領域１３、１４の一部領域及び高濃度Ｐ型不純物拡散領域１２の領域上にドレイン電極１５が形成される。そして、Ｎウェル１１内の高濃度Ｎ型不純物拡散領域に隣接する低濃度Ｎ型不純物拡散領域６ａ、６ｂがＮウェル１１及びＰ−ｓｕｂ領域に渡って形成される。低濃度Ｎ型不純物拡散領域６ａ上にＬＯＣＯＳ７ａが形成され、低濃度Ｎ型不純物拡散領域６ｂ上にＬＯＣＯＳ７ｂが形成される。そして、ソース領域と低濃度Ｎ型不純物拡散領域との間のチャネル領域上にゲート絶縁膜８ａ、８ｂが形成され、ゲート絶縁膜上にアルミ膜やポリシリコン膜等のゲート電極９ａ、９ｂが形成される。そして、ドレイン電極１４にドレイン引き出し電極Ｄが接続され、ゲート電極９ａ、９ｂにゲート引き出し電極Ｇが接続され、ソース領域３ａ、３ｂにソース引き出し電極Ｓが接続され、高濃度Ｐ型不純物拡散領域５ａ、５ｂのバックゲート引き出し電極ＢＧが接続される。また、低濃度領域（Ｎ−ｗｅｌｌ、Ｐ−ｓｕｂ）にそれぞれ寄生抵抗成分Ｒ１，Ｒ２が形成される。
【００１７】
ソース引き出し電極Ｓとバックゲート引き出し電極ＢＧとを同一電位にした場合における本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴの等価回路を図２に示す。なお、図２において図６と同一の部分には同一の符号を付す。
ドレイン引き出し電極Ｄが、寄生抵抗Ｒ１を介して、ＭＯＳＦＥＴ１６のドレイン、寄生トランジスタＱ１のコレクタ、及びＰＮＰ型寄生トランジスタＱ２のベースに接続される。また、ドレイン引き出し電極Ｄと寄生抵抗Ｒ１との接続ノードに寄生トランジスタＱ２のエミッタに接続される。寄生トランジスタＱ１のベースが、寄生抵抗Ｒ２の一端に接続される。また、寄生トランジスタＱ１のベースと寄生抵抗Ｒ２との接続ノードに寄生トランジスタＱ２のコレクタが接続される。そして、ＭＯＳＦＥＴ１６のソース、寄生トランジスタＱ１のエミッタ、及び寄生抵抗Ｒ２の他端が、ソース引き出し電極Ｓとバックゲート引き出し電極ＢＧとに接続される。
【００１８】
図１に示す本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴは、ドレイン引き出し電極Ｄに正の静電気が印加されて、ドレイン引き出し電極Ｄ−ソース引き出し電極Ｓ間の電位差が大きくなっている場合のみ、寄生トランジスタＱ２がオンになって、寄生トランジスタＱ２に電流が流れ、静電気を逃がす経路がつくられる。このため、本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴでは、静電耐圧がＭＩＬ規格による測定で±４０００Ｖ、ＥＩＡＪ規格による測定で±４００Ｖ程度になり、図５の従来構造のＭＯＳＦＥＴとは異なり十分な静電耐圧を得ることができる。
【００１９】
オープンドレイン方式出力回路（例えば図４に示す出力回路）を有する半導体集積回路装置において、図１のオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴを用いるとよい。これにより、オープンドレイン用ＭＯＳＦＥＴの静電耐圧が向上するので、半導体集積回路装置の信頼性が向上する。
【００２０】
図１のオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴはドレイン面積が大きくなるので、図１のオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴを用いたオープンドレイン方式出力回路を複数備える半導体集積回路装置では、オープンドレイン用Ｎチャネル型ＭＯＳＦＥＴのレイアウトを面積効率の低い図３（ａ）に示す概略平面図のレイアウトよりも、面積効率が高い図３（ｂ）に示す概略平面図のレイアウトにすることが望ましい。図３（ｂ）に示す概略平面図のレイアウトを採用することで、半導体集積回路装置の小型化・低コスト化を図ることができる。なお、図３において、２０はドレイン配線、２１はＬＯＣＯＳ、２２はドレイン、２３はコンタクト、２４は高濃度Ｐ型拡散領域、２５は高濃度Ｎ型拡散領域、２６は高濃度Ｐ型拡散領域、２７はソース・バックゲート配線、２８はゲート配線を示している。図３（ａ）のレイアウトでは、ソース・コンタクト−ゲート間よりゲート−ドレイン間の距離を大きくしている。また、図３（ａ）のレイアウトでは、ドレインの高濃度Ｐ型拡散領域と高濃度Ｎ型拡散領域とを交互に配置している。また、図３（ａ）のレイアウトでは、バックゲートを最外周に配置している。一方、図３（ｂ）のレイアウトでは、ドレインとソースをくし歯状に配置している。また、図３（ｂ）のレイアウトでは、ドレインの形状（略正方形）とソースの形状（略正六角形）とが互いに異なるようにしている。このように異なる形状にすることで、より面積効率を高くすることができる。また、図３（ｂ）のレイアウトでは、バックゲートをトランジスタ内に均一に配置している。また、図３（ｂ）のレイアウトでは、ゲートを網状に配置している（ドレイン及びソースが網目部分に該当する）。
【００２１】
【発明の効果】
上記で説明した通り、本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴは、Ｎ型半導体層からなるドレイン領域内に、Ｐ型不純物拡散層と該Ｐ型不純物拡散層を挟む二つの高濃度Ｎ型不純物拡散層とを設け、前記Ｐ型不純物拡散層と前記二つの高濃度Ｎ型不純物拡散層とがドレイン電極に接続される構成としている。このような構成にすることにより、ドレイン−ソース間の電位差が大きくなっている場合のみオンになってドレインに印加される静電気を逃がす経路を形成する寄生トランジスタが生じるので、静電耐圧が向上する。
【００２２】
また本発明によると、半導体集積回路装置が上記構成のオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴのドレインを出力端子に接続する出力回路を有するので、オープンドレイン用ＭＯＳＦＥＴが静電破壊され難い半導体集積回路装置を実現することができる。これにより、半導体集積回路装置の信頼性が向上する。
【００２３】
また本発明によると、オープンドレイン用ＭＯＳＦＥＴのドレイン領域とソース領域との外周部の平面形状を略円形又は四辺以上の略正多角形にし、ゲートを網状に配置するので、面積効率を高めることができる。これにより、半導体集積回路装置の小型化・低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴの構成を示す図である。
【図２】図１の本発明に係るオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴの等価回路を示す
【図３】オープンドレイン用ＭＯＳＦＥＴのレイアウトを示す図である。
【図４】オープンドレイン方式出力回路の構成を示す図である。
【図５】従来構造のＭＯＳＦＥＴの模式的断面図を示す図である。
【図６】図５の従来構造のＭＯＳＦＥＴの等価回路を示す図である。
【符号の説明】
１１ Ｎウェル
１２ 高濃度Ｐ型不純物拡散領域
１３、１４ 高濃度Ｎ型不純物拡散領域
１５ ドレイン電極
Ｑ２ 寄生トランジスタ
Claims (3)
- Ｎ型半導体層からなるドレイン領域内に、Ｐ型不純物拡散層と該Ｐ型不純物拡散層を挟む二つの高濃度Ｎ型不純物拡散層とを設け、前記Ｐ型不純物拡散層と前記二つの高濃度Ｎ型不純物拡散層とがドレイン電極に接続されることを特徴とするオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴ。
- 請求項１に記載のオープンドレイン用Ｎチャネル型ＭＯＳＦＥＴのドレインを出力端子に接続する出力回路を有する半導体集積回路装置。
- オープンドレイン用Ｎチャネル型ＭＯＳＦＥＴのドレイン領域とソース領域との外周部の平面形状が、略円形又は四辺以上の略正多角形であり、ゲートが網状に配置されている請求項２に記載の半導体集積回路装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002370525A JP3753692B2 (ja) | 2002-12-20 | 2002-12-20 | オープンドレイン用ｍｏｓｆｅｔ及びこれを用いた半導体集積回路装置 |
| KR1020030087900A KR101033724B1 (ko) | 2002-12-20 | 2003-12-05 | 오픈-드레인 회로용 ｍｏｓｆｅｔ 및 이를 이용한 반도체집적 회로 장치 |
| TW092134519A TW200419806A (en) | 2002-12-20 | 2003-12-08 | MOSFET for open drain and semiconductor integrated circuit device using the same |
| US10/730,995 US6953969B2 (en) | 2002-12-20 | 2003-12-10 | MOSFET for an open-drain circuit and semiconductor integrated circuit device employing it |
| CNB200310120414XA CN1280921C (zh) | 2002-12-20 | 2003-12-11 | 漏极开路电路的mosfet及其半导体集成电路器件 |
| US11/135,672 US20050218457A1 (en) | 2002-12-20 | 2005-05-24 | MOSFET for an open-drain circuit and semiconductor integrated circuit device employing it |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002370525A JP3753692B2 (ja) | 2002-12-20 | 2002-12-20 | オープンドレイン用ｍｏｓｆｅｔ及びこれを用いた半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004200601A true JP2004200601A (ja) | 2004-07-15 |
| JP3753692B2 JP3753692B2 (ja) | 2006-03-08 |
Family
ID=32588400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002370525A Expired - Fee Related JP3753692B2 (ja) | 2002-12-20 | 2002-12-20 | オープンドレイン用ｍｏｓｆｅｔ及びこれを用いた半導体集積回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6953969B2 (ja) |
| JP (1) | JP3753692B2 (ja) |
| KR (1) | KR101033724B1 (ja) |
| CN (1) | CN1280921C (ja) |
| TW (1) | TW200419806A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010087291A (ja) * | 2008-09-30 | 2010-04-15 | Sony Corp | トランジスタ型保護素子、半導体集積回路およびその製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4312451B2 (ja) * | 2002-12-24 | 2009-08-12 | Ｎｅｃエレクトロニクス株式会社 | 静電気保護素子及び半導体装置 |
| JP4197660B2 (ja) * | 2004-04-30 | 2008-12-17 | ローム株式会社 | Ｍｏｓトランジスタおよびこれを備えた半導体集積回路装置 |
| JP4321444B2 (ja) * | 2004-11-19 | 2009-08-26 | パナソニック株式会社 | Ｍｏｓ型ｆｅｔを備えたモータ駆動装置、ｍｏｓ型ｆｅｔ、及びｍｏｓ型ｆｅｔを備えたモータ |
| TW200814320A (en) * | 2006-09-15 | 2008-03-16 | Sanyo Electric Co | Semiconductor device and method for making same |
| KR102164721B1 (ko) * | 2014-11-19 | 2020-10-13 | 삼성전자 주식회사 | 반도체 장치 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1986006213A1 (en) * | 1985-04-08 | 1986-10-23 | Sgs Semiconductor Corporation | Electrostatic discharge input protection network |
| US5907462A (en) * | 1994-09-07 | 1999-05-25 | Texas Instruments Incorporated | Gate coupled SCR for ESD protection circuits |
| JP3167931B2 (ja) * | 1996-07-15 | 2001-05-21 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | Ｐｃカード及び周辺機器 |
| JP3204168B2 (ja) | 1997-07-22 | 2001-09-04 | セイコーエプソン株式会社 | 半導体集積回路 |
| US6144070A (en) * | 1997-08-29 | 2000-11-07 | Texas Instruments Incorporated | High breakdown-voltage transistor with electrostatic discharge protection |
| US6002156A (en) * | 1997-09-16 | 1999-12-14 | Winbond Electronics Corp. | Distributed MOSFET structure with enclosed gate for improved transistor size/layout area ratio and uniform ESD triggering |
| JP3191747B2 (ja) * | 1997-11-13 | 2001-07-23 | 富士電機株式会社 | Ｍｏｓ型半導体素子 |
| US6657241B1 (en) * | 1998-04-10 | 2003-12-02 | Cypress Semiconductor Corp. | ESD structure having an improved noise immunity in CMOS and BICMOS semiconductor devices |
| JP3899683B2 (ja) * | 1998-06-12 | 2007-03-28 | 株式会社デンソー | 横型ｍｏｓトランジスタ |
| GB9921068D0 (en) * | 1999-09-08 | 1999-11-10 | Univ Montfort | Bipolar mosfet device |
| US6358781B1 (en) * | 2000-06-30 | 2002-03-19 | Taiwan Semiconductor Manufacturing Company | Uniform current distribution SCR device for high voltage ESD protection |
| US6492208B1 (en) * | 2000-09-28 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Embedded SCR protection device for output and input pad |
| JP2002208644A (ja) * | 2001-01-11 | 2002-07-26 | Mitsubishi Electric Corp | 半導体装置 |
| US6489203B2 (en) * | 2001-05-07 | 2002-12-03 | Institute Of Microelectronics | Stacked LDD high frequency LDMOSFET |
| TW495952B (en) * | 2001-07-09 | 2002-07-21 | Taiwan Semiconductor Mfg | Electrostatic discharge protection device |
| KR100441116B1 (ko) * | 2001-07-21 | 2004-07-19 | 삼성전자주식회사 | 낮은 트리거 전압에서 동작 가능한 반도체-제어 정류기구조의 정전 방전 보호 회로 |
-
2002
- 2002-12-20 JP JP2002370525A patent/JP3753692B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-05 KR KR1020030087900A patent/KR101033724B1/ko not_active IP Right Cessation
- 2003-12-08 TW TW092134519A patent/TW200419806A/zh unknown
- 2003-12-10 US US10/730,995 patent/US6953969B2/en not_active Expired - Fee Related
- 2003-12-11 CN CNB200310120414XA patent/CN1280921C/zh not_active Expired - Fee Related
-
2005
- 2005-05-24 US US11/135,672 patent/US20050218457A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010087291A (ja) * | 2008-09-30 | 2010-04-15 | Sony Corp | トランジスタ型保護素子、半導体集積回路およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6953969B2 (en) | 2005-10-11 |
| CN1510759A (zh) | 2004-07-07 |
| US20050218457A1 (en) | 2005-10-06 |
| US20040119120A1 (en) | 2004-06-24 |
| CN1280921C (zh) | 2006-10-18 |
| KR101033724B1 (ko) | 2011-05-09 |
| KR20040055581A (ko) | 2004-06-26 |
| JP3753692B2 (ja) | 2006-03-08 |
| TW200419806A (en) | 2004-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237110B2 (ja) | 半導体装置 | |
| US8164872B2 (en) | Power supply clamp circuit | |
| JP2959528B2 (ja) | 保護回路 | |
| JPH0837284A (ja) | 半導体集積回路装置 | |
| JP5593160B2 (ja) | 半導体装置 | |
| JP2006074012A (ja) | 双方向型静電気放電保護素子 | |
| TWI765956B (zh) | 半導體裝置 | |
| US20050218457A1 (en) | MOSFET for an open-drain circuit and semiconductor integrated circuit device employing it | |
| JP2003031669A (ja) | 半導体装置 | |
| KR100259796B1 (ko) | 반도체 집적 회로장치 | |
| JPH07193195A (ja) | Ｃｍｏｓ集積回路装置 | |
| TWI233686B (en) | Semiconductor device | |
| JP2906749B2 (ja) | 半導体装置のゲート保護装置 | |
| JP2007227697A (ja) | 半導体装置および半導体集積装置 | |
| US6833590B2 (en) | Semiconductor device | |
| US6583475B2 (en) | Semiconductor device | |
| JP2753191B2 (ja) | 半導体装置 | |
| JP4533776B2 (ja) | 半導体装置 | |
| JPH0964198A (ja) | 半導体集積回路装置 | |
| JPH03276757A (ja) | 半導体装置 | |
| JP2003249625A (ja) | 保護素子 | |
| JP2009038101A (ja) | 半導体装置 | |
| JPH10223843A (ja) | 半導体装置の保護回路 | |
| JP2001339044A (ja) | 半導体装置の静電保護回路 | |
| JPH11135734A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3753692 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |