KR20040055581A - 오픈-드레인 회로용 ｍｏｓｆｅｔ 및 이를 이용한 반도체집적 회로 장치 - Google Patents

오픈-드레인 회로용 ｍｏｓｆｅｔ 및 이를 이용한 반도체집적 회로 장치 Download PDF

Info

Publication number
KR20040055581A
KR20040055581A KR1020030087900A KR20030087900A KR20040055581A KR 20040055581 A KR20040055581 A KR 20040055581A KR 1020030087900 A KR1020030087900 A KR 1020030087900A KR 20030087900 A KR20030087900 A KR 20030087900A KR 20040055581 A KR20040055581 A KR 20040055581A
Authority
KR
South Korea
Prior art keywords
drain
open
type impurity
channel mosfet
impurity diffusion
Prior art date
Application number
KR1020030087900A
Other languages
English (en)
Other versions
KR101033724B1 (ko
Inventor
니시카와히데토시
소노다마사히코
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20040055581A publication Critical patent/KR20040055581A/ko
Application granted granted Critical
Publication of KR101033724B1 publication Critical patent/KR101033724B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

종래의 오픈-드레인 회로용 N 채널 MOSFET에서, 정의 정전하가 드레인에 인가된 경우 그 정전하를 방전할 루트가 없고, 그 결과 정전 내압이 충분하지 않게 되었다. 이를 해소하기 위해서, 본 발명에 따라 오픈-드레인 N 채널 MOSFET은 N형 반도체층으로 형성된 드레인 영역과, 상기 드레인 영역내에 형성된 P형 불순물 확산층과, 상기 P형 불순물 확산층을 샌드위치식으로 끼우기 위해 상기 드레인 영역내에 형성된 2개의 고농도 N형 불순물 확산층과, 상기 P형 불순물 확산층과 상기 ２개의 고농도 N형 불순물 확산층에 접속된 드레인 전극을 구비한다. 상기 정의 정전하가 드레인에 인가된 경우, 그 정전하가 방전되는 루트를 형성하는 기생 트랜지스터를 발생시킨다.

Description

오픈-드레인 회로용 ＭＯＳＦＥＴ 및 이를 이용한 반도체 집적 회로 장치 {MOSFET FOR AN OPEN-DRAIN CIRCUIT AND SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE EMPLOYING IT}
본 발명은, 오픈-드레인 회로용 MOSFET(metal-oxide semiconductor field-effect transistor)의 구조 및 이 MOSFET을 이용한 반도체 집적 회로 장치에 관한 것이다. 특히 오픈-드레인 회로용 MOSFET의 내압의 향상에 관한 것이다.
종래, 도 4에 도시된 오픈-드레인 출력 회로가 반도체 집적 회로 장치의 출력 회로로서 폭넓게 사용되어 왔다. 입력 단자(101)는 오픈-드레인 회로용 N 채널 MOSFET(이하, "NMOS"라 칭함)의 게이트에 접속된다. NMOS(102)의 드레인은 출력 단자(103)에 접속되고, NMOS(102)의 소스는 그라운드에 접속된다. 출력 회로의 입력 단자(101)는 예를 들면 반도체 집적 회로 장치내에 제공된 CMOS(complementary metal-oxide semiconductor) 로직 회로로부터 출력된 신호를 제공받는다.
도 4에 도시된 오픈-드레인 출력 회로에서, 하이(high)-레벨의 신호가 상기 입력 단자(101)에 공급되는 경우 NMOS(102)는 온으로 켜지고 출력 단자(103)는 로우(low)-레벨로 된다. 한편, 로우-레벨의 신호가 입력 단자(101)에 공급되는 경우, NMOS(102)는 오프로 꺼지고 출력 단자(103)가 전기적으로 들뜬(floating) 상태(하이-임피던스 상태)가 된다. 드레인에서 기생의 다이오드 Di가 형성된다.
비-작동 상태에서(즉 NMOS(102)가 오프일 때), 어떤 원인 등에 의해 비정상적인 정전하가 출력 단자(103)에 인가되기도 한다. 도 4의 오픈-드레인 출력 회로에서, 부의 정전하는 기생 다이오드 Di에 의해 용이하게 방전되지만, 정의 정전하는 방전될 루트가 없다. 그 결과, NMOS(102)의 게이트 내압 또는 드레인-소스 내압보다 높은 정전하가 출력 단자(103)에 인가되는 경우, 상기 NMOS(102)의 드레인과 게이트 또는 드레인과 소스 사이가 파괴되기 쉬웠다.
도 5는 NMOS(102)로서 이용된 종래 NMOS의 구조를 모식적으로 나타내는 단면도이다. 종래 NMOS 구조는 실리콘 기판과 같은 P형 반도체 기판(1)상에 필드 산화막(LOCOS)(2a)과 (2b) 사이의 소자-형성 영역에서 형성된다.
P형 반도체 기판(1)상에서, 고농도 N형 불순물 확산 영역(소스 영역(3a, 3b) 및 드레인 영역(4))이 형성된다. 필드 산화막(2a, 2b)과 소스 영역(3a, 3b) 사이에 고농도 P형 불순물 확산 영역(5a, 5b)이 형성된다. 드레인 영역(4)에 접하는 소스 영역(3a, 3b)과 드레인 영역(4) 사이에 저농도 N형 불순물 확산 영역(6a, 6b)이 형성되고, 저농도 N형 불순물 확산 영역(6a) 위에 LOCOS(7a)가 형성되고, 저농도 N형 불순물 확산 영역(6b)상에 LOCOS(7b)가 형성된다. 그리고, 소스 영역(3a, 3b)과 저농도 N형 불순물 확산 영역(6a, 6b) 사이의 채널 영역상에 게이트 절연막(8a, 8b)이 형성되고, 게이트 절연막(8a, 8b) 위에 폴리실리콘막과 같은 게이트 전극(9a, 9b)이 형성된다. 드레인 영역(4)은 드레인 리드(lead) 전극 D에 접속된다. 게이트 전극(9a, 9b)은 게이트 리드 전극 G에 접속된다. 소스 영역(3a, 3b)은 소스 리드 전극 S에 접속된다. 고농도 P형 불순물 확산 영역(5a, 5b)은 백게이트 리드 전극 BG에 접속된다. 저농도 영역(N-및 P-sub)에서, 기생 저항 요소 R1', R2'가 각각 형성된다. 또한, 기생 저항 요소가 드레인 및 소스를 구성하는 고농도 영역에 형성되지만, 상기 저항이 기생 저항 요소 R1'의 저항에 비해 작기 때문에 도시하지 않는다.
도 6은 소스 리드 전극 S와 백게이트 리드 전극 BG를 동일 전위로 한 상태에서 종래 구조의 MOSFET의 등가 회로를 나타낸다. 도 6에서 도 5와 동일한 회로 요소에는 동일한 부호를 부여한다. 드레인 리드 전극 D는 기생 저항 Rl'을 통해 MOSFET(16)의 드레인 및 NPN형 기생 트랜지스터 Q1의 컬렉터에 접속된다. 기생 트랜지스터 Q1의 베이스가 기생 저항 R2'의 한 단부에 접속된다. MOSFET(l6)의 소스, 기생 트랜지스터 Q1의 이미터, 기생 저항 R2' 의 다른 단부는 소스 리드 전극 S 및 백게이트 리드 전극 BG에 접속된다.
도 5에 도시된 종래 구조의 NMOS에서, 정의 정전하가 드레인 리드 전극 D에 인가되는 경우, NMOS(16) 및 기생 트랜지스터 Q1은 모두 오프인 채로 있으므로(도 6 참조), 정전하를 방전할 루트가 없다. 이는 종래 구조의 NMOS의 정전 내압을 낮게, 상세하게는 HBM(human body model) 조건하에서의 측정으로 +300 내지 +600V, 또는 MM(machine model) 조건하에서의 측정으로 +150 내지 +250V 정도로 낮게 만든다.
또한, 일본 특허 제3204168호는 트랜지스터의 온상태 내압의 저하를 억제할 수 있는 반도체 집적 회로에 관한 발명을 개시하고 있다. 그러나, 여기에 오픈-드레인 회로용 MOSFET의 정전 내압에 관한 개시는 없다.
본 발명의 목적은 높은 정전 내압을 갖는 오픈-드레인 회로용 N 채널 MOSFET 및 이 MOSFET을 이용한 반도체 집적 회로 장치를 제공하는 것이다.
상기의 목적을 달성하기 위해서, 본 발명의 일면에 따른 오픈-드레인 N 채널 MOSFET은 N형 반도체층으로 형성된 드레인 영역과, 상기 드레인 영역내에 형성된 P형 불순물 확산층과, 상기 P형 불순물 확산층을 샌드위치식으로 끼우기 위해 상기드레인 영역내에 형성된 2개의 고농도 N형 불순물 확산층과, 상기 P형 불순물 확산층 및 상기 ２개의 고농도 N형 불순물 확산층에 접속된 드레인 전극을 구비한다.
본 발명의 다른 일면에 따른 반도체 집적 회로 장치는 MOSFET의 드레인이 출력 회로의 출력 단자에 접속된 상술한 바와 같은 구성의 오픈-드레인 N 채널 MOSFET을 구비한 출력 회로를 제공받는다. 상기 반도체 집적 회로 장치가 복수의 상기 출력 회로를 구비하는 경우, 상기 구성의 오픈-드레인 N 채널 MOSFET에서 드레인 영역의 외주부와 소스 영역의 외주부는 평면상으로 보아 각각 거의 원형 또는 거의 4이상의 측면을 갖는 정다각형이고 게이트는 망형 패턴으로 형성된다.
도 1은 본 발명에 따른 오픈-드레인 N 채널 MOSFET의 구성을 나타내는 도면.
도 2는 도 1의 본 발명에 따른 오픈-드레인 N 채널 MOSFET의 등가 회로를 나타내는 도면.
도 3(A)는 오픈-드레인 N 채널 MOSFET의 면적 효율이 낮은 레이아웃을 나타내는 도면.
도 3(B)는 오픈-드레인 N 채널 MOSFET의 면적 효율이 높은 레이아웃을 나타내는 도면.
도 4는 오픈-드레인 출력 회로의 구성을 나타내는 도면.
도 5는 종래 MOSFET의 구조를 모식적으로 나타내는 단면도.
도 6은 도 5의 종래 구조의 MOSFET의 등가 회로를 나타내는 도면.
도 1은 본 발명에 따른 오픈-드레인 회로용 N 채널 MOSFET의 구성을 나타낸다. 도 1에 있어서 도 5와 동일한 부분에는 동일한 부호를 부여한다.
본 발명에 따른 오픈-드레인 N 채널 MOSFET은 실리콘 기판과 같은 P형 반도체 기판(1)상에서 필드 산화막(2a)와 (2b) 사이의 소자-형성 영역에 형성된다. 상기 P형 반도체 기판(1)을 P 웰(well)로 치환해도 된다.
P형 반도체 기판(1)상에서 N형 웰(11)이 형성되고, 고농도 N형 불순물 확산 영역이 소스 영역(3a, 3b)으로 형성된다. 필드 산화막(2a 및 2b)과 소스 영역(3a 및 3b) 사이에 고농도 P형 불순물 확산 영역(5a, 5b)이 형성된다. N 웰(11)에서 고농도 P형 불순물 확산 영역(12)이 형성되고, 고농도 P형 불순물 확산 영역(12)을 샌드위치식으로 끼우기 위해 2개의 고농도 N형 불순물 확산 영역(13, 14)이 형성된다. 고농도 N형 불순물 확산 영역(13, 14)의 일부 영역 및 고농도 P형 불순물 확산영역(12)을 커버하는 영역 위에서 드레인 전극(15)이 형성된다. N 웰(11)내에 형성된 고농도 N형 불순물 확산 영역(13, 14)에 인접하는 저농도 N형 불순물 확산 영역(6a, 6b)은 N 웰(11)에서부터 P-sub 영역까지 걸쳐서 이어지도록 형성된다. 저농도 N형 불순물 확산 영역(6a) 위에 LOCOS(7a)가 형성되고, 저농도 N형 불순물 확산 영역(6b)상에 LOCOS(7b)가 형성된다. 소스 영역(3a, 3b)과 저농도 N형 불순물 확산 영역(6a, 6b) 사이의 채널 영역상에 게이트 절연막(8a, 8b)이 형성되고, 게이트 절연막(8a, 8b) 위에 게이트 전극(9a, 9b)으로서 폴리실리콘막 또는 알루미늄막이 형성된다. 드레인 전극(14)은 드레인 리드 전극 D에 접속된다. 게이트 전극(9a, 9b)은 게이트 리드 전극 G에 접속된다. 소스 영역(3a, 3b)은 소스 리드 전극 S에 접속된다. 고농도 P형 불순물 확산 영역(5a, 5b)은 백게이트 리드 전극 BG에 접속된다. 저농도 영역(N-wel1, P-sub)에서 기생 저항 요소 R1, R2이 각각 형성된다.
도 2는 소스 리드 전극 S와 백게이트 리드 전극 BG를 동일 전위로 한 상태에서 본 발명에 따른 오픈-드레인 N 채널 MOSFET의 등가 회로를 나타낸다. 도 2에 있어서, 도 6과 동일한 부분에는 동일한 부호를 부여한다. 드레인 리드 전극 D가 기생 저항 R1을 통해 MOSFET(16)의 드레인, NPN형 기생 트랜지스터 Q1의 컬렉터, PNP형 기생 트랜지스터 Q2의 베이스에 접속된다. 드레인 리드 전극 D와 기생 저항 R1 사이의 노드는 기생 트랜지스터 Q2의 이미터에 접속된다. 기생 트랜지스터 Q1의 베이스는 기생 저항 R2의 한 단부에 접속된다. 기생 트랜지스터 Q1의 베이스와 기생 저항 R2 사이의 노드는 기생 트랜지스터 Q2의 컬렉터에 접속된다. MOSFET(16)의 소스, 기생 트랜지스터 Q1의 이미터, 기생 저항 R2의 다른 단부는 소스 리드 전극 S및 백게이트 리드 전극 BG에 접속된다.
도 1에 도시된 본 발명의 오픈-드레인 N 채널 MOSFET에서, 정의 정전하가 드레인 리드 전극 D에 인가되어, 드레인 리드 전극 D와 소스 리드 전극 S 사이의 전위차가 커지고 있는 경우에만, 기생 트랜지스터 Q2가 온으로 켜지고 이 기생 트랜지스터 Q2를 통해 전류가 흐르게 되어 정전하를 방전할 루트가 형성된다. 그 결과, 본 발명의 오픈-드레인 N 채널 MOSFET은 도 5에 도시된 종래 구조의 MOSFET에 비해 충분히 높은 정전 내압을 갖는 것으로, 구체적으로 HBM 조건하에서의 측정으로 ±4000V, 또는 MM 조건하에서의 측정으로 ±400V 정도이다.
오픈-드레인 출력 회로(예를 들면 도 4에 도시된 출력 회로)를 구비한 반도체 집가 회로 장치에서, 도 1의 오픈-드레인 N 채널 MOSFET를 이용하는 것이 바람직하다. 이는 오픈-드레인 MOSFET의 정전 내압을 향상시키고, 이에 따라 반도체 집적 회로 장치의 신뢰성을 향상하는데 도모한다.
도 1의 오픈-드레인 N 채널 MOSFET은 큰 드레인 면적을 필요로 한다. 그러므로, 도 1의 오픈-드레인 N 채널 MOSFET을 이용하는 복수의 오픈-드레인 출력 회로를 구비한 반도체 집적 회로 장치에서, 오픈-드레인 N 채널 MOSFET의 레이아웃으로는 면적 효율이 낮은 도 3(A)의 모식적인 평면도의 레이아웃보다 면적 효율이 높은 도 3(B)의 모식적인 평면도의 레이아웃으로 하는 것이 바람직하다. 면적 효율이 높은 도 3(B)의 모식적인 평면도의 레이아웃을 채용하는 것은 반도체 집적 회로 장치의 소형화 및 저비용화에 기여한다. 도 3(A) 및 도 3(B)에서, 20은 드레인 컨덕터; 21은 LOCOS; 22는 드레인; 23은 컨택트(contact); 24는 고농도 P형 확산 영역; 25는 고농도 N형 확산 영역; 26은 고농도 P형 확산 영역; 27은 소스/백게이트 컨덕터; 28은 게이트 컨덕터를 나타낸다. 도 3(A)의 레이아웃에서, 게이트에서부터 드레인까지의 거리는 소스 컨택트에서부터 게이트까지의 거리보다 크다. 또한, 도 3(A)의 레이아웃에서, 고농도 P형 확산 영역과 고농도 N형 확산 영역이 드레인으로서 교대로 배치된다. 또한, 도 3(A)의 레이아웃에서, 백게이트는 MOSFET의 최외주에 위치된다. 반대로, 도 3(B)의 레이아웃에서, 드레인 및 소스는 빗살형 패턴으로 각각 배치된다. 또한, 도 3(B)의 레이아웃에서, 드레인 및 소스는 상이한 형상(전자는 거의 정방형이고 후자는 거의 정6각형)을 갖는다. 이같이 드레인 및 소스를 상이한 형상으로 하는 것은 면적 효율을 더욱 증가하는데 기여한다. 또한, 도 3(B)의 레이아웃에서, 백게이트는 트랜지스터내에 균일하게 배치된다. 또한, 도 3(B)의 레이아웃에서, 게이트는 망형 패턴으로 배치된다(드레인 및 소스가 망의 눈에 해당함).
본 발명에 따라 정전 내압이 높은 오픈-드레인 회로용 N 채널 MOSFET 및 이 MOSFET을 이용한 반도체 집적 회로 장치를 제공할 수 있다.
본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구의 범위에 속하는 것으로 할 것이다.

Claims (7)

  1. N형 반도체층으로 형성된 드레인 영역;
    상기 드레인 영역내에 형성된 P형 불순물 확산층;
    상기 P형 불순물 확산층을 샌드위치식으로 끼우기 위해 상기 드레인 영역내에 형성된 2개의 고농도 N형 불순물 확산층; 및
    상기 P형 불순물 확산층 및 상기 ２개의 고농도 N형 불순물 확산층에 접속된 드레인 전극을 포함하는 것을 특징으로 하는 오픈-드레인 N 채널 MOSFET.
  2. 출력 회로를 포함하되,
    상기 출력 회로는:
    오픈-드레인 N 채널 MOSFET; 및
    상기 오픈-드레인 N 채널 MOSFET의 드레인에 접속된 출력 단자를 구비하고,
    상기 오픈-드레인 N 채널 MOSFET은:
    N형 반도체층으로 형성된 드레인 영역;
    상기 드레인 영역내에 형성된 P형 불순물 확산층;
    상기 P형 불순물 확산층을 샌드위치식으로 끼우기 위해 상기 드레인 영역내에 형성된 2개의 고농도 N형 불순물 확산층; 및
    상기 P형 불순물 확산층 및 상기 ２개의 고농도 N형 불순물 확산층에 접속된 드레인 전극을 구비하는 것을 특징으로 하는 반도체 집적 회로 장치.
  3. 제2항에 있어서,
    상기 출력 회로를 복수개 구비하는 것을 특징으로 하는 반도체 집적 회로 장치.
  4. 제3항에 있어서,
    상기 오픈-드레인 N 채널 MOSFET의 드레인 영역의 외주부와 오픈-드레인 N 채널 MOSFET의 소스 영역의 외주부는 평면상으로 보아 거의 원형 또는 거의 4이상의 측면을 갖는 정다각형이고, 오픈-드레인 N 채널 MOSFET의 게이트는 망형 패턴으로 형성되는 것을 특징으로 하는 반도체 집적 회로 장치.
  5. 제3항에 있어서,
    상기 오픈-드레인 N 채널 MOSFET의 드레인 영역 및 소스 영역이 빗살형 패턴으로 형성되는 것을 특징으로 하는 반도체 집적 회로 장치.
  6. 제3항에 있어서,
    상기 오픈-드레인 N 채널 MOSFET의 드레인 영역의 외주부 및 상기 오픈-드레인 N 채널 MOSFET의 소스 영역의 외주부는 평면상으로 보아 상이한 형상을 갖는 것을 특징으로 하는 반도체 집적 회로 장치.
  7. 제3항에 있어서,
    상기 오픈-드레인 N 채널 MOSFET의 드레인 영역의 외주부 및 상기 오픈-드레인 N 채널 MOSFET의 소스 영역의 외주부는 평면상으로 보아 각각 거의 원형 또는 거의 4이상의 측면을 갖는 정다각형이고, 게이트는 망형 패턴으로 형성되고,
    상기 오픈-드레인 N 채널 MOSFET의 드레인 영역 및 소스 영역은 빗살형 패턴으로 형성되고,
    상기 오픈-드레인 N 채널 MOSFET의 드레인 영역의 외주부 및 상기 오픈-드레인 N 채널 MOSFET의 소스 영역의 외주부는 평면상으로 보아 상이한 형상을 갖는 특징으로 하는 반도체 집적 회로 장치.
KR1020030087900A 2002-12-20 2003-12-05 오픈-드레인 회로용 ｍｏｓｆｅｔ 및 이를 이용한 반도체집적 회로 장치 KR101033724B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00370525 2002-12-20
JP2002370525A JP3753692B2 (ja) 2002-12-20 2002-12-20 オープンドレイン用ｍｏｓｆｅｔ及びこれを用いた半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR20040055581A true KR20040055581A (ko) 2004-06-26
KR101033724B1 KR101033724B1 (ko) 2011-05-09

Family

ID=32588400

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030087900A KR101033724B1 (ko) 2002-12-20 2003-12-05 오픈-드레인 회로용 ｍｏｓｆｅｔ 및 이를 이용한 반도체집적 회로 장치

Country Status (5)

Country Link
US (2) US6953969B2 (ko)
JP (1) JP3753692B2 (ko)
KR (1) KR101033724B1 (ko)
CN (1) CN1280921C (ko)
TW (1) TW200419806A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909171B1 (ko) * 2006-09-15 2009-07-23 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4312451B2 (ja) * 2002-12-24 2009-08-12 Ｎｅｃエレクトロニクス株式会社 静電気保護素子及び半導体装置
JP4197660B2 (ja) * 2004-04-30 2008-12-17 ローム株式会社 Ｍｏｓトランジスタおよびこれを備えた半導体集積回路装置
JP4321444B2 (ja) * 2004-11-19 2009-08-26 パナソニック株式会社 Ｍｏｓ型ｆｅｔを備えたモータ駆動装置、ｍｏｓ型ｆｅｔ、及びｍｏｓ型ｆｅｔを備えたモータ
JP5386916B2 (ja) * 2008-09-30 2014-01-15 ソニー株式会社 トランジスタ型保護素子、半導体集積回路およびその製造方法
KR102164721B1 (ko) * 2014-11-19 2020-10-13 삼성전자 주식회사 반도체 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0732237B2 (ja) * 1985-04-08 1995-04-10 エスジ−エス−トムソン マイクロエレクトロニクス インコーポレイテッド 静電放電入力保護回路
US5907462A (en) * 1994-09-07 1999-05-25 Texas Instruments Incorporated Gate coupled SCR for ESD protection circuits
JP3167931B2 (ja) * 1996-07-15 2001-05-21 インターナショナル・ビジネス・マシーンズ・コーポレ−ション Ｐｃカード及び周辺機器
JP3204168B2 (ja) 1997-07-22 2001-09-04 セイコーエプソン株式会社 半導体集積回路
US6144070A (en) * 1997-08-29 2000-11-07 Texas Instruments Incorporated High breakdown-voltage transistor with electrostatic discharge protection
US6002156A (en) * 1997-09-16 1999-12-14 Winbond Electronics Corp. Distributed MOSFET structure with enclosed gate for improved transistor size/layout area ratio and uniform ESD triggering
JP3191747B2 (ja) * 1997-11-13 2001-07-23 富士電機株式会社 Ｍｏｓ型半導体素子
US6657241B1 (en) * 1998-04-10 2003-12-02 Cypress Semiconductor Corp. ESD structure having an improved noise immunity in CMOS and BICMOS semiconductor devices
JP3899683B2 (ja) * 1998-06-12 2007-03-28 株式会社デンソー 横型ｍｏｓトランジスタ
GB9921068D0 (en) * 1999-09-08 1999-11-10 Univ Montfort Bipolar mosfet device
US6358781B1 (en) * 2000-06-30 2002-03-19 Taiwan Semiconductor Manufacturing Company Uniform current distribution SCR device for high voltage ESD protection
US6492208B1 (en) * 2000-09-28 2002-12-10 Taiwan Semiconductor Manufacturing Company Embedded SCR protection device for output and input pad
JP2002208644A (ja) * 2001-01-11 2002-07-26 Mitsubishi Electric Corp 半導体装置
US6489203B2 (en) * 2001-05-07 2002-12-03 Institute Of Microelectronics Stacked LDD high frequency LDMOSFET
TW495952B (en) * 2001-07-09 2002-07-21 Taiwan Semiconductor Mfg Electrostatic discharge protection device
KR100441116B1 (ko) * 2001-07-21 2004-07-19 삼성전자주식회사 낮은 트리거 전압에서 동작 가능한 반도체-제어 정류기구조의 정전 방전 보호 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909171B1 (ko) * 2006-09-15 2009-07-23 산요덴키가부시키가이샤 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20040119120A1 (en) 2004-06-24
JP3753692B2 (ja) 2006-03-08
KR101033724B1 (ko) 2011-05-09
US6953969B2 (en) 2005-10-11
TW200419806A (en) 2004-10-01
CN1510759A (zh) 2004-07-07
JP2004200601A (ja) 2004-07-15
US20050218457A1 (en) 2005-10-06
CN1280921C (zh) 2006-10-18

Similar Documents

Publication Publication Date Title
KR100341379B1 (ko) 보호 회로를 갖는 반도체 장치
US6798022B1 (en) Semiconductor device with improved protection from electrostatic discharge
US7705404B2 (en) Electrostatic discharge protection device and layout thereof
US6621108B2 (en) Semiconductor device and the process of manufacturing the semiconductor device
US6140682A (en) Self protected stacked NMOS with non-silicided region to protect mixed-voltage I/O pad from ESD damage
JPH0837284A (ja) 半導体集積回路装置
JP5593160B2 (ja) 半導体装置
JP2006074012A (ja) 双方向型静電気放電保護素子
US5072271A (en) Protection circuit for use in semiconductor integrated circuit device
US20050218457A1 (en) MOSFET for an open-drain circuit and semiconductor integrated circuit device employing it
JPH0897362A (ja) 半導体集積回路の電源保護回路
US3967988A (en) Diffusion guarded metal-oxide-silicon field effect transistors
JPH0855984A (ja) 集積回路用の保護構造
KR100259796B1 (ko) 반도체 집적 회로장치
JP2003031669A (ja) 半導体装置
US6833590B2 (en) Semiconductor device
JP3119902B2 (ja) 半導体装置およびその製造方法
US6583475B2 (en) Semiconductor device
JP3141865B2 (ja) 半導体集積装置
JPH11145454A (ja) 半導体装置、静電保護素子及び絶縁破壊防止方法
JP3431127B2 (ja) 電子装置および電子スイッチ装置
US10396551B2 (en) Electrostatic protection circuit, semiconductor integrated circuit device, and electronic device
JP2555890B2 (ja) 半導体集積回路の入力保護装置
JP2003338555A (ja) 電子スイッチ装置及びその製造方法
JPH0532908B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee