JP2512073B2 - サ―ジ防御回路の検査方法 - Google Patents
サ―ジ防御回路の検査方法Info
- Publication number
- JP2512073B2 JP2512073B2 JP63076804A JP7680488A JP2512073B2 JP 2512073 B2 JP2512073 B2 JP 2512073B2 JP 63076804 A JP63076804 A JP 63076804A JP 7680488 A JP7680488 A JP 7680488A JP 2512073 B2 JP2512073 B2 JP 2512073B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- terminal
- protection circuit
- surge protection
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、集積回路におけるサージ防御回路の形成を
判定する検査方法に関するものである。
判定する検査方法に関するものである。
従来の技術 第２図を用いて、従来の検査方法をのべる。通常は、
集積回路12内の内部回路10に接続された信号端子Ａに形
成されたサージ防御回路であるマイナスサージ吸収ダイ
オード６の形成を判定する場合に、信号端子Ａと接地端
子２と間に電流源９を接続し、ダイオード６のアノード
からカソードに直流電流Ｉを流すことにより、信号端子
Ａと接地端子２と間にダイオードのオン電圧（シリコン
では約0.7V）が発生することを利用する。ダイオード５
も同様の方法で信号端子Ａと電源端子１との間に発生す
る電圧により検査できる。従ってこの方式によると、１
つの信号端子でのサージ防御回路形成を検査する場合に
信号端子Ａと電源端子１との間に付加したプラスサージ
吸収ダイオードの導通検査と信号端子Ａと接地端子２と
の間に付加したマイナスサージ吸収ダイオードの導通検
査との計２回の検査を行うことになる。
集積回路12内の内部回路10に接続された信号端子Ａに形
成されたサージ防御回路であるマイナスサージ吸収ダイ
オード６の形成を判定する場合に、信号端子Ａと接地端
子２と間に電流源９を接続し、ダイオード６のアノード
からカソードに直流電流Ｉを流すことにより、信号端子
Ａと接地端子２と間にダイオードのオン電圧（シリコン
では約0.7V）が発生することを利用する。ダイオード５
も同様の方法で信号端子Ａと電源端子１との間に発生す
る電圧により検査できる。従ってこの方式によると、１
つの信号端子でのサージ防御回路形成を検査する場合に
信号端子Ａと電源端子１との間に付加したプラスサージ
吸収ダイオードの導通検査と信号端子Ａと接地端子２と
の間に付加したマイナスサージ吸収ダイオードの導通検
査との計２回の検査を行うことになる。
発明が解決しようとする課題 集積回路の電源端子と接地端子を除く全ての信号端子
には基本的に必ずサージ防御回路としてのダイオードが
接続される。従ってある集積回路に含まれるサージ防御
回路の形成検査を行うためには、（ピン数−２）×２回
のダイオード導通試験が必要である。
には基本的に必ずサージ防御回路としてのダイオードが
接続される。従ってある集積回路に含まれるサージ防御
回路の形成検査を行うためには、（ピン数−２）×２回
のダイオード導通試験が必要である。
集積回路の高集積化，多ピン化が進むにつれて内部回
路の形成・動作を確認する検査時間も増加傾向にある。
特にサージ防御回路の形成検査は外部リード端子（ピ
ン）数が増加すると、そのピン数のおよそ２倍の検査回
数が必要なため、多大の検査時間を費し、コストの上昇
を招く。
路の形成・動作を確認する検査時間も増加傾向にある。
特にサージ防御回路の形成検査は外部リード端子（ピ
ン）数が増加すると、そのピン数のおよそ２倍の検査回
数が必要なため、多大の検査時間を費し、コストの上昇
を招く。
課題を解決するための手段 上記の問題点を解決するために、本発明のサージ防御
回路の検査方法は、電源印加時に逆バイアスされるよう
に電源端子と接地端子との間に直列接続された第1,第２
のダイオードならびに第3,第４のダイオードと、前記第
1,第２のダイオードの中間接続点に接続された第１の信
号端子と、前記第3,第４のダイオードの中間接続点に接
続された第２の信号端子とを具備した集積回路の第１か
ら第４までのダイオードからなるサージ防御回路を検査
する方法であって、前記電源端子と前記接地端子とを短
絡接続し、前記第1,第２の信号端子間に電流源を接続し
て電圧を発生させ、前記第1,第２の信号端子間の電圧を
測定することを特徴とするものである。
回路の検査方法は、電源印加時に逆バイアスされるよう
に電源端子と接地端子との間に直列接続された第1,第２
のダイオードならびに第3,第４のダイオードと、前記第
1,第２のダイオードの中間接続点に接続された第１の信
号端子と、前記第3,第４のダイオードの中間接続点に接
続された第２の信号端子とを具備した集積回路の第１か
ら第４までのダイオードからなるサージ防御回路を検査
する方法であって、前記電源端子と前記接地端子とを短
絡接続し、前記第1,第２の信号端子間に電流源を接続し
て電圧を発生させ、前記第1,第２の信号端子間の電圧を
測定することを特徴とするものである。
作用 本発明によると、電源端子と接地端子とを短絡接続
し、２つの信号端子間に電流を与えてサージ防御回路用
のダイオードの導通試験を行うので、一方向（第１図中
の実線矢印の方向）の電流で導通させる１回目の検査で
２個のダイオード（ダイオードQ1,Q3）の導通が確認で
き、逆方向（第１図中の破線矢印の方向）の電流で導通
させる２回目の検査で別の２個のダイオード（ダイオー
ドQ4,Q2）の導通が確認できる。したがって、本発明
は、２つの信号端子に接続されたサージ防御回路の検査
を、２回の検査で完了するので、１つの信号端子につい
て１回の割合で検査することができる。
し、２つの信号端子間に電流を与えてサージ防御回路用
のダイオードの導通試験を行うので、一方向（第１図中
の実線矢印の方向）の電流で導通させる１回目の検査で
２個のダイオード（ダイオードQ1,Q3）の導通が確認で
き、逆方向（第１図中の破線矢印の方向）の電流で導通
させる２回目の検査で別の２個のダイオード（ダイオー
ドQ4,Q2）の導通が確認できる。したがって、本発明
は、２つの信号端子に接続されたサージ防御回路の検査
を、２回の検査で完了するので、１つの信号端子につい
て１回の割合で検査することができる。
実施例 第１図に検査方法を示す。接地端子２と電源端子１を
短絡し、信号端子Ａと信号端子Ｂの間に電流源９を接続
する。図中の実線矢印の方向に直流電流Ｉを流した場
合、Ｉは信号端子Ａ−ダイオードQ1−電源端子−接地端
子−ダイオードQ3−信号端子Ｂの経路を通って流れ、信
号端子A,B間にはダイオードのオン電圧２個分（シリコ
ンでは約1.4V）が発生する。この導通試験によりダイオ
ードQ1，ダイオードQ3が形成されていることが確認でき
る。次に図中の破線矢印の方向に直流電流Ｉを流した場
合、Ｉは信号端子Ｂ−ダイオードQ4−電源端子−接地端
子−ダイオードQ2−信号端子Ａの経路を通って流れ、信
号端子B,A間にはダイオードのオン電圧２個分が発生す
る。この導通試験によりダイオードQ2，ダイオードQ4が
形成されていることが確認できる。
短絡し、信号端子Ａと信号端子Ｂの間に電流源９を接続
する。図中の実線矢印の方向に直流電流Ｉを流した場
合、Ｉは信号端子Ａ−ダイオードQ1−電源端子−接地端
子−ダイオードQ3−信号端子Ｂの経路を通って流れ、信
号端子A,B間にはダイオードのオン電圧２個分（シリコ
ンでは約1.4V）が発生する。この導通試験によりダイオ
ードQ1，ダイオードQ3が形成されていることが確認でき
る。次に図中の破線矢印の方向に直流電流Ｉを流した場
合、Ｉは信号端子Ｂ−ダイオードQ4−電源端子−接地端
子−ダイオードQ2−信号端子Ａの経路を通って流れ、信
号端子B,A間にはダイオードのオン電圧２個分が発生す
る。この導通試験によりダイオードQ2，ダイオードQ4が
形成されていることが確認できる。
従って２つの出力端子のサージ防御回路形成検査を２
回の導通試験で済ませることができ、１つの信号端子に
つき検査回数が１回になる。
回の導通試験で済ませることができ、１つの信号端子に
つき検査回数が１回になる。
発明の効果 本発明のサージ防御回路の検査方法は、電源端子と接
地端子とを短絡接続し、２つの信号端子間に電流を与え
てサージ防御回路用のダイオードの導通試験を行うの
で、２個分のダイオード電圧の発生を確認することによ
ってサージ防御回路の形成を確認でき、２つの信号端子
に接続されたサージ防御回路の検査を２回の検査で完了
するので、１つの信号端子について１回の割合で検査す
ることができる。
地端子とを短絡接続し、２つの信号端子間に電流を与え
てサージ防御回路用のダイオードの導通試験を行うの
で、２個分のダイオード電圧の発生を確認することによ
ってサージ防御回路の形成を確認でき、２つの信号端子
に接続されたサージ防御回路の検査を２回の検査で完了
するので、１つの信号端子について１回の割合で検査す
ることができる。
これによってサージ防御回路の形成確認の検査を従来
の半分の回数で行うことができ、検査時間の短縮，検査
コストの低減に大きく寄与することができる。
の半分の回数で行うことができ、検査時間の短縮，検査
コストの低減に大きく寄与することができる。
第１図は本発明の実施例を示す図、第２図は従来例を示
す図である。 １……電源端子、２……接地端子、３……出力端子Ａ、
４……出力端子Ｂ、５……ダイオードQ1、６……ダイオ
ードQ2、７……ダイオードQ3、８……ダイオードQ4、９
……電流源Ｉ、10……内部回路Ａ、11……内部回路Ｂ、
12……集積回路。
す図である。 １……電源端子、２……接地端子、３……出力端子Ａ、
４……出力端子Ｂ、５……ダイオードQ1、６……ダイオ
ードQ2、７……ダイオードQ3、８……ダイオードQ4、９
……電流源Ｉ、10……内部回路Ａ、11……内部回路Ｂ、
12……集積回路。
Claims (1)
- 【請求項１】電源印加時に逆バイアスされるように電源
端子と接地端子との間に直列接続された第1,第２のダイ
オードならびに第3,第４のダイオードと、 前記第1,第２のダイオードの中間接続点に接続された第
１の信号端子と、 前記第3,第４のダイオードの中間接続点に接続された第
２の信号端子とを具備した集積回路の第１から第４まで
のダイオードからなるサージ防御回路を検査する方法で
あって、 前記電源端子と前記接地端子とを短絡接続し、前記第1,
第２の信号端子間に電流源を接続して電圧を発生させ、
前記第1,第２の信号端子間の電圧を測定することを特徴
とするサージ防御回路の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63076804A JP2512073B2 (ja) | 1988-03-30 | 1988-03-30 | サ―ジ防御回路の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63076804A JP2512073B2 (ja) | 1988-03-30 | 1988-03-30 | サ―ジ防御回路の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01250079A JPH01250079A (ja) | 1989-10-05 |
| JP2512073B2 true JP2512073B2 (ja) | 1996-07-03 |
Family
ID=13615842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63076804A Expired - Lifetime JP2512073B2 (ja) | 1988-03-30 | 1988-03-30 | サ―ジ防御回路の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2512073B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101876680B (zh) * | 2010-05-20 | 2013-11-06 | 中兴通讯股份有限公司 | 一种浪涌保护器件保护性能测评方法及装置 |
-
1988
- 1988-03-30 JP JP63076804A patent/JP2512073B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01250079A (ja) | 1989-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2827229B2 (ja) | 半導体集積回路 | |
| JPH0316626B2 (ja) | ||
| US5381105A (en) | Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit | |
| EP0720023A1 (en) | Test method for power integrated devices | |
| JP2512073B2 (ja) | サ―ジ防御回路の検査方法 | |
| JPH0245339B2 (ja) | Handotaishusekikairosochi | |
| US3973198A (en) | In-circuit semiconductor tester | |
| JPS58102173A (ja) | コンデンサの漏洩電流測定回路 | |
| JP3194040B2 (ja) | Ｉｃモジュール | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JP2589876B2 (ja) | 半導体集積回路装置 | |
| JPS6371669A (ja) | 電子回路装置の検査方法 | |
| Vinnakota | Deep submicron defect detection with the energy consumption ratio | |
| JP2919312B2 (ja) | 半導体装置の検査方法 | |
| JPH08105933A (ja) | 半導体装置の試験方法 | |
| JPH07191079A (ja) | 半導体集積回路の評価方法及び評価治具 | |
| JPH11295385A (ja) | 電子回路素子の接触確認装置 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JPH0541419A (ja) | 検査装置の評価方法 | |
| JP3093559B2 (ja) | 半導体集積回路装置の試験装置および試験方法 | |
| JPH055371B2 (ja) | ||
| JPH04181179A (ja) | 半導体装置の電気特性測定方法 | |
| JPS636476A (ja) | ハイブリツドｉｃの試験方法 | |
| JPH0634719A (ja) | 半導体集積回路の試験装置 | |
| JPH0320681A (ja) | 半導体装置のリーク電流検査方法 |