JPH08105933A - 半導体装置の試験方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 半導体装置の端子の接続状態を判定するＯＳ
テストを容易に行うことができる方法を提供すること。 【構成】 ＭＯＳ（電界効果型）素子やバイポーラ素子
等からなる評価される半導体素子（ＤＵＴ）１及び基準
となる半導体素子（ＲＥＦ）１１と、ＤＵＴ１及びＲＥ
Ｆ１１と、半導体素子の特定端子を選択するためのマル
チプレクサＭＵＸ２及び１２と、各端子に電流を供給し
端子の電気的特性を測定するための電流源３及び１３
と、電流を流した時の端子電圧を測定するための電圧変
換器４及び１４と、ＤＵＴ１とＲＥＦ１１との端子電圧
の差を増幅する差動増幅器５と、端子電圧の差の許容値
を規定するための電圧を発生する規格電圧発生器６と、
規格電圧の範囲内か否かを比較するための比較器７及び
８とからなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の試験方法に
関し、詳しくは半導体装置の入出力端子の接続状態の良
否及び内部半導体素子の素子特性の良否を判定する方法
に関する。

【０００２】

【従来の技術】従来、半導体装置の製造工程の中の組立
工程において、半導体素子を樹脂封止した際に半導体素
子と各端子とをつなぐワイヤが切れたり、他のワイヤや
半導体素子と接触したり、ワイヤボンディングの際に内
部素子を破壊したりして不良となっていないかを端子の
電気的特性を測定することにより判定し、その後に最終
的な試験を実施して各半導体装置の良否判定を行ってい
る。尚、以下の明細書中では各端子の電気的特性の測定
により上述のような不良を判定することをＯＳ（Ｏｐｅ
ｎ／Ｓｈｏｒｔ）テスト、評価すべき半導体素子をＤＵ
Ｔ（ＤｅｖｉｃｅＵｎｄｅｒ Ｔｅｓｔ：被測定物）、
基準となる半導体素子をＲＥＦ（Ｒｅｆ−ｅｒｅｎｃ
ｅ）として説明する。

【０００３】図３にＣＭＯＳ型半導体素子の入力回路の
構成例及びその電圧−電流特性例を示す。図３（ａ）の
構成では、入力端子ＩＮは保護抵抗Ｒを介して電源線及
び接地線内に挿入されたダイオードＤ１及びＤ２に接続
されると共に、Ｐ型及びＮ型のＭＯＳトランジスタＴ１
及びＴ２からなる入力回路に接続され、その出力ＩＮ１
は図示しない内部回路へ接続されている。ダイオードＤ
１及びＤ２は半導体素子の製造プロセスにより各端子に
寄生的に作り込まれると共に、静電破壊に対する保護素
子として形成されることが多い。

【０００４】図３（ｂ）の特性は、接地線及び電源線を
短絡して、ＩＮ端子に電圧を印加した時にＩＮ端子に流
れる端子電流の関係を示している。正側の端子電圧の特
性線Ｌ１はダイオードＤ１の特性を示し、負側の端子電
圧の特性線Ｌ２はダイオードＤ２の特性を示している。
例えば、ダイオードＤ１による特性線Ｌ１は１μＡの電
流が流れている時の電圧値は約０．６Ｖ〜０．７Ｖ（順
方向電圧という）で、端子電圧が１Ｖの時には数ｍＡか
ら数１０ｍＡの電流が流れるような特性をしている。従
って、ダイオードＤ１が接続されているのを確認するに
は、図３（ｂ）のＡ点の電圧（約０．３Ｖ）を印加した
時に第一の電流値（ＳＡ：例えば１μＡ）以下であり、
Ｂ点の電圧（約１．０Ｖ）を印加した時に第二の電流値
（ＳＢ：例えば１０ｍＡ）以上にあることを確認すれば
良い。逆に、所定の定電流を流した時の端子電圧が所定
の電圧値になっていることを確認しても良い。このよう
にすれば、各端子と半導体素子が正常にワイヤ接続され
ているか否かを判定することができる。負側の端子電圧
の特性線Ｌ２についても同様な測定により接続状態を確
認することができる。各端子に対して同様に測定するこ
とにより、各端子のＯＳテストをすることができる。

【０００５】図４は図３（ａ）の入力回路でワイヤの接
続状態が不良の時の特性例を示し、樹脂封止の際にワイ
ヤが切れたりワイヤボンディングがはずれた場合には図
４（ａ）のように開放状態の特性になり、ワイヤが他の
ワイヤと接触したり半導体素子に接触した場合には図４
（ｂ）のように抵抗成分を持った短絡状態の特性にな
り、規格値（ＳＡ及びＳＢ）を満たさなくなるので不良
と判断できる。

【０００６】図５（ａ）はＮＭＯＳによるオープンドレ
イン出力等で端子にダイオードＤ２のみが形成されてい
る場合の回路を示し、図示しない内部回路からの出力Ｏ
ＵＴ１がトランジスタＴ２を介してＯＵＴ端子に接続さ
れると共に、ＯＵＴ端子へつながる信号線にはダイオー
ドＤ２に接続されている。また、端子の電気的特性は図
５（ｂ）のように、端子に正の電圧を印加した時には電
流の流れる経路が無いので開放状態の特性を示し、端子
に負の電圧を印加した時にはダイオードＤ２の電気的特
性を示している。

【０００７】このように各端子の端子の電気的特性は、
入出力回路の形式や電流経路に挿入されている抵抗値に
より異なると共に、温度によっても変化する。従って、
半導体素子毎にＯＳテストのプログラムを開発する必要
がある。

【０００８】

【発明が解決しようとする課題】従来、図３（ｂ）及び
図５（ａ）に示すような各端子の特性からＯＳテストの
規格値を決定する場合は、半導体素子のサンプルができ
た時に特性を測定するか予め計算するかして規格値を決
定し、各端子毎に規格値を設定したＯＳテストのプログ
ラムを作成していたので、プログラム作成に時間を要す
ると共に、プログラムの作成ミスや規格値の入力ミスに
より良品を不良品と判断してしまうこともあるという問
題があった。

【０００９】そこで本発明はこれらの問題を解決し、Ｏ
Ｓテストを容易に行うことができる方法を提供すること
を目的とする。

【００１０】

【課題を解決するための手段】上述の問題を解決するた
めに、請求項１の記載に係わる半導体装置の試験方法
は、半導体装置の入出力端子の電気的特性を測定するこ
とにより入出力端子と半導体装置内部の半導体素子との
接続状態の良否判定及び内部半導体素子の素子特性の良
否判定を行う半導体試験装置において、基準となる半導
体装置と評価すべき半導体装置との入出力端子の電気的
特性を各々測定し、その電気的特性の差異値により良否
判定を行うことを特徴とする。また、請求項２の記載に
係わる半導体装置の試験方法は、基準となる半導体装置
の入出力端子の電気的特性を予め測定し半導体試験装置
に記憶したのち、記憶値と評価すべき半導体装置との電
気的特性の差異値により良否判定を行うことを特徴とす
る。

【００１１】

【作用】本発明のような半導体装置の試験方法をとるこ
とにより、ＯＳテストのためのプログラムを簡単に作成
することができるようになる。

【００１２】

【実施例】以下、本発明の実施例を図１及び図２を参照
しながら詳細に説明する。尚、本明細書では全図面を通
して、同一または同様の回路要素には同一の符号を付し
ている。尚、以下の実施例中では端子の電気的特性の測
定により上述のような不良を判定することをＯＳ（Ｏｐ
ｅｎ／Ｓｈｏｒｔ）テスト、評価すべき半導体素子をＤ
ＵＴ（Ｄｅｖｉｃｅ Ｕｎｄｅｒ Ｔｅｓｔ：被測定
物）、基準となる半導体素子をＲＥＦ（Ｒｅｆｅｒｅｎ
ｃｅ）として説明する。

【００１３】図１は本発明の実施例による半導体試験装
置の構成を示す。ＭＯＳ（電界効果型）素子やバイポー
ラ素子等からなるＤＵＴ１及びＲＥＦ１１と、半導体素
子の特定端子を選択するためのマルチプレクサＭＵＸ２
及び１２と、各端子に電流を供給し端子の電気的特性を
測定するための電流源３及び１３と、電流を流した時の
端子電圧を測定するための電圧変換器４及び１４と、Ｄ
ＵＴ１とＲＥＦ１１との端子電圧の差を増幅する差動増
幅器５と、端子電圧の差の許容値を規定するための電圧
を発生する規格電圧発生器６と、規格電圧の範囲内か否
かを比較するための比較器７及び８とからなる。

【００１４】ＤＵＴ１の各端子はＭＵＸ２及び電圧変換
器４を介して差動増幅器５の一方の入力に接続され、Ｄ
ＵＴ１１の各端子はＭＵＸ１２及び電圧変換器１４を介
して差動増幅器５のもう一方の入力に接続されると共
に、規格電圧発生器６に接続されている。差動増幅器５
の出力は比較器７及び８の一方の入力に接続され、規格
電圧発生器６の出力電圧は比較器７及び８の他の入力に
接続され、比較器７及び８の出力は半導体テスタ等の試
験装置９に接続されている。また、ＭＵＸ２及び１２に
は電流源３及び１３がそれぞれ接続されている。

【００１５】次に測定方法について説明する。ＤＵＴ１
及びＲＥＦ１１を試験装置の所定のソケット等に設置し
て、ＤＵＴ１及びＲＥＦ１１の同じ端子に電流源３及び
１３から所定の電流を流して端子電圧を測定することに
より、図３（ｂ）に示すような電気的特性を測定し、Ｒ
ＥＦ１１の測定結果をもとに規格電圧発生器６により決
定された規格電圧の範囲内にＤＵＴ１の電気的特性が入
っているか否かの比較結果が比較器７及び８から出力す
る。この測定を各端子に対して行い、各端子の結果を試
験装置９に入力してＤＵＴ１の良否を判定する。尚、電
流源３及び１３と比較器７及び８は試験装置９の機能を
使用するようにしても良い。また、規格電圧としては、
温度や製造過程等でのばらつきを考慮してＲＥＦ１１の
端子電圧の±１０〜±数１０％程度の値を設定すること
が多い。

【００１６】このような測定を各ＤＵＴ１に対して行う
ことにより、半導体装置の製造工程の中の組立工程にお
ける樹脂封止の際に、半導体素子と各端子とをつなぐワ
イヤが切れたり、他のワイヤや半導体素子と接触した
り、ワイヤボンディングの際に内部素子を破壊したりし
て不良となっていないかを判定し、ＯＳテストが良品と
なったＤＵＴ１に対してのみ、その後に最終的な試験を
実施して各半導体装置の良否判定を行っている。このよ
うに、不良のＤＵＴ１に対する測定を途中で中止するこ
とにより半導体装置の測定時間を短縮するようにしてい
る。

【００１７】図２は本発明の他の実施例による半導体試
験装置の構成を示し、ＤＵＴまたはＲＥＦを設置するた
めのソケット等からなるＤＵＴ１′と、ＭＵＸ２と、電
流源３と、電圧変換器４と、端子電圧をデジタル値とし
て取り込むためのアナログ−デジタル変換器ＡＤＣ１０
とからなる。ＤＵＴ１′の各端子はＭＵＸ２及び電圧変
換器４を介してＡＤＣ１０に接続され、その出力は半導
体試験装置９に接続されている。また、ＭＵＸ２には電
流源３が接続されている。

【００１８】次に測定方法について説明する。まづ、Ｒ
ＥＦをＤＵＴ１′に設置して図１のＲＥＦを測定する場
合と同様にして、各端子の端子電圧を次々に測定すると
共に、ＡＤＣ１０を介してテスタ等の半導体試験装置９
にデジタルデータとして取り込み、半導体試験装置９内
で演算処理により規格電圧を決定する。次に、ＤＵＴを
ＤＵＴ１′に設置して各端子の端子の電気的特性を次々
に測定すると共に、ＡＤＣ１０を介して試験装置にデジ
タルデータとして取り込み、予めＲＥＦにより決定した
規格電圧と比較して規格電圧の範囲内か否かを判定して
ＤＵＴ１の良否を判定するようになっている。その後
は、ＤＵＴのみを次々に設置して同様な判定を繰り返
す。

【００１９】尚、本実施例では電流源をもちいて電圧を
測定するようにしているが、電圧源をもちいて電流を測
定するようにしても構わない。更に、測定点は従来で説
明したように２箇所の測定点が有れば端子の電気的特性
を確認できるので、２箇所以上で測定すれば良い。

【００２０】

【発明の効果】本発明によれば、ＯＳテストのためのプ
ログラムを簡単に作成することができるようになるの
で、テストプログラム開発のための時間が短縮されると
共に、プログラムの入力ミスがなくなるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の半導体試験装置の実施例を示す構成図
である。

【図２】本発明の半導体試験装置の他の実施例を示す構
成図である。

【図３】半導体素子の端子状態を示す説明図である。

【図４】ワイヤボンディング不良時の端子の電気的特性
を示す説明図である。

【図５】半導体素子の他の端子状態を示す説明図であ
る。

【符号の説明】

１ ：評価される半導体素子（ＤＵＴ） １１ ：基準となる半導体素子（ＲＥＦ） ２、１２：マルチプレクサ（ＭＵＸ） ３、１３：電流源 ４、１４：電圧変換器 ５ ：差動増幅器 ６ ：規格電圧発生器 ７、８ ：比較器 ９ ：試験装置（半導体テスタ） １０ ：アナログ−デジタル変換器（ＡＤＣ）

Claims (2)

【特許請求の範囲】
1. 【請求項１】 半導体装置の入出力端子の電気的特性を
   測定することにより前記入出力端子と半導体装置内部の
   半導体素子との接続状態の良否判定及び前記内部半導体
   素子の素子特性の良否判定を行う半導体試験装置におい
   て、基準となる半導体装置と評価すべき半導体装置との
   前記入出力端子の電気的特性を各々測定し、その電気的
   特性の差異値により良否判定を行うことを特徴とする半
   導体装置の試験方法。
2. 【請求項２】 前記基準となる半導体装置の入出力端子
   の電気的特性を予め測定し半導体試験装置に記憶したの
   ち、前記記憶値と評価すべき半導体装置との電気的特性
   の差異値により良否判定を行うことを特徴とする請求項
   １に記載の半導体装置の試験方法。