JP2002156402A - 半導体素子の特性検査方法及び装置 - Google Patents
半導体素子の特性検査方法及び装置Info
- Publication number
- JP2002156402A JP2002156402A JP2000352409A JP2000352409A JP2002156402A JP 2002156402 A JP2002156402 A JP 2002156402A JP 2000352409 A JP2000352409 A JP 2000352409A JP 2000352409 A JP2000352409 A JP 2000352409A JP 2002156402 A JP2002156402 A JP 2002156402A
- Authority
- JP
- Japan
- Prior art keywords
- forward voltage
- current
- temperature
- semiconductor element
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Led Devices (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【課題】 製造上の特性のバラツキのために半導体発光
素子の特性劣化を正確に検出することが困難であった。 【解決手段】 半導体発光素子１に第１のレベルの電流
を流して第１の順方向電圧を測定する。発光素子１に第
１のレベルの電流よりも大きい第２の電流を流して発光
素子１の温度を高める。温度の高い状態で第１のレベル
の電流を再び流して第２の順方向電圧を測定する。第２
の順方向電圧が第１の順方向電圧よりも高い時に不良と
する。
素子の特性劣化を正確に検出することが困難であった。 【解決手段】 半導体発光素子１に第１のレベルの電流
を流して第１の順方向電圧を測定する。発光素子１に第
１のレベルの電流よりも大きい第２の電流を流して発光
素子１の温度を高める。温度の高い状態で第１のレベル
の電流を再び流して第２の順方向電圧を測定する。第２
の順方向電圧が第１の順方向電圧よりも高い時に不良と
する。
Description
【０００１】
【発明の属する技術分野】本発明は発光素子等の半導体
素子の特性検査方法及び装置に関するものである。
素子の特性検査方法及び装置に関するものである。
【０００２】
【従来の技術】半導体発光素子等の特性が、その生産過
程において静電気等により劣化することがある。このた
め、製品出荷する前に予め半導体素子の特性を検査し
て、特性劣化の生じていない半導体素子のみを選択的に
出荷する必要がある。
程において静電気等により劣化することがある。このた
め、製品出荷する前に予め半導体素子の特性を検査し
て、特性劣化の生じていない半導体素子のみを選択的に
出荷する必要がある。
【０００３】従来、半導体発光素子等の特性を検査する
手段としては、発光素子に逆方向バイアスを印加した
時に流れる逆方向電流値（漏れ電流値）を測定する方法
と、発光素子に微小な順方向電流を流した時の順方向
電圧値を測定する方法とが知られている。
手段としては、発光素子に逆方向バイアスを印加した
時に流れる逆方向電流値（漏れ電流値）を測定する方法
と、発光素子に微小な順方向電流を流した時の順方向
電圧値を測定する方法とが知られている。
【０００４】即ち、半導体発光素子は、静電気等のエネ
ルギーが印加されて素子の電気的特性が劣化した場合に
は、一般的に小電流領域における順方向電圧が低下し、
逆方向電流（漏れ電流）が増加する傾向を示す。従っ
て、上記又は上記のように漏れ電流値又は順方向電
圧値の変化を見ることによって特性劣化の有無又は特性
劣化の程度を確認することができる。なお、ここでいう
「特性劣化」とは、発光素子の電気的特性が発光素子と
して全く機能しない程度に劣化した場合、及び所望の電
気的特性を下回った場合の両方を意味する。
ルギーが印加されて素子の電気的特性が劣化した場合に
は、一般的に小電流領域における順方向電圧が低下し、
逆方向電流（漏れ電流）が増加する傾向を示す。従っ
て、上記又は上記のように漏れ電流値又は順方向電
圧値の変化を見ることによって特性劣化の有無又は特性
劣化の程度を確認することができる。なお、ここでいう
「特性劣化」とは、発光素子の電気的特性が発光素子と
して全く機能しない程度に劣化した場合、及び所望の電
気的特性を下回った場合の両方を意味する。
【０００５】
【発明が解決しようとする課題】ところで、上記の検
査方法においては、逆方向印加電圧を大きく設定し、ま
た特性劣化と判断する漏れ電流の基準値を小さく設定す
ることにより、特性劣化の生じた発光素子を漏れなく選
別することができる。また、上記の検査方法において
は、順方向電流を小さくし、特性劣化と判断する順方向
電圧の基準値の幅を狭く設定することにより、特性劣化
の生じた発光素子を漏れなく選別することができる。
査方法においては、逆方向印加電圧を大きく設定し、ま
た特性劣化と判断する漏れ電流の基準値を小さく設定す
ることにより、特性劣化の生じた発光素子を漏れなく選
別することができる。また、上記の検査方法において
は、順方向電流を小さくし、特性劣化と判断する順方向
電圧の基準値の幅を狭く設定することにより、特性劣化
の生じた発光素子を漏れなく選別することができる。
【０００６】しかし、半導体発光素子の漏れ電流や順方
向電圧等の電気的特性は、本来その製造プロセス等にお
ける微妙な影響を受けてバラツキの生じるものである。
従って、上述のように漏れ電流値の基準値を低く設定し
たり、順方向電圧の基準電圧の幅を狭く設定すれば、特
性劣化の生じた発光素子を漏れなく選別できるが、一方
では本来良品としても良い発光素子も特性劣化の生じた
発光素子として確認されてしまう。
向電圧等の電気的特性は、本来その製造プロセス等にお
ける微妙な影響を受けてバラツキの生じるものである。
従って、上述のように漏れ電流値の基準値を低く設定し
たり、順方向電圧の基準電圧の幅を狭く設定すれば、特
性劣化の生じた発光素子を漏れなく選別できるが、一方
では本来良品としても良い発光素子も特性劣化の生じた
発光素子として確認されてしまう。
【０００７】そこで、本発明の目的は、特性が所望のレ
ベルまで劣化した半導体素子のみを良好に性別すること
ができる半導体素子の特性検査方法及び装置を提供する
ことにある。
ベルまで劣化した半導体素子のみを良好に性別すること
ができる半導体素子の特性検査方法及び装置を提供する
ことにある。
【０００８】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、半導体素子に第１の温
度環境下で順方向電流を流して該半導体素子の第１の順
方向電圧を測定する第１の工程と、前記半導体素子の温
度を前記第１の温度よりも高い第２の温度にする第２の
工程と、前記半導体素子に前記第２の温度環境下で順方
向電流を流して前記半導体素子の順方向電圧を測定する
第３の工程と、前記第１の温度で測定した第１の順方向
電圧と前記第２の温度で測定した第２の順方向電圧とを
比較して前記半導体素子の特性劣化を測定する第４の工
程とを有することを特徴とする半導体素子の特性検査方
法に係わるものである。
目的を達成するための本発明は、半導体素子に第１の温
度環境下で順方向電流を流して該半導体素子の第１の順
方向電圧を測定する第１の工程と、前記半導体素子の温
度を前記第１の温度よりも高い第２の温度にする第２の
工程と、前記半導体素子に前記第２の温度環境下で順方
向電流を流して前記半導体素子の順方向電圧を測定する
第３の工程と、前記第１の温度で測定した第１の順方向
電圧と前記第２の温度で測定した第２の順方向電圧とを
比較して前記半導体素子の特性劣化を測定する第４の工
程とを有することを特徴とする半導体素子の特性検査方
法に係わるものである。
【０００９】なお、請求項２に示すように、半導体素子
に第１の温度環境下で第１の順方向電流を流して該半導
体素子の第１の順方向電圧を測定する第１の工程と、前
記半導体素子に前記第１の順方向電流よりも大きい第２
の順方向電流を流して前記半導体素子の温度を前記第１
の温度よりも高くする第２の工程と、前記半導体素子に
前記第１の温度よりも高い第２の温度環境下で第３の順
方向電流を流して前記半導体素子の第２の順方向電圧を
測定する第３の工程と、前記第１の順方向電圧と前記第
２の順方向電圧とを比較して前記半導体素子の特性劣化
を検出する第４の工程とを有することが望ましい。ま
た、請求項３に示すように、前記第１の順方向電流と前
記第３の順方向電流は、同一の電流値であることが望ま
しい。また、請求項４に示すように、半導体素子の第１
及び第２の温度における順方向電圧を測定し、前記半導
体素子の劣化を検出するための装置であって、第１の期
間に前記第１の温度を得るための第１のレベルの電流を
前記半導体素子に流し、前記第１の期間の後の第２の期
間に前記第２の温度を得るために前記第１のレベルより
も高い第２のレベルの電流を流し、前記第２の期間の後
の前記半導体素子が前記第２の温度状態にある第３の期
間に所定レベルの電流を流す電流供給回路と、前記第１
の期間及び前記第３の期間に前記半導体素子の順方向電
圧を測定する順方向電圧測定回路と、前記第１の期間に
測定した順方向電圧と前記第３の期間に測定した順方向
電圧とを比較して前記半導体素子の劣化を判定する手段
とから成る半導体素子の特性検査装置にすることができ
る。
に第１の温度環境下で第１の順方向電流を流して該半導
体素子の第１の順方向電圧を測定する第１の工程と、前
記半導体素子に前記第１の順方向電流よりも大きい第２
の順方向電流を流して前記半導体素子の温度を前記第１
の温度よりも高くする第２の工程と、前記半導体素子に
前記第１の温度よりも高い第２の温度環境下で第３の順
方向電流を流して前記半導体素子の第２の順方向電圧を
測定する第３の工程と、前記第１の順方向電圧と前記第
２の順方向電圧とを比較して前記半導体素子の特性劣化
を検出する第４の工程とを有することが望ましい。ま
た、請求項３に示すように、前記第１の順方向電流と前
記第３の順方向電流は、同一の電流値であることが望ま
しい。また、請求項４に示すように、半導体素子の第１
及び第２の温度における順方向電圧を測定し、前記半導
体素子の劣化を検出するための装置であって、第１の期
間に前記第１の温度を得るための第１のレベルの電流を
前記半導体素子に流し、前記第１の期間の後の第２の期
間に前記第２の温度を得るために前記第１のレベルより
も高い第２のレベルの電流を流し、前記第２の期間の後
の前記半導体素子が前記第２の温度状態にある第３の期
間に所定レベルの電流を流す電流供給回路と、前記第１
の期間及び前記第３の期間に前記半導体素子の順方向電
圧を測定する順方向電圧測定回路と、前記第１の期間に
測定した順方向電圧と前記第３の期間に測定した順方向
電圧とを比較して前記半導体素子の劣化を判定する手段
とから成る半導体素子の特性検査装置にすることができ
る。
【００１０】
【発明の効果】各請求項の発明によれば、半導体素子の
順方向電圧の温度依存性を利用して特性劣化を判定する
ので、半導体素子のＰＮ接合に依存する本来の順方向電
圧の温度依存性と異なる温度依存性を有する劣化を検出
することができる。また、請求項２〜４の発明によれ
ば、半導体素子に流す電流レベルの切換えによって半導
体素子の順方向電圧の測定と加熱とを達成するので、第
１及び第２の温度における順方向電圧の測定を簡単な装
置で容易に実行することができる。
順方向電圧の温度依存性を利用して特性劣化を判定する
ので、半導体素子のＰＮ接合に依存する本来の順方向電
圧の温度依存性と異なる温度依存性を有する劣化を検出
することができる。また、請求項２〜４の発明によれ
ば、半導体素子に流す電流レベルの切換えによって半導
体素子の順方向電圧の測定と加熱とを達成するので、第
１及び第２の温度における順方向電圧の測定を簡単な装
置で容易に実行することができる。
【００１１】
【実施形態】次に、図１〜図３を参照して本発明の一実
施形態の半導体発光素子１の特性検査装置及び方法を説
明する。
施形態の半導体発光素子１の特性検査装置及び方法を説
明する。
【００１２】図１に示す特性検査によって良否を判別す
べき半導体発光素子１は、発光素子チップ２と、一対の
リード端子３、４と、一対のワイヤ５、６と、樹脂封止
体７とを備えている。半導体発光素子チップ２即ち発光
ダイオ−ドチップは、少なくとも発光機能層が窒化ガリ
ウム系化合物半導体から構成されている周知のＰＮ接合
発光ダイオードである。発光機能層が窒化ガリウム系化
合物半導体から成る発光ダイオード素子は、他の化合物
半導体発光素子に比較して静電気によって特性劣化が生
じ易いため、半導体素子の特性検査が良好に行われる必
要がある。
べき半導体発光素子１は、発光素子チップ２と、一対の
リード端子３、４と、一対のワイヤ５、６と、樹脂封止
体７とを備えている。半導体発光素子チップ２即ち発光
ダイオ−ドチップは、少なくとも発光機能層が窒化ガリ
ウム系化合物半導体から構成されている周知のＰＮ接合
発光ダイオードである。発光機能層が窒化ガリウム系化
合物半導体から成る発光ダイオード素子は、他の化合物
半導体発光素子に比較して静電気によって特性劣化が生
じ易いため、半導体素子の特性検査が良好に行われる必
要がある。
【００１３】一対のリード端子３、４は周知のリードフ
レームから構成されたものであり、一方のリード端子３
には、図示のように一方の端部にカップ部分８が形成さ
れて、その底面に半導体発光素子チップ２が接着剤等を
介して固着されている。半導体発光素子チップ２の上面
には２つの電極（アノード電極とカソード電極）が形成
されており、一方の電極は一方のリード端子３に第１の
ワイヤ５を介して電気的に接続されており、他方の電極
は他方のリード端子４に第２のワイヤ６を介して電気的
に接続されている。従って、一方のリード端子３はアノ
ード取り出し電極として機能し、他方のリード端子４は
カソード取り出し電極として機能する。半導体発光素子
チップ２、２本のワイヤ５、６、一対のリード端子３、
４の一方の端部側は樹脂封止体７によって被覆されてい
る。樹脂封止体７は周知のトランスファモールド方法に
よって形成されたものであり、円柱形状の本体部分と半
球形状のレンズ部分とを備えている。
レームから構成されたものであり、一方のリード端子３
には、図示のように一方の端部にカップ部分８が形成さ
れて、その底面に半導体発光素子チップ２が接着剤等を
介して固着されている。半導体発光素子チップ２の上面
には２つの電極（アノード電極とカソード電極）が形成
されており、一方の電極は一方のリード端子３に第１の
ワイヤ５を介して電気的に接続されており、他方の電極
は他方のリード端子４に第２のワイヤ６を介して電気的
に接続されている。従って、一方のリード端子３はアノ
ード取り出し電極として機能し、他方のリード端子４は
カソード取り出し電極として機能する。半導体発光素子
チップ２、２本のワイヤ５、６、一対のリード端子３、
４の一方の端部側は樹脂封止体７によって被覆されてい
る。樹脂封止体７は周知のトランスファモールド方法に
よって形成されたものであり、円柱形状の本体部分と半
球形状のレンズ部分とを備えている。
【００１４】半導体発光素子チップ２がこのように樹脂
封止体７で被覆された完成品（発光装置）の状態で特性
検査されるのは、樹脂によって封止されていない素子の
状態では良品であっても、その後の樹脂封止等の生産工
程や搬送中に素子に静電気等が印加されて特性が劣化す
ることがあるからである。なお、本実施形態では半導体
発光素子チップ２がリードフレームから構成されたリー
ド端子３、４のカップ部分８に固着された構造の半導体
発光素子１を示したが、半導体発光素子チップ２が板状
の基板に固着された面実装構造の半導体発光素子であっ
てもよい。
封止体７で被覆された完成品（発光装置）の状態で特性
検査されるのは、樹脂によって封止されていない素子の
状態では良品であっても、その後の樹脂封止等の生産工
程や搬送中に素子に静電気等が印加されて特性が劣化す
ることがあるからである。なお、本実施形態では半導体
発光素子チップ２がリードフレームから構成されたリー
ド端子３、４のカップ部分８に固着された構造の半導体
発光素子１を示したが、半導体発光素子チップ２が板状
の基板に固着された面実装構造の半導体発光素子であっ
てもよい。
【００１５】発光素子１の特性検査装置として、電流供
給回路９と、電流測定装置１０と、コントローラ１１
と、記憶装置１２とが設けられている。
給回路９と、電流測定装置１０と、コントローラ１１
と、記憶装置１２とが設けられている。
【００１６】電流供給回路９は、定電流源回路に構成さ
れ、且つ第１及び第２のレベルの電流を発光素子１に選
択的に供給するように構成されている。即ち、電流供給
回路９は、直流電源Ｅと、第１及び第２の抵抗Ｒ1 、Ｒ
2 と、第１及び第２のスイッチＳ1 、Ｓ2 とから成る。
電源Ｅの一端は導体１３、１４を介して第１のリード端
子３に接続され、電源Ｅの他端は、第１の抵抗Ｒ1 と第
１のスイッチＳ1 との直列回路及び第２の抵抗Ｒ2 と第
２のスイッチＳ2 との直列回路とのいずれか一方と導体
１５、１６とを介して第２のリード端子４に接続され
る。電源Ｅ及び第１の抵抗Ｒ1 は、発光素子１に第１の
レベルの順方向電流Ｉ1 を流すことができるように設定
されている。また、電源Ｅ及び第２の抵抗Ｒ2 は発光素
子１に第２のレベルの順方向電流Ｉ2 を流すことができ
るように設定されている。この実施形態では、電源Ｅが
第１及び第２の抵抗Ｒ1 、Ｒ2 の回路に対して共用され
ているので、第１の抵抗Ｒ1 の値が第２の抵抗Ｒ2 の値
よりも小さい。また、この実施形態では第１のレベルの
順方向電流Ｉ1 の大きさは、Ｖ−Ｉ特性線によって順方
向電流が流れ始める小電流領域の値であって約１〜１０
μＡに設定されている。
れ、且つ第１及び第２のレベルの電流を発光素子１に選
択的に供給するように構成されている。即ち、電流供給
回路９は、直流電源Ｅと、第１及び第２の抵抗Ｒ1 、Ｒ
2 と、第１及び第２のスイッチＳ1 、Ｓ2 とから成る。
電源Ｅの一端は導体１３、１４を介して第１のリード端
子３に接続され、電源Ｅの他端は、第１の抵抗Ｒ1 と第
１のスイッチＳ1 との直列回路及び第２の抵抗Ｒ2 と第
２のスイッチＳ2 との直列回路とのいずれか一方と導体
１５、１６とを介して第２のリード端子４に接続され
る。電源Ｅ及び第１の抵抗Ｒ1 は、発光素子１に第１の
レベルの順方向電流Ｉ1 を流すことができるように設定
されている。また、電源Ｅ及び第２の抵抗Ｒ2 は発光素
子１に第２のレベルの順方向電流Ｉ2 を流すことができ
るように設定されている。この実施形態では、電源Ｅが
第１及び第２の抵抗Ｒ1 、Ｒ2 の回路に対して共用され
ているので、第１の抵抗Ｒ1 の値が第２の抵抗Ｒ2 の値
よりも小さい。また、この実施形態では第１のレベルの
順方向電流Ｉ1 の大きさは、Ｖ−Ｉ特性線によって順方
向電流が流れ始める小電流領域の値であって約１〜１０
μＡに設定されている。
【００１７】電圧測定装置１０は、導体１６を介して発
光素子１のリード端子３、４に接続されている。この電
圧測定装置１０は発光素子１の電圧を測定し、この測定
結果をディジタル値で出力するディジタル電圧測定器か
ら成る。なお、導体１４、１６は一般にプローブとよば
れるものであって、リード端子３、４に選択的に接触す
るように形成されている。
光素子１のリード端子３、４に接続されている。この電
圧測定装置１０は発光素子１の電圧を測定し、この測定
結果をディジタル値で出力するディジタル電圧測定器か
ら成る。なお、導体１４、１６は一般にプローブとよば
れるものであって、リード端子３、４に選択的に接触す
るように形成されている。
【００１８】コントローラ１１は、電流供給回路９及び
電圧測定装置１０を制御するための装置であって、ＣＰ
Ｕ１７、ＲＡＭ１８、ＲＯＭ１９を含むマイクロコンピ
ュータから成る。ＲＯＭ１９には検査用のプログラムが
格納されており、ＣＰＵ１７はこのプログラムに従って
電流供給回路９の第１及び第２のスイッチＳ1 、Ｓ2、
電圧測定装置１０、及び選別装置１２を制御する。
電圧測定装置１０を制御するための装置であって、ＣＰ
Ｕ１７、ＲＡＭ１８、ＲＯＭ１９を含むマイクロコンピ
ュータから成る。ＲＯＭ１９には検査用のプログラムが
格納されており、ＣＰＵ１７はこのプログラムに従って
電流供給回路９の第１及び第２のスイッチＳ1 、Ｓ2、
電圧測定装置１０、及び選別装置１２を制御する。
【００１９】選別装置１２はコントローラ１１から不良
を示す信号が出力された時にその発光素子と良品の発光
素子とを区別するための処理を実行するものである。
を示す信号が出力された時にその発光素子と良品の発光
素子とを区別するための処理を実行するものである。
【００２０】図２は図１のコントローラ１１を機能的又
は等価的に示すものである。コントローラ１１は、等価
的に、第１の順方向電圧保持手段２１と第２の順方向電
圧保持手段２２と比較手段２３と制御手段２４とから成
る。第１及び第２の順方向電圧保持手段２１、２２は、
電圧測定装置１０の出力から所定のタイミングで低温時
即ち第１の温度時の第１の順方向電圧と高温時即ち第２
の温度時の第２の順方向電圧とを抽出して保持する。比
較手段２３は第１及び第２の順方向電圧を比較して発光
素子１の良否を判定し、この判定結果を選別装置１２に
送る。制御手段２４は第１及び第２の順方向電圧保持手
段２１、２２、比較手段２３、第１及び第２のスイッチ
Ｓ1 、Ｓ2 及び電圧測定装置１０及び選別装置１２を制
御する。
は等価的に示すものである。コントローラ１１は、等価
的に、第１の順方向電圧保持手段２１と第２の順方向電
圧保持手段２２と比較手段２３と制御手段２４とから成
る。第１及び第２の順方向電圧保持手段２１、２２は、
電圧測定装置１０の出力から所定のタイミングで低温時
即ち第１の温度時の第１の順方向電圧と高温時即ち第２
の温度時の第２の順方向電圧とを抽出して保持する。比
較手段２３は第１及び第２の順方向電圧を比較して発光
素子１の良否を判定し、この判定結果を選別装置１２に
送る。制御手段２４は第１及び第２の順方向電圧保持手
段２１、２２、比較手段２３、第１及び第２のスイッチ
Ｓ1 、Ｓ2 及び電圧測定装置１０及び選別装置１２を制
御する。
【００２１】発光素子１の検査は、図３に示すタイミン
グチャーチに従って実行される。まず、図１に示す回路
を成立させた後に、図３のｔ0 〜ｔ2 に示す第１の期間
に第１のスイッチＳ1 をオンにして図３（Ａ）に示すよ
うに第１の順方向電流Ｉ1 を発光素子１に流し、図３
（Ｃ）に示すように第１の期間中のｔ1 時点で電圧測定
装置１０の出力を抽出して第１の順方向電圧Ｖf1を得
て、この第１の順方向電圧Ｖf1を第１の順方向電圧保持
手段２１で保持する。第１の期間に発光素子チップ２の
アノード電極とカソード電極との間に流す第１の順方向
電流Ｉ1 の大きさは１〜１０μＡ程度の微小電流であ
る。また、第１の期間Ｔ1 の時間幅は順方向電圧の測定
に要求される最小限の時間である。従って、電圧測定時
点ｔ1 におけるチップ２の温度は比較的低い第１の温度
Ｋ1 に保たれている。即ち、発光素子１の環境温度即ち
室温と測定時点ｔ1 の温度との差は殆んどないように第
１の順方向電流Ｉ1 の大きさ及び時間幅Ｔ1 が設定され
ている。この実施形態ではｔ1 時点における第１の温度
Ｋ1 は約２０℃である。
グチャーチに従って実行される。まず、図１に示す回路
を成立させた後に、図３のｔ0 〜ｔ2 に示す第１の期間
に第１のスイッチＳ1 をオンにして図３（Ａ）に示すよ
うに第１の順方向電流Ｉ1 を発光素子１に流し、図３
（Ｃ）に示すように第１の期間中のｔ1 時点で電圧測定
装置１０の出力を抽出して第１の順方向電圧Ｖf1を得
て、この第１の順方向電圧Ｖf1を第１の順方向電圧保持
手段２１で保持する。第１の期間に発光素子チップ２の
アノード電極とカソード電極との間に流す第１の順方向
電流Ｉ1 の大きさは１〜１０μＡ程度の微小電流であ
る。また、第１の期間Ｔ1 の時間幅は順方向電圧の測定
に要求される最小限の時間である。従って、電圧測定時
点ｔ1 におけるチップ２の温度は比較的低い第１の温度
Ｋ1 に保たれている。即ち、発光素子１の環境温度即ち
室温と測定時点ｔ1 の温度との差は殆んどないように第
１の順方向電流Ｉ1 の大きさ及び時間幅Ｔ1 が設定され
ている。この実施形態ではｔ1 時点における第１の温度
Ｋ1 は約２０℃である。
【００２２】次に、図３（Ａ）に示すようにｔ3 〜ｔ4
の第２の期間Ｔ2 に第２のスイッチＳ2 をオンにして発
光素子１に第２の順方向電流Ｉ2 を流す。第２の順方向
電流Ｉ2 は第１の順方向電流Ｉ1 よりも大幅に大きな値
を有し、第２の期間Ｔ2 も第１の期間Ｔ1 よりも十分に
長い。但し、第１の順方向電流Ｉ1 は発光素子１の許容
最大順方向電流値よりは小さく設定されている。第２の
順方向電流Ｉ2 のレベル及び第２の期間Ｔ2 の長さは、
第２の期間Ｔ2 の終了時点ｔ4 においてチップ２を目標
とする第２の温度Ｋ2 と同一又はこれよりも高くするこ
とができるように設定されている。即ち、発光素子１に
電流を流した時に生じる自己発熱によってチップ２が第
１の温度よりも約５〜１０℃高い第２の温度（約２５〜
３０℃）になるように第２の順方向電流Ｉ2 を流す。な
お、素子が冷却されるのを防ぐため、ｔ5〜ｔ4の時間は
短いほど良い。
の第２の期間Ｔ2 に第２のスイッチＳ2 をオンにして発
光素子１に第２の順方向電流Ｉ2 を流す。第２の順方向
電流Ｉ2 は第１の順方向電流Ｉ1 よりも大幅に大きな値
を有し、第２の期間Ｔ2 も第１の期間Ｔ1 よりも十分に
長い。但し、第１の順方向電流Ｉ1 は発光素子１の許容
最大順方向電流値よりは小さく設定されている。第２の
順方向電流Ｉ2 のレベル及び第２の期間Ｔ2 の長さは、
第２の期間Ｔ2 の終了時点ｔ4 においてチップ２を目標
とする第２の温度Ｋ2 と同一又はこれよりも高くするこ
とができるように設定されている。即ち、発光素子１に
電流を流した時に生じる自己発熱によってチップ２が第
１の温度よりも約５〜１０℃高い第２の温度（約２５〜
３０℃）になるように第２の順方向電流Ｉ2 を流す。な
お、素子が冷却されるのを防ぐため、ｔ5〜ｔ4の時間は
短いほど良い。
【００２３】次に、図３（Ａ）のｔ5 〜ｔ7 に示す第３
の期間Ｔ3 に第１の期間Ｔ1 の第１の順方向電流Ｉ1 と
同一の電流を発光素子１に流し、この第３の期間Ｔ3 中
のｔ6 時点で電圧測定装置１０の出力を抽出して第２の
順方向電圧Ｖf2を得て、この第２の順方向電圧Ｖf2を第
２の順方向電圧保持手段２２で保持する。第２の順方向
電圧Ｖf2を抽出する時点ｔ6 のチップ２の第２の温度Ｋ
2 は、図３（Ｂ）から明らかなように第２の期間Ｔ2 の
終了時点ｔ4 の温度よりも僅かに低いが、第１の温度Ｋ
1 よりは十分に高い値である。なお、本発明にいう順方
向電圧とは、少なくとも半導体発光素子１のＰＮ接合の
電位障壁（内部電位）とバルク抵抗に基づく電圧降下分
とを加えたものであり、図１のように順方向電圧をリー
ド端子３、４を介して測定する場合には、更にチップ２
とワイヤ５、６との接触電位とリード端子３、４及びワ
イヤ５、６の内部抵抗に基づく電圧降下分も加えたもの
である。
の期間Ｔ3 に第１の期間Ｔ1 の第１の順方向電流Ｉ1 と
同一の電流を発光素子１に流し、この第３の期間Ｔ3 中
のｔ6 時点で電圧測定装置１０の出力を抽出して第２の
順方向電圧Ｖf2を得て、この第２の順方向電圧Ｖf2を第
２の順方向電圧保持手段２２で保持する。第２の順方向
電圧Ｖf2を抽出する時点ｔ6 のチップ２の第２の温度Ｋ
2 は、図３（Ｂ）から明らかなように第２の期間Ｔ2 の
終了時点ｔ4 の温度よりも僅かに低いが、第１の温度Ｋ
1 よりは十分に高い値である。なお、本発明にいう順方
向電圧とは、少なくとも半導体発光素子１のＰＮ接合の
電位障壁（内部電位）とバルク抵抗に基づく電圧降下分
とを加えたものであり、図１のように順方向電圧をリー
ド端子３、４を介して測定する場合には、更にチップ２
とワイヤ５、６との接触電位とリード端子３、４及びワ
イヤ５、６の内部抵抗に基づく電圧降下分も加えたもの
である。
【００２４】第１及び第２の順方向電圧Ｖf1、Ｖf2の測
定が終了したら、コントローラ１１の比較手段２３によ
って、第１及び第２の順方向電圧Ｖf1、Ｖf2を比較して
発光素子１の良否を判定する。この実施形態では、第２
の順方向電圧Ｖf2が第１の順方向電圧Ｖf1よりも高い時
には発光素子１が劣化していると判定し、コントローラ
１１は不良を示す信号を出力する。また、第２の順方向
電圧Ｖf2が第１の順方向電圧Ｖf1よりも低い場合又は両
者が同一の場合には、コントローラ１１は良品を示す信
号を出力する。なお、第２の順方向電圧Ｖf2から第１の
順方向電圧Ｖf1を減算した値（Ｖf2−Ｖf1）が所定基準
値Ｖr よりも高い時に発光素子１を不良と判定するよう
に比較手段２３の条件を設定することもできる。比較手
段２３から選別装置１２に不良を示す信号が送られた時
には、選別装置１２は、不良の発光素子を良品の発光素
子と区別する処理を実行する。
定が終了したら、コントローラ１１の比較手段２３によ
って、第１及び第２の順方向電圧Ｖf1、Ｖf2を比較して
発光素子１の良否を判定する。この実施形態では、第２
の順方向電圧Ｖf2が第１の順方向電圧Ｖf1よりも高い時
には発光素子１が劣化していると判定し、コントローラ
１１は不良を示す信号を出力する。また、第２の順方向
電圧Ｖf2が第１の順方向電圧Ｖf1よりも低い場合又は両
者が同一の場合には、コントローラ１１は良品を示す信
号を出力する。なお、第２の順方向電圧Ｖf2から第１の
順方向電圧Ｖf1を減算した値（Ｖf2−Ｖf1）が所定基準
値Ｖr よりも高い時に発光素子１を不良と判定するよう
に比較手段２３の条件を設定することもできる。比較手
段２３から選別装置１２に不良を示す信号が送られた時
には、選別装置１２は、不良の発光素子を良品の発光素
子と区別する処理を実行する。
【００２５】上述のように第１及び第２の順方向電圧を
測定することにより、半導体発光素子１の特性劣化の有
無又は劣化の程度を検査できる理由について以下に説明
する。ＰＮ接合を有する半導体発光素子１は、素子特性
が良好である場合にはＰＮ接合部分の温度が上昇すると
順方向電圧が低下する特性を示す。一方、静電気の印加
等により半導体発光素子１の特性が劣化すると、ＰＮ接
合部分の温度が上昇するにつれて小電流領域における順
方向電圧が増加する特性を示す。この理由は必ずしも明
確ではないが、静電気等が印加されることにより素子内
に結晶欠陥が生じ、これが素子の動作抵抗として機能す
るためであると考えられる。温度が上昇すれば、この動
作抵抗分が増加し、結果として発光素子１の順方向電圧
が増大する。従って、小電流領域での順方向電圧の変化
を検出することによって、半導体発光素子１の特性劣化
の有無又は劣化の程度を確認できる。ＰＩＮ接合等の発
光ダイオード素子であっても同様の特性を示すので、Ｐ
Ｎ接合ダイオード素子と同様に第１及び第２の順方向電
圧を測定することにより、半導体発光素子１の特性劣化
の有無又は劣化の程度を検査できる。なお、順方向電流
のレベルを増大すると、結晶欠陥に基づく抵抗分による
電圧降下よりもＰＮ接合部分の電圧降下が顕著となるた
め、特性劣化を良好に検出することができなくなる。従
って、順方向電流のレベルは１〜１０μＡに設定するの
が望ましい。
測定することにより、半導体発光素子１の特性劣化の有
無又は劣化の程度を検査できる理由について以下に説明
する。ＰＮ接合を有する半導体発光素子１は、素子特性
が良好である場合にはＰＮ接合部分の温度が上昇すると
順方向電圧が低下する特性を示す。一方、静電気の印加
等により半導体発光素子１の特性が劣化すると、ＰＮ接
合部分の温度が上昇するにつれて小電流領域における順
方向電圧が増加する特性を示す。この理由は必ずしも明
確ではないが、静電気等が印加されることにより素子内
に結晶欠陥が生じ、これが素子の動作抵抗として機能す
るためであると考えられる。温度が上昇すれば、この動
作抵抗分が増加し、結果として発光素子１の順方向電圧
が増大する。従って、小電流領域での順方向電圧の変化
を検出することによって、半導体発光素子１の特性劣化
の有無又は劣化の程度を確認できる。ＰＩＮ接合等の発
光ダイオード素子であっても同様の特性を示すので、Ｐ
Ｎ接合ダイオード素子と同様に第１及び第２の順方向電
圧を測定することにより、半導体発光素子１の特性劣化
の有無又は劣化の程度を検査できる。なお、順方向電流
のレベルを増大すると、結晶欠陥に基づく抵抗分による
電圧降下よりもＰＮ接合部分の電圧降下が顕著となるた
め、特性劣化を良好に検出することができなくなる。従
って、順方向電流のレベルは１〜１０μＡに設定するの
が望ましい。
【００２６】本実施形態は次の効果を有する。 （１） 従来の単に漏れ電流の大小や順方向電圧の大小
によって特性劣化を判定する方法に比べて、製造プロセ
ス等の影響による特性バラツキに基づく判定誤差を除去
又は軽減して半導体発光素子１の特性劣化の有無を検出
することができる。即ち、静電気等による特性劣化は特
性のバラツキの影響の少ない状態で比較的正確に検出す
ることができる。この結果、特性が劣化した発光素子の
みを良好に選別することができる。 （２） 順方向電流の切換えによって順方向電圧の測定
と温度設定との両方を行うので、特性検査を比較的簡単
な装置で迅速に行うことができる。
によって特性劣化を判定する方法に比べて、製造プロセ
ス等の影響による特性バラツキに基づく判定誤差を除去
又は軽減して半導体発光素子１の特性劣化の有無を検出
することができる。即ち、静電気等による特性劣化は特
性のバラツキの影響の少ない状態で比較的正確に検出す
ることができる。この結果、特性が劣化した発光素子の
みを良好に選別することができる。 （２） 順方向電流の切換えによって順方向電圧の測定
と温度設定との両方を行うので、特性検査を比較的簡単
な装置で迅速に行うことができる。
【００２７】
【変形例】本発明は上述の実施形態に限定されるもので
なく、例えば次の変形が可能なものである。 （１） 上述の実施形態では、第１の期間Ｔ1 と第３の
期間Ｔ3 の順方向電流を同一としたが、異なる電流レベ
ルに設定しても良い。この場合は、小電流領域での第２
の順方向電圧が第１の順方向電圧に比較して所定の電圧
レベルを超えて増加した場合には特性が劣化したと判断
し、所定の電圧レベルよりも低い場合には特性劣化は生
じていないと判断することができる。但し、実施形態の
ように、第１及び第３の期間Ｔ1 、Ｔ3 の順方向電流を
同一に設定すると比較判断が容易に行える利点がある。 （２） 発光素子即ち発光ダイオードに限らず、ダイオ
ード、トランジスタ等のＰＮ接合を有する他の半導体装
置の特性検査にも本発明を適用することができる。 （３） 電流供給回路９の内部構成を変形できる。例え
ば、電流Ｉ1 のための第１の定電流源回路と電流Ｉ2 の
ための第２の定電流源回路とを設け、これ等を選択的に
発光素子１に接続することができる。 （４） 第２の温度を得るために電流Ｉ2を流さずに、
加熱装置によってチップ２を加熱することができる。 （５） 電流供給回路９を図４に示すように変形するこ
とができる。図４では第２の抵抗Ｒ2が第２のスイッチ
Ｓ2を介して第１の抵抗Ｒ1に選択的に並列に接続されて
いる。第１のスイッチＳ1がオン、第２のスイッチＳ2が
オフの時に第１の電流Ｉ1が供給され、第１及び第２の
スイッチＳ1、Ｓ2の両方がオンの時に第２の電流Ｉ2が
供給される。第１のスイッチＳ1がオフの時には電流が
遮断される。
なく、例えば次の変形が可能なものである。 （１） 上述の実施形態では、第１の期間Ｔ1 と第３の
期間Ｔ3 の順方向電流を同一としたが、異なる電流レベ
ルに設定しても良い。この場合は、小電流領域での第２
の順方向電圧が第１の順方向電圧に比較して所定の電圧
レベルを超えて増加した場合には特性が劣化したと判断
し、所定の電圧レベルよりも低い場合には特性劣化は生
じていないと判断することができる。但し、実施形態の
ように、第１及び第３の期間Ｔ1 、Ｔ3 の順方向電流を
同一に設定すると比較判断が容易に行える利点がある。 （２） 発光素子即ち発光ダイオードに限らず、ダイオ
ード、トランジスタ等のＰＮ接合を有する他の半導体装
置の特性検査にも本発明を適用することができる。 （３） 電流供給回路９の内部構成を変形できる。例え
ば、電流Ｉ1 のための第１の定電流源回路と電流Ｉ2 の
ための第２の定電流源回路とを設け、これ等を選択的に
発光素子１に接続することができる。 （４） 第２の温度を得るために電流Ｉ2を流さずに、
加熱装置によってチップ２を加熱することができる。 （５） 電流供給回路９を図４に示すように変形するこ
とができる。図４では第２の抵抗Ｒ2が第２のスイッチ
Ｓ2を介して第１の抵抗Ｒ1に選択的に並列に接続されて
いる。第１のスイッチＳ1がオン、第２のスイッチＳ2が
オフの時に第１の電流Ｉ1が供給され、第１及び第２の
スイッチＳ1、Ｓ2の両方がオンの時に第２の電流Ｉ2が
供給される。第１のスイッチＳ1がオフの時には電流が
遮断される。
【図１】本発明の実施形態に従う半導体発光素子の断面
と検査装置の回路とを示す図である。
と検査装置の回路とを示す図である。
【図２】図１のコントローラを等価的に示すブロック図
である。
である。
【図３】図１の各部の状態を示す図である。
【図４】変形例の検査装置を示す図である。
１ 半導体発光素子 ２ チップ ９ 電流供給回路 １０ 電圧測定装置 １１ コントローラ １２ 選別装置
Claims (4)
- 【請求項１】 半導体素子に第１の温度環境下で順方向
電流を流して該半導体素子の第１の順方向電圧を測定す
る第１の工程と、 前記半導体素子の温度を前記第１の温度よりも高い第２
の温度にする第２の工程と、 前記半導体素子に前記第２の温度環境下で順方向電流を
流して前記半導体素子の順方向電圧を測定する第３の工
程と、 前記第１の温度で測定した第１の順方向電圧と前記第２
の温度で測定した第２の順方向電圧とを比較して前記半
導体素子の特性劣化を測定する第４の工程とを有するこ
とを特徴とする半導体素子の特性検査方法。 - 【請求項２】 半導体素子に第１の温度環境下で第１の
順方向電流を流して該半導体素子の第１の順方向電圧を
測定する第１の工程と、 前記半導体素子に前記第１の順方向電流よりも大きい第
２の順方向電流を流して前記半導体素子の温度を前記第
１の温度よりも高くする第２の工程と、 前記半導体素子に前記第１の温度よりも高い第２の温度
環境下で第３の順方向電流を流して前記半導体素子の第
２の順方向電圧を測定する第３の工程と、 前記第１の順方向電圧と前記第２の順方向電圧とを比較
して前記半導体素子の特性劣化を検出する第４の工程と
を有することを特徴とする半導体素子の特性検査方法 - 【請求項３】 前記第１の順方向電流と前記第３の順方
向電流は、同一の電流値である請求項２記載の半導体素
子の特性検査方法。 - 【請求項４】 半導体素子の第１及び第２の温度におけ
る順方向電圧を測定し、前記半導体素子の劣化を検出す
るための装置であって、 第１の期間に前記第１の温度を得るための第１のレベル
の電流を前記半導体素子に流し、前記第１の期間の後の
第２の期間に前記第２の温度を得るために前記第１のレ
ベルよりも高い第２のレベルの電流を流し、前記第２の
期間の後の前記半導体素子が前記第２の温度状態にある
第３の期間に所定レベルの電流を流す電流供給回路と、 前記第１の期間及び前記第３の期間に前記半導体素子の
順方向電圧を測定する順方向電圧測定回路と、 前記第１の期間に測定した順方向電圧と前記第３の期間
に測定した順方向電圧とを比較して前記半導体素子の劣
化を判定する手段とから成る半導体素子の特性検査装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000352409A JP2002156402A (ja) | 2000-11-20 | 2000-11-20 | 半導体素子の特性検査方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000352409A JP2002156402A (ja) | 2000-11-20 | 2000-11-20 | 半導体素子の特性検査方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002156402A true JP2002156402A (ja) | 2002-05-31 |
Family
ID=18825311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000352409A Pending JP2002156402A (ja) | 2000-11-20 | 2000-11-20 | 半導体素子の特性検査方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002156402A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007278910A (ja) * | 2006-04-10 | 2007-10-25 | Fuji Electric Device Technology Co Ltd | 検査方法及び検査装置 |
| JP2011129842A (ja) * | 2009-12-21 | 2011-06-30 | Casio Computer Co Ltd | 光源装置、投影装置及び投影方法 |
| JP2012078135A (ja) * | 2010-09-30 | 2012-04-19 | Sharp Corp | 搬送検査装置、テーピング装置、および搬送検査方法 |
| CN102693925A (zh) * | 2011-03-25 | 2012-09-26 | 夏普株式会社 | 半导体发光元件的温度特性检查装置和温度特性检查方法 |
| JP2012216779A (ja) * | 2011-03-25 | 2012-11-08 | Sharp Corp | 半導体発光素子の温度特性検査装置および温度特性検査方法 |
-
2000
- 2000-11-20 JP JP2000352409A patent/JP2002156402A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007278910A (ja) * | 2006-04-10 | 2007-10-25 | Fuji Electric Device Technology Co Ltd | 検査方法及び検査装置 |
| JP2011129842A (ja) * | 2009-12-21 | 2011-06-30 | Casio Computer Co Ltd | 光源装置、投影装置及び投影方法 |
| JP2012078135A (ja) * | 2010-09-30 | 2012-04-19 | Sharp Corp | 搬送検査装置、テーピング装置、および搬送検査方法 |
| CN102693925A (zh) * | 2011-03-25 | 2012-09-26 | 夏普株式会社 | 半导体发光元件的温度特性检查装置和温度特性检查方法 |
| JP2012216779A (ja) * | 2011-03-25 | 2012-11-08 | Sharp Corp | 半導体発光素子の温度特性検査装置および温度特性検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7408374B2 (en) | Systems and methods for controlling of electro-migration | |
| US7105856B1 (en) | Test key having a chain circuit and a kelvin structure | |
| US4441248A (en) | On-line inspection method and system for bonds made to electronic components | |
| KR20110128132A (ko) | 전력반도체의 온도 측정방법 | |
| US5909112A (en) | Configuration and test process for semiconductor overcurrent detecting circuit | |
| JP2002156402A (ja) | 半導体素子の特性検査方法及び装置 | |
| US7863922B2 (en) | Evaluation method of insulating film and measurement circuit thereof | |
| JP3132927B2 (ja) | 半導体チップの検査方法 | |
| JPH07146327A (ja) | 集積されたパワー・デバイスを試験する方法及び装置 | |
| CN112505526B (zh) | 一种大功率模块内部多芯片温度分布均匀性的评测方法 | |
| US6989684B2 (en) | System for and method of assessing chip acceptability and increasing yield | |
| JPS649731B2 (ja) | ||
| JPH10135286A (ja) | 高温不良選別装置及び高温不良選別方法 | |
| TWI830323B (zh) | 半導體裝置及半導體裝置的測試方法 | |
| JP2861423B2 (ja) | 半導体装置の検査方法 | |
| JP3571926B2 (ja) | 半導体集積回路のトリミング方法 | |
| JP2003232833A (ja) | テスト方法 | |
| JP2008071918A (ja) | 半導体素子および半導体素子の検査方法 | |
| CN114267604A (zh) | 具有控制引脚的电子器件的制造方法及其缺陷检测方法 | |
| JP2021150441A (ja) | 検査システム | |
| JPH11126807A (ja) | 半導体集積回路の検査方法 | |
| JPH08105933A (ja) | 半導体装置の試験方法 | |
| JP2023035465A (ja) | 試験方法および製造方法 | |
| JPH1131728A (ja) | 基板検査装置における半導体素子検査方法 | |
| JP2002286780A (ja) | 金属配線の検査方法および検査に適した半導体デバイスの構造 |