JP3571926B2 - 半導体集積回路のトリミング方法 - Google Patents
半導体集積回路のトリミング方法 Download PDFInfo
- Publication number
- JP3571926B2 JP3571926B2 JP23776298A JP23776298A JP3571926B2 JP 3571926 B2 JP3571926 B2 JP 3571926B2 JP 23776298 A JP23776298 A JP 23776298A JP 23776298 A JP23776298 A JP 23776298A JP 3571926 B2 JP3571926 B2 JP 3571926B2
- Authority
- JP
- Japan
- Prior art keywords
- trimming
- semiconductor integrated
- integrated circuit
- test
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路をウエハプロセスを経て製造した後、電気的特性を調整するための半導体集積回路のトリミング方法に関する。
【０００２】
【従来の技術】
半導体集積回路（以下、「ＩＣ」と略称することもある）では、多くの半導体回路素子を１枚の半導体ウエハ上に同時に形成しているけれども、ウエハプロセスだけでは所望の電気的特性が得られない場合がある。各種リニアＩＣ、レギュレータ用ＩＣ、赤外線データ通信用ＩＣあるいはリモコン用ＩＣなどでは、ウエハプロセスの後のウエハテスト工程で、半導体集積回路としての電気的特性を調整するトリミングが行われている。一般的なトリミング方法としては、たとえば特開平５−２３２１５１に示されているようなツェナーダイオードのザップによる方法と、メタル配線を溶断あるいはレーザーカットによる方法とが行われている。ツェナーザップ方式と呼ばれるツェナーダイオードのザップによる方法は、特開平５−２６５５８４などにも開示されており、レーザーカット方式よりも簡単な設備でかつ迅速なトリミングが可能となる。
【０００３】
図７は、ウエハテスト工程でツェナーザップ方式のトリミングを行う対象となる回路の一例を示す。この回路は、ＰＮＰトランジスタＱ１およびＱ２でカレントミラー回路を構成し、負荷回路Ａに出力電流Ｉｏを供給する。ＰＮＰトランジスタＱ１のエミッタには抵抗値が２ｋΩの抵抗Ｒが接続される。ＰＮＰトランジスタＱ２のエミッタには、抵抗値が１ｋΩ、２ｋΩ、４ｋΩの抵抗Ｒ１，Ｒ２，Ｒ３が直列に接続される。ＰＮＰトランジスタＱ１，Ｑ２のベースは共通に接続され、さらにＰＮＰトランジスタＱ１のコレクタに接続される。ＰＮＰトランジスタＱ２のコレクタからは、出力電流Ｉｏが負荷Ａに供給される。抵抗Ｒ１，Ｒ２，Ｒ３には、並列にザップ用のツェナーダイオードＺ１，Ｚ２，Ｚ３がそれぞれ接続される。抵抗Ｒ１とツェナーダイオードＺ１のカソード側との接続点には、テストプローブ用の接触パッドＰ１が設けられる。抵抗Ｒ１およびＲ２の接続点で、かつツェナーダイオードＺ１のアノード側とツェナーダイオードＺ２のカソード側との共通接続点には、テストプローブ用の接触パッドＰ２が接続される。抵抗Ｒ２と抵抗Ｒ３の接続点で、かつツェナーダイオードＺ２のアノード側とツェナーダイオードＺ３のカソード側との共通接続点には、テストプローブの接続用の接触パッドＰ３が接続される。抵抗Ｒ３とＰＮＰトランジスタＱ２のエミッタとの接続点には、さらにツェナーダイオードＺ３のアノード側が共通に接続され、さらにテストプローブの接続用の接触パッドＰ４も接続される。
【０００４】
接触パッドＰ１，Ｐ２，Ｐ３，Ｐ４には、接触抵抗ｒ１，ｒ２，ｒ３，ｒ４でテストプローブの針先がそれぞれ接触する。各テストプローブは、試験装置Ｔ内のスイッチＳＷ１，ＳＷ２，ＳＷ３に接続される。スイッチＳＷ１，ＳＷ２，ＳＷ３は、ツェナーダイオードＺ１，Ｚ２，Ｚ３にそれぞれ並列に接続される。
【０００５】
ツェナーザップ方式のトリミングでは、スイッチＳＷ１，ＳＷ２，ＳＷ３のＯＮとＯＦＦとの組合せに対して、所望の出力電流Ｉｏが得られるか否かを判断し、所望のＩｏが得られるスイッチＳＷ１，ＳＷ２，ＳＷ３のＯＮ／ＯＦＦの組合せに従ってツェナーダイオードＺ１，Ｚ２，Ｚ３を個別的に短絡させるザップ処理を行う。ツェナーダイオードＺ１，Ｚ２，Ｚ３は、カソード・アノード間の逆方向電圧がツェナー電圧より小さい範囲で電気的な抵抗値が高く、スイッチＳＷ１，ＳＷ２，ＳＷ３のＯＦＦ状態に相当する。ザップ用のツェナーダイオードＺ１，Ｚ２，Ｚ３に大電流を流すと、ツェナーダイオードＺ１，Ｚ２，Ｚ３の抵抗値を数Ωに下げることができ、抵抗Ｒ１，Ｒ２，Ｒ３の両端間を短絡に近いＳＷ１，ＳＷ２，ＳＷ３のＯＮ状態にすることができる。ただし、１回ザップ処理を行った後では、ツェナーダイオードＺ１，Ｚ２，Ｚ３の抵抗値が元に戻らなくなるので、実際にツェナーダイオードＺ１，Ｚ２，Ｚ３のザップ処理を行う前に、スイッチＳＷ１，ＳＷ２，ＳＷ３のＯＮ／ＯＦＦの組合せで最適な出力電流Ｉｏが得られる状態を求めておき、実際にツェナーダイオードＺ１，Ｚ２，Ｚ３を選択的に短絡させて、スイッチＳＷ１，ＳＷ２，ＳＷ３によって得られた状態を再現させる。
【０００６】
【発明が解決しようとする課題】
図７に示すようなツェナーダイオードＺ１，Ｚ２，Ｚ３を短絡させる際には、テストプローブと接触パッドとを通じて数１００ｍＡ以上の大電流を流す必要がある。このため、テストプローブの接触抵抗ｒ１，ｒ２，ｒ３，ｒ４が大きいと、テストプローブの針先に大電流が集中してテストプローブの針先が損傷劣化する問題がある。また、トリミングを行う前に、抵抗Ｒ１，Ｒ２，Ｒ３のうちのどの抵抗をトリミングするかを、試験装置Ｔ内のスイッチＳＷ１，ＳＷ２，ＳＷ３のＯＮ／ＯＦＦを組合せて、出力電流Ｉｏが最も適切な値になるように選択するけれども、接触抵抗ｒ１，ｒ２，ｒ３，ｒ４の値が大きくなると、正しく選択することができない問題も生じる。さらに、トリミングを行った後のツェナーダイオードＺ１，Ｚ２，Ｚ３の残留抵抗は数Ωとなるけれども、トリミングする際にテストプローブ針の接触抵抗ｒ１，ｒ２，ｒ３，ｒ４が大きいと、ツェナーダイオードＺ１，Ｚ２，Ｚ３に充分な電流を流すことができないので、ツェナーダイオードＺ１，Ｚ２，Ｚ３の残留抵抗もさらに大きくなる。ツェナーダイオードＺ１，Ｚ２，Ｚ３の残留抵抗が大きいときには、半導体集積回路として使用中の経年変化での残留抵抗の増加も大きくなり、出力電流Ｉｏが変化するという信頼性上の問題も生じる。さらに、トリミングを行う際にはツェナーダイオードＺ１，Ｚ２，Ｚ３に数１００ｍＡと大きな電流を流すので、ＩＣ内の他の素子に対して、誤動作の原因となる悪影響を与える恐れもある。
【０００７】
本発明の目的は、ツェナーザップ方式のトリミングを行って、電気的特性に優れた半導体集積回路を確実に得ることができる半導体集積回路のトリミング方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明は、半導体集積回路内に、回路素子に並列にツェナーダイオードを接続しておき、ツェナーダイオードの両端にテストプローブを接続して、ツェナーダイオードを電気的に短絡させるトリミングのためのテストを行い、テスト結果に従ってツェナーザップ方式のトリミングを行うウエハテストでの半導体集積回路のトリミング方法において、
テストプローブを接続した状態での接触抵抗の影響を、テスト時の半導体集積回路の電気的特性と、トリミング後の該半導体集積回路の電気的特性とを測定して比較し、
測定値の差が予め設定される基準値以上となるとき、トリミングが正常に行われないと判定し、テスト結果を不良とすることを特徴とする半導体集積回路のトリミング方法である。
【０００９】
本発明に従えば、半導体集積回路のウエハテストとして、ツェナーザップ方式のトリミングを行うツェナーダイオードの両端に接続するテストプローブの接触抵抗の影響を、半導体集積回路の電気的特性として計測しておく。トリミング後に得られる電気的特性の測定値を電気的特性の計測値と比較し、差が予め設定される基準値以上となるとき、トリミングが正常に行われないと判定してテスト結果を不良とする。テストプローブの接触抵抗が大きくなると、測定値と特性の計測値との差が大きくなるので、テストプローブの接触抵抗の増大を容易に判別し、テストプローブの接触抵抗が大きいことによるトリミングの不具合を除去することができる。
【００１０】
さらに本発明は、半導体集積回路内に、回路素子に並列にツェナーダイオードを接続しておき、ツェナーダイオードの両端にテストプローブを接続して、ツェナーダイオードを電気的に短絡させるトリミングのためのテストを行い、テスト結果に従ってツェナーザップ方式のトリミングを行うウエハテストでの半導体集積回路のトリミング方法において、
テストプローブで、半導体集積回路内の予め定める複数の回路素子の特性を計測し、各プローブについての計測値の比を、該回路素子の特性値の比と比較し、計測値の比と特性値の比との差が予め設定される基準値以上となるとき、トリミングが正常に行われないと判定し、テスト結果を不良とすることを特徴とする半導体集積回路のトリミング方法である。
【００１１】
本発明に従えば、半導体集積回路内の予め定める複数の回路素子の特性をテストプローブを用いて計測し、各プローブについての計測値の比を、回路素子の特性値の比と比較して、計測値の比と特性値の比との差が予め設定される基準値以上となると、トリミングが正常に行われていないと判定する。プローブの接触抵抗が小さければ、計測値の比と特性値の比とは殆ど等しくなり、大きな差は生じない。差が大きいときには、接触抵抗が大きくなっていると判断することができ、テストプローブの接触抵抗が大きいことによるトリミングの不具合を除去することができる。
【００１２】
また本発明は、前記回路素子を、予めメタル配線で短絡させておき、
短絡状態でテストプローブの前記測定を行い、測定後に該メタル配線を除去することを特徴とする。
【００１３】
本発明に従えば、テストプローブの接触抵抗の測定を、回路素子をメタル配線で短絡させた状態で行うので、回路素子に比較して接触抵抗の方が小さくても、高精度で接触抵抗の評価を行うことができる。
【００１４】
また本発明で前記半導体集積回路は、一度トリミングを行った後で、再度トリミングを行うことが可能なように構成され、
一度トリミングを行った後の電気的特性が不良と判断されるときに、再度トリミングを行うことを特徴とする。
【００１５】
本発明に従えば、半導体集積回路は、一度トリミングを行った後で再度トリミングを行うことが可能なように構成され、一度トリミングを行った後の電気的特性が不良のときに再度トリミングを行うので、半導体集積回路としての電気的特性のバラツキを小さくすることができる。
【００２２】
【発明の実施の形態】
図１は、本発明の実施の一形態でウエハテストを行う状態を示す。試験装置１０は、複数のテストプローブ１１，１２，１３，１４，１５，１６で、半導体ウエハ２０の半導体集積回路２１に対するウエハテストを行うことができる。試験装置１０内には、ウエハテストを自動的に行うために制御を行う制御回路２２、およびトリミングを行うための電流を供給する電源２３も含まれる。半導体集積回路２１内には、ＰＮＰトランジスタ３１，３２によるカレントミラー回路が構成され、ＰＮＰトランジスタ３１，３２のベースおよびＰＮＰトランジスタ３１のコレクタは共通接続されている。ＰＮＰトランジスタ３１のエミッタと正電源Ｖｃｃとの間には、抵抗値Ｒ＝２ｋΩの抵抗３３が接続される。ＰＮＰトランジスタ３２のコレクタと接地ＧＮＤとの間には負荷回路３４が接続される。ＰＮＰトランジスタ３２のエミッタと正電源Ｖｃｃとの間には、抵抗値Ｒ１＝１ｋΩ，Ｒ２＝２ｋΩ，Ｒ３＝４ｋΩの抵抗４１，４２，４３が直列に接続される。各抵抗４１，４２，４３には、ザップ用のツェナーダイオード５１，５２，５３がそれぞれ並列に接続される。半導体集積回路２１には、正電源Ｖｃｃ接続用に接触パッド６０が設けられ、さらにツェナーダイオード５１，５２，５３の両端に接続される接触パッド６１，６２，６３，６４が設けられ、接地ＧＮＤ側の接続パッド７０も設けられる。試験装置１０と半導体集積回路２１の接触パッド６１，６２，６３，６４との間は、複数のテストプローブ１１，１２，１３，１４で電気的に接続される。半導体集積回路２１を動作させるための電力供給は、試験装置１０と半導体集積回路２１の接続パッド６０，７０との間を、テストプローブ１５，１６でそれぞれ接続して行われる。
【００２３】
試験装置１０による半導体集積回路２１のトリミングは、負荷回路３４に所定の出力電流Ｉｏを供給するために行われる。
【００２４】
出力電流Ｉｏは、カレントミラー回路を構成する一方のＰＮＰトランジスタ３１のコレクタ電流Ｉ１ や、ＰＮＰトランジスタ３１，３２間の特性のバラツキなどによって変化する。この変化を補って、所望の出力電流Ｉｏを得るため、カレントミラー回路の他方のＰＮＰトランジスタ３２のエミッタと正電源Ｖｃｃとの間の抵抗４１，４２，４３を組合わせて合成する。実際にツェナーダイオード５１，５２，５３を短絡させる前に、試験装置１０内のスイッチ７１，７２，７３のＯＮ／ＯＦＦの組合わせを変えて、出力電流Ｉｏの変化を計測し、最適な計測値が得られるＯＮ／ＯＦＦの組合わせに相当する状態となるように、ツェナーダイオード５１，５２，５３を選択的に短絡させて、トリミングを行う。スイッチ７１，７２，７３は、たとえばリレーを用いて形成され、制御回路２２から駆動して、接点のＯＮ／ＯＦＦ切換えが可能である。
【００２５】
図２は、図１の実施形態で、半導体集積回路２１を製造する全体的な製造工程を示す。ステップａ１から製造を開始し、ステップａ２では半導体ウエハとし２０を製造するウエハプロセスを行う。ステップａ３では、テストプローブ１１，１２，１３，１４と接触パッド６１，６２，６３，６４とを接触させる。スイッチ７１，７２，７３をＯＮ／ＯＦＦの全ての組合わせで開閉し、負荷回路３４の出力電流Ｉｏなどの電気的特性の計測値が最も理想的な値となるように、トリミングするツェナーダイオード５１，５２，５３の組合わせを選ぶ。次にステップａ４で、選ばれたツェナーダイオード５１，５２，５３を選択的に短絡させるトリミングを行う。このとき、テストプローブ１１，１２，１３，１４の接触パッド６１，６２，６３，６４への接触抵抗ｒ１，ｒ２，ｒ３，ｒ４が大きいほど、トリミングする前とトリミングした後とにおける電気的特性の計測値の差は大きくなる。この計測値の差をテストすることによって、テストプローブ１１，１２，１３，１４の針先の接触抵抗が大きいことによるトリミングの不具合を除去することができる。
【００２６】
ステップａ５では、テストプローブ１１，１２，１３，１４の針先を接触パッド６１，６２，６３，６４から離し、半導体集積回路２１についてステップａ３と同一の電気的特性を計測する。ステップａ６では、ステップａ３でのトリミング前の電気的特性の計測値と、ステップａ５でのトリミング後の電気的特性の計測値との差が、予め設定される基準値よりも小さいか否かを判定する。差が小さければ、ステップａ７で、１つの半導体集積回路２１についてのトリミング工程は終了し、半導体ウエハ２０上の他の半導体集積回路２１についてのトリミング工程に移る。ステップａ６で、計測値の差が基準値以上あると判定されるときは、トリミングが正常に行われていないと判定し、テストを不良判定とする。
【００２７】
なお、ステップａ５で行うトリミング後の電気的特性の計測以降は、ウエハテストの工程ではなく、各半導体集積回路２１を半導体ウエハ２０から切離した後で行うこともできる。最終的な製品により近い状態で、信頼性のある計測を行うことができるからである。また、計測する電気的特性としては、カレントミラー回路から負荷回路３４に供給される出力電流Ｉｏばかりではなく、バンドパスフィルタの中心周波数や定電圧レギュレータの基準電圧等、半導体集積回路２１の構成に応じて、種々のものを対象とすることができる。
【００２８】
本実施形態のテスト方法では、トリミングした後でテストプローブ１１，１２，１３，１４の良否を判定するため、テストプローブ１１，１２，１３，１４の針先の接触抵抗が大きい場合、テストプローブ１１，１２，１３，１４の針先を損傷する可能性が大きい。すなわち、テスト方法としての原理上、テストプローブ１１，１２，１３，１４の針先の接触抵抗不良が発生したときには、必ずトリミング不良品が発生することになる。
【００２９】
図１の半導体集積回路２１では、抵抗３１，３２，３３の抵抗値の比が、Ｒ１：Ｒ２：Ｒ３＝１：２：４となっている。この比率のバラツキを、半導体集積回路２１の同一のチップ内では極めて小さくしうることが知られている。図１で、半導体集積回路２１内のトリミングの対象となる抵抗をテストプローブを用いて測定する場合、たとえば抵抗３１と抵抗３２との計測値は、（Ｒ１＋ｒ１＋ｒ２）と（Ｒ２＋ｒ２＋ｒ３）となる。この２つの計測値の比（Ｒ２＋ｒ２＋ｒ３）／（Ｒ１＋ｒ１＋ｒ２）は、接触抵抗が大きいほど、Ｒ２／Ｒ１≒２からずれてくる。この比が、予め定められる基準値以上であれば接触抵抗が大きいと判定し、トリミングする前に不良判定を行って、テストプローブ１１，１２，１３，１４の針先の損傷を防ぎ、トリミング不良品の発生を防止することができる。
【００３０】
また、トリミングで選択する全ての組合わせについて抵抗計測値の比をテストすることによって、１つの組合わせではテストプローブ１１，１２，１３，１４の針先の接触抵抗が半導体集積回路２１内の抵抗比と同じ比で大きくなることがあっても、他の組合わせでについての抵抗比の比較で、テストプローブ１１，１２，１３，１４の針先の接触抵抗が大きい不良を、確実に検出することができる。
【００３１】
図３は、本発明の実施の他の形態として、抵抗測定における測定精度の向上を図ることができる半導体集積回路８０の部分的な構成を示す。本実施形態で、図１の実施形態に対応する部分には、同一の参照符を付して、重複する説明を省略する。本実施形態のザップ用のツェナーダイオード５１，５２，５３には、並列に、短絡用のメタル配線８１，８２，８３によるパターンが設けられている。メタル配線８１，８２，８３の電気的抵抗値は、抵抗４１，４２，４３の抵抗値Ｒ１，Ｒ２，Ｒ３に比較して充分に小さく、直接テストプローブ１１，１２，１３，１４の針先の接触抵抗を測定することができる。
【００３２】
図１の構成では、テストプローブ１１，１２，１３，１４の針先の接触抵抗ｒ１，ｒ２，ｒ３，ｒ４を計測しようとすると、抵抗４１，４２，４３の抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４を含めて計測しなければならない。接触抵抗ｒ１，ｒ２，ｒ３，ｒ４は大きくなっても、約数オーム程度であり、数ｋΩの抵抗値Ｒ１，Ｒ２，Ｒ３に比較すれば未だ充分に小さい。抵抗の計測は、計測器を抵抗値Ｒ１，Ｒ２，Ｒ３測定用の測定レンジに切換えて行う必要があり、小さい抵抗ｒ１，ｒ２，ｒ３，ｒ４の変化による寄与分を充分な精度で計測することはできない。本実施形態では、直接テストプローブ１１，１２，１３，１４の針先の接触抵抗ｒ１，ｒ２，ｒ３，ｒ４を計測することができるので、信頼性の高い確実な判定を行うことができる。
【００３３】
図４は、図３の実施形態で図１と同様な半導体集回路２１を製造する全体的な工程を示す。ステップｂ１からステップｂ２までは、図２のステップａ１からステップａ２までの各ステップと基本的には同等である。ステップｂ３では、テストプローブ１１，１２，１３，１４の針先の接触抵抗ｒ１，ｒ２，ｒ３，ｒ４を計測する。計測値は、接触抵抗ｒ１，ｒ２，ｒ３，ｒ４のうちの２つの組合わせの和となる。メタル配線８１，８２，８３の抵抗値がテストプローブ１１，１２，１３，１４の針先の接触抵抗ｒ１，ｒ２，ｒ３，ｒ４に比較して充分に小さいので、抵抗４１，４２，４３の抵抗値Ｒ１，Ｒ２，Ｒ３の測定レンジとは関係なく、接触抵抗ｒ１，ｒ２，ｒ３，ｒ４に適合した測定レンジで、精度良く計測を行うことができる。
【００３４】
ステップｂ４では、接触抵抗の計測値を予め設定される基準値と比較し、接触抵抗が基準値より小さければ、ステップｂ５で接触パッド６１，６２，６３，６４間を短絡しているメタル配線８１，８２，８３を溶断させて切離す。溶断は、レーザを用いたり、大電流を流したりして行うことができる。次に、ステップｂ６で、ツェナーザップ方式のトリミングを行い、ステップｂ７で１つの半導体集積回路８０についてのウエハテストの工程を終了する。ステップｂ４で、計測値が基準値以上となるときは、ステップｂ８でテスト結果不良と判定する。
【００３５】
以上説明した実施形態では、ザップ用のツェナーダイオード５１，５２，５３は３つ設けられ、組合わされる抵抗４１，４２，４３も３つ設けられ、接触パッド６１，６２，６３，６４は４つ設けられている。同様な構成で、一般に、１以上の数ｎ組のツェナーダイオードおよび回路素子と、ｎ＋１の接触パッドを設ければ、他の数の場合も、同様なザップ方式のトリミングをおこなうことができる。また、トリミングの対象となる電子回路素子は、抵抗４２，４３，４４ばかりではなく、コンデンサなどであってもよい。さらに、トリミングによる特性調整の対象となる回路は、カレントミラー回路ばかりではなく、他の種類の回路でも同様に、本発明を適用することができる。
【００３６】
図５は、本発明の実施のさらに他の形態として、ツェナーザップ方式によるトリミングに好適な半導体集積回路の部分的な構成を示す。図５（ａ）は、一般的なツェナーザップ方式の構成を示し、図５（ｂ）は、本実施形態の構成を示す。ツェナーザップ方式によるツェナーダイオード５０の短絡時には、電源９０から接触パッド９１，９２を介して、数１００ｍＡに達する大電流ｉz を流す必要がある。このとき、ツェナーダイオード５０のカソードとアノードとの間には、ツェナー電圧以上の電圧が印加され、半導体集積回路内の他の素子にも大きな電流が流れる。たとえば、図５（ａ）に示すように、ツェナーダイオード５０に並列に接続され、トリミングによる選択の対象になる抵抗１００にも電流ｉR が流れる。抵抗１００は半導体集積回路として形成されており、短時間でも大電流が流れると、発熱などによって、抵抗値が変化してしまうなどの悪影響を受けるおそれがある。
【００３７】
図５（ｂ）に示すように、本実施形態では、トリミングの対象になる抵抗を複数の抵抗１０１，１０２，…，１０ｎの並列接続で構成する。ここで、ｎは２以上の整数である。トリミング時に、各並列抵抗１０１，１０２，…，１０ｎに流れる電流ｉ１ ，ｉ２ ，…，ｉｎ は、図５（ａ）のｉＲ に比べて減少し、悪影響を低減することができる。トリミング時に、抵抗値が変化してしまうと、電気的特性を向上させるトリミングで、かえって電気的特性を低下させてしまうおそれもある。本実施形態では、トリミング時の悪影響を低減し、トリミングによって確実に電気的特性の向上を図ることができる。
【００３８】
図６は、本発明の実施のさらに他の形態として、ツェナーザップ方式によるトリミングに好適な半導体集積回路の部分的な構成を示す。図６（ａ）は、一般的なツェナーザップ方式の構成を示し、図６（ｂ）は、本実施形態の構成を示す。図６（ａ）に示すように、接触パッド９１，９２，９３間に抵抗１１１，１１２およびツェナーダイオード１２１，１２１を設けて、抵抗１１１，１１２をツェナーザップ方式のトリミングによって１回だけ選択することができる。
【００３９】
たとえば、ツェナーダイオード１２１，１２２を短絡させないで、ウエハプロセスで製造したままにしておくと、接触パッド９１，９３間の抵抗値は、抵抗１１１，１１２の直列抵抗としての抵抗値Ｒ＋２Ｒ＝３Ｒとなる。ツェナーダイオード１２１，１２２の一方のみを短絡させると、接触パッド９１，９３間の抵抗値は、２ＲまたはＲとなる。ツェナーダイオード１２１，１２２の両方を短絡させると、接触パッド９１，９３間の抵抗値は接触抵抗によるもののみとなり、殆ど０となる。すなわち、０，Ｒ，２Ｒ，３Ｒのいずれかの抵抗値を得ることができる。接触パッド９１，９２，９３に対するテストプローブの針先の接触抵抗が定常的に大きなバラツキを有しているような場合や、トリミング前の計測精度が低いためにトリミング後の特性バラツキが大きいような場合、１回だけのトリミングでは充分な電気的特性を得ることができない。
【００４０】
図６（ｂ）に示すように、本実施形態では、一旦トリミングを行った後でも、再トリミングを行って、電気的特性の向上を図ることができる。本実施形態では、図６（ａ）に示すような抵抗値がＲ，２Ｒの抵抗１１１，１１２とザップ用ツェナーダイオード１２１、１２２との並列回路に、直列に抵抗値がＲ／２である抵抗１１３を接続している。また、抵抗１１１，１１２には、抵抗１１４，１１５とツェナーダイオード１２３，１２４との直列回路がそれぞれ並列に接続されている。抵抗１１４，１１５の抵抗値は、それぞれＲ，６Ｒである。また、抵抗１１３には並列にメタル配線１３０が設けられている。
【００４１】
ウエハプロセスで製造されたままの状態では、抵抗１１３の両端間はメタル配線１３０で短絡され、ツェナーダイオード１２３，１２４は短絡されていないので、接続パッド９１，９２，９３に関する図６（ｂ）の電気的特性は、図６（ａ）と同様であり、トリミングに関しても同様に行うことができる。
【００４２】
一旦トリミングを行って、特性評価を行い、テスト基準から外れると判断される場合は、メタル配線１３０を溶断させる。接触パッド９４と接触パッド９１との間の短絡状態が解除され、接触パッド９４と他の接触パッド９１，９２，９３との間でＲ／２の抵抗値を増加させることができる。
【００４３】
また、１回目のトリミングで、ツェナーダイオード１２１を短絡させないで残しておいた場合、接触パッド９１，９５を用いてツェナーダイオード１２３を短絡させれば、接触パッド９１，９２間の抵抗値を、抵抗１１１のみによるＲから、抵抗１１１，１１４の並列接続によるＲ／２となるように、Ｒ／２だけ減少させることができる。
【００４４】
また、１回目のトリミングで、ツェナーダイオード１２２を短絡させないで残しておいた場合、接触パッド９２，９５を用いてツェナーダイオード１２４を短絡させれば、接触パッド９２，９３間の抵抗値を、抵抗１１２のみによる２Ｒから、抵抗１１２，１１５の並列接続による３Ｒ／２となるように、Ｒ／２だけ減少させることができる。
【００４５】
本実施形態では、１回目のトリミングで抵抗値がＲずつ変えられ、再トリミングでＲ／２ずつさらに抵抗値を増減することができる。本実施例の考え方は、他の抵抗値の組合わせにも同様に適用することができる。このように、再トリミング可能な回路部分を、半導体集積回路内に形成しておくことによって、テストプローブの針先の接触パッドへの接触抵抗の増加などに起因する特性バラツキを、調整によって低減することができる。
【００４６】
以上説明した各実施形態によれば、次のような効果が得られる。
（ｉ）ツェナーザップトリミングを行うウエハテストの工程で、テストプローブの針先の劣化やトリミング精度の低下を低減することができる。
（ｉｉ）テストプローブの針先の接触抵抗値の評価に、高い測定精度を必要としないため、テストに要するコストを低減することができる。
（ｉｉｉ）ツェナーザップ方式のトリミングの際に流す大電流による他の回路素子へのダメージを低減し、信頼性の低下を抑制することができる。
（ｉｖ）トリミング後の特性のバラツキを低減することができる。
【００４７】
【発明の効果】
以上のように本発明によれば、テストプローブ接触抵抗の影響を、半導体集積回路としてのトリミング後の電気的特性を計測して、計測値のずれの大きさから接触抵抗が大きくなっているか否かを判断するので、テストプローブの接触抵抗の増大の程度を容易に判断し、接触抵抗増大の影響による不具合を回避することができる。
【００４８】
さらに本発明によれば、半導体集積回路内の回路素子の特性をテストプローブを用いて計測し、計測値の比と特性値の比との差に基づいてテストプローブの接触抵抗を評価するので、実際にトリミングを行わないでもテストプローブの良否を判断することができる。
【００４９】
また本発明によれば、回路素子をメタル配線で短絡させておくことによって、テストプローブの接触抵抗の評価を精度よく行うことができる。
【００５０】
また本発明によれば、一度トリミングを行った後の半導体集積回路の電気的特性が好ましくなくても、再トリミングによって電気的特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態としての半導体ウエハ２０でツェナーザップ方式のトリミングを行う状態を簡略化して示す電気回路図である。
【図２】図１の実施形態で、半導体集積回路２１を製造する概略的な工程を示すフローチャートである。
【図３】本発明の実施の他の形態としての半導体集積回路８０で、テストプローブの針先の接触抵抗評価のためのメタル配線が施されている状態を簡略化して示す部分的な電気回路図である。
【図４】図２の実施形態で、半導体集積回路８０を製造する概略的な工程を示すフローチャートである。
【図５】本発明の実施のさらに他の形態によるツェナーザップ方式のトリミングの対象となる回路構成を、従来のツェナーザップ方式のトリミングの対象となる回路構成と比較して示す部分的な電気回路図である。
【図６】本発明の実施のさらに他の形態によるツェナーザップ方式のトリミングの対象となる回路構成を、従来のツェナーザップ方式のトリミングの対象となる回路構成と比較して示す部分的な電気回路図である。
【図７】従来からの半導体ウエハでツェナーザップ方式のトリミングを行う状態を簡略化して示す電気回路図である。
【符号の説明】
１０ 試験装置
１１，１２，１３，１４，１５，１６ テストプローブ
２０ 半導体ウエハ
２１，８０ 半導体集積回路
２２ 制御回路
２３，９０ 電源
３３，４１，４２，４３，１００，１０１，１０２，…，１０ｎ，１１１，１１２，１１３，１１４，１１５ 抵抗
３４ 負荷回路
５０，５１，５２，５３，１２１，１２２，１２３，１２４ ツェナーダイオード
６０，６１，６２，６３，６４，７０，９１，９２，９３，９４，９５ 接触パッド
７１，７２，７３ スイッチ
８，８２，８３，１３０ メタル配線
【発明の属する技術分野】
本発明は、半導体集積回路をウエハプロセスを経て製造した後、電気的特性を調整するための半導体集積回路のトリミング方法に関する。
【０００２】
【従来の技術】
半導体集積回路（以下、「ＩＣ」と略称することもある）では、多くの半導体回路素子を１枚の半導体ウエハ上に同時に形成しているけれども、ウエハプロセスだけでは所望の電気的特性が得られない場合がある。各種リニアＩＣ、レギュレータ用ＩＣ、赤外線データ通信用ＩＣあるいはリモコン用ＩＣなどでは、ウエハプロセスの後のウエハテスト工程で、半導体集積回路としての電気的特性を調整するトリミングが行われている。一般的なトリミング方法としては、たとえば特開平５−２３２１５１に示されているようなツェナーダイオードのザップによる方法と、メタル配線を溶断あるいはレーザーカットによる方法とが行われている。ツェナーザップ方式と呼ばれるツェナーダイオードのザップによる方法は、特開平５−２６５５８４などにも開示されており、レーザーカット方式よりも簡単な設備でかつ迅速なトリミングが可能となる。
【０００３】
図７は、ウエハテスト工程でツェナーザップ方式のトリミングを行う対象となる回路の一例を示す。この回路は、ＰＮＰトランジスタＱ１およびＱ２でカレントミラー回路を構成し、負荷回路Ａに出力電流Ｉｏを供給する。ＰＮＰトランジスタＱ１のエミッタには抵抗値が２ｋΩの抵抗Ｒが接続される。ＰＮＰトランジスタＱ２のエミッタには、抵抗値が１ｋΩ、２ｋΩ、４ｋΩの抵抗Ｒ１，Ｒ２，Ｒ３が直列に接続される。ＰＮＰトランジスタＱ１，Ｑ２のベースは共通に接続され、さらにＰＮＰトランジスタＱ１のコレクタに接続される。ＰＮＰトランジスタＱ２のコレクタからは、出力電流Ｉｏが負荷Ａに供給される。抵抗Ｒ１，Ｒ２，Ｒ３には、並列にザップ用のツェナーダイオードＺ１，Ｚ２，Ｚ３がそれぞれ接続される。抵抗Ｒ１とツェナーダイオードＺ１のカソード側との接続点には、テストプローブ用の接触パッドＰ１が設けられる。抵抗Ｒ１およびＲ２の接続点で、かつツェナーダイオードＺ１のアノード側とツェナーダイオードＺ２のカソード側との共通接続点には、テストプローブ用の接触パッドＰ２が接続される。抵抗Ｒ２と抵抗Ｒ３の接続点で、かつツェナーダイオードＺ２のアノード側とツェナーダイオードＺ３のカソード側との共通接続点には、テストプローブの接続用の接触パッドＰ３が接続される。抵抗Ｒ３とＰＮＰトランジスタＱ２のエミッタとの接続点には、さらにツェナーダイオードＺ３のアノード側が共通に接続され、さらにテストプローブの接続用の接触パッドＰ４も接続される。
【０００４】
接触パッドＰ１，Ｐ２，Ｐ３，Ｐ４には、接触抵抗ｒ１，ｒ２，ｒ３，ｒ４でテストプローブの針先がそれぞれ接触する。各テストプローブは、試験装置Ｔ内のスイッチＳＷ１，ＳＷ２，ＳＷ３に接続される。スイッチＳＷ１，ＳＷ２，ＳＷ３は、ツェナーダイオードＺ１，Ｚ２，Ｚ３にそれぞれ並列に接続される。
【０００５】
ツェナーザップ方式のトリミングでは、スイッチＳＷ１，ＳＷ２，ＳＷ３のＯＮとＯＦＦとの組合せに対して、所望の出力電流Ｉｏが得られるか否かを判断し、所望のＩｏが得られるスイッチＳＷ１，ＳＷ２，ＳＷ３のＯＮ／ＯＦＦの組合せに従ってツェナーダイオードＺ１，Ｚ２，Ｚ３を個別的に短絡させるザップ処理を行う。ツェナーダイオードＺ１，Ｚ２，Ｚ３は、カソード・アノード間の逆方向電圧がツェナー電圧より小さい範囲で電気的な抵抗値が高く、スイッチＳＷ１，ＳＷ２，ＳＷ３のＯＦＦ状態に相当する。ザップ用のツェナーダイオードＺ１，Ｚ２，Ｚ３に大電流を流すと、ツェナーダイオードＺ１，Ｚ２，Ｚ３の抵抗値を数Ωに下げることができ、抵抗Ｒ１，Ｒ２，Ｒ３の両端間を短絡に近いＳＷ１，ＳＷ２，ＳＷ３のＯＮ状態にすることができる。ただし、１回ザップ処理を行った後では、ツェナーダイオードＺ１，Ｚ２，Ｚ３の抵抗値が元に戻らなくなるので、実際にツェナーダイオードＺ１，Ｚ２，Ｚ３のザップ処理を行う前に、スイッチＳＷ１，ＳＷ２，ＳＷ３のＯＮ／ＯＦＦの組合せで最適な出力電流Ｉｏが得られる状態を求めておき、実際にツェナーダイオードＺ１，Ｚ２，Ｚ３を選択的に短絡させて、スイッチＳＷ１，ＳＷ２，ＳＷ３によって得られた状態を再現させる。
【０００６】
【発明が解決しようとする課題】
図７に示すようなツェナーダイオードＺ１，Ｚ２，Ｚ３を短絡させる際には、テストプローブと接触パッドとを通じて数１００ｍＡ以上の大電流を流す必要がある。このため、テストプローブの接触抵抗ｒ１，ｒ２，ｒ３，ｒ４が大きいと、テストプローブの針先に大電流が集中してテストプローブの針先が損傷劣化する問題がある。また、トリミングを行う前に、抵抗Ｒ１，Ｒ２，Ｒ３のうちのどの抵抗をトリミングするかを、試験装置Ｔ内のスイッチＳＷ１，ＳＷ２，ＳＷ３のＯＮ／ＯＦＦを組合せて、出力電流Ｉｏが最も適切な値になるように選択するけれども、接触抵抗ｒ１，ｒ２，ｒ３，ｒ４の値が大きくなると、正しく選択することができない問題も生じる。さらに、トリミングを行った後のツェナーダイオードＺ１，Ｚ２，Ｚ３の残留抵抗は数Ωとなるけれども、トリミングする際にテストプローブ針の接触抵抗ｒ１，ｒ２，ｒ３，ｒ４が大きいと、ツェナーダイオードＺ１，Ｚ２，Ｚ３に充分な電流を流すことができないので、ツェナーダイオードＺ１，Ｚ２，Ｚ３の残留抵抗もさらに大きくなる。ツェナーダイオードＺ１，Ｚ２，Ｚ３の残留抵抗が大きいときには、半導体集積回路として使用中の経年変化での残留抵抗の増加も大きくなり、出力電流Ｉｏが変化するという信頼性上の問題も生じる。さらに、トリミングを行う際にはツェナーダイオードＺ１，Ｚ２，Ｚ３に数１００ｍＡと大きな電流を流すので、ＩＣ内の他の素子に対して、誤動作の原因となる悪影響を与える恐れもある。
【０００７】
本発明の目的は、ツェナーザップ方式のトリミングを行って、電気的特性に優れた半導体集積回路を確実に得ることができる半導体集積回路のトリミング方法を提供することである。
【０００８】
【課題を解決するための手段】
本発明は、半導体集積回路内に、回路素子に並列にツェナーダイオードを接続しておき、ツェナーダイオードの両端にテストプローブを接続して、ツェナーダイオードを電気的に短絡させるトリミングのためのテストを行い、テスト結果に従ってツェナーザップ方式のトリミングを行うウエハテストでの半導体集積回路のトリミング方法において、
テストプローブを接続した状態での接触抵抗の影響を、テスト時の半導体集積回路の電気的特性と、トリミング後の該半導体集積回路の電気的特性とを測定して比較し、
測定値の差が予め設定される基準値以上となるとき、トリミングが正常に行われないと判定し、テスト結果を不良とすることを特徴とする半導体集積回路のトリミング方法である。
【０００９】
本発明に従えば、半導体集積回路のウエハテストとして、ツェナーザップ方式のトリミングを行うツェナーダイオードの両端に接続するテストプローブの接触抵抗の影響を、半導体集積回路の電気的特性として計測しておく。トリミング後に得られる電気的特性の測定値を電気的特性の計測値と比較し、差が予め設定される基準値以上となるとき、トリミングが正常に行われないと判定してテスト結果を不良とする。テストプローブの接触抵抗が大きくなると、測定値と特性の計測値との差が大きくなるので、テストプローブの接触抵抗の増大を容易に判別し、テストプローブの接触抵抗が大きいことによるトリミングの不具合を除去することができる。
【００１０】
さらに本発明は、半導体集積回路内に、回路素子に並列にツェナーダイオードを接続しておき、ツェナーダイオードの両端にテストプローブを接続して、ツェナーダイオードを電気的に短絡させるトリミングのためのテストを行い、テスト結果に従ってツェナーザップ方式のトリミングを行うウエハテストでの半導体集積回路のトリミング方法において、
テストプローブで、半導体集積回路内の予め定める複数の回路素子の特性を計測し、各プローブについての計測値の比を、該回路素子の特性値の比と比較し、計測値の比と特性値の比との差が予め設定される基準値以上となるとき、トリミングが正常に行われないと判定し、テスト結果を不良とすることを特徴とする半導体集積回路のトリミング方法である。
【００１１】
本発明に従えば、半導体集積回路内の予め定める複数の回路素子の特性をテストプローブを用いて計測し、各プローブについての計測値の比を、回路素子の特性値の比と比較して、計測値の比と特性値の比との差が予め設定される基準値以上となると、トリミングが正常に行われていないと判定する。プローブの接触抵抗が小さければ、計測値の比と特性値の比とは殆ど等しくなり、大きな差は生じない。差が大きいときには、接触抵抗が大きくなっていると判断することができ、テストプローブの接触抵抗が大きいことによるトリミングの不具合を除去することができる。
【００１２】
また本発明は、前記回路素子を、予めメタル配線で短絡させておき、
短絡状態でテストプローブの前記測定を行い、測定後に該メタル配線を除去することを特徴とする。
【００１３】
本発明に従えば、テストプローブの接触抵抗の測定を、回路素子をメタル配線で短絡させた状態で行うので、回路素子に比較して接触抵抗の方が小さくても、高精度で接触抵抗の評価を行うことができる。
【００１４】
また本発明で前記半導体集積回路は、一度トリミングを行った後で、再度トリミングを行うことが可能なように構成され、
一度トリミングを行った後の電気的特性が不良と判断されるときに、再度トリミングを行うことを特徴とする。
【００１５】
本発明に従えば、半導体集積回路は、一度トリミングを行った後で再度トリミングを行うことが可能なように構成され、一度トリミングを行った後の電気的特性が不良のときに再度トリミングを行うので、半導体集積回路としての電気的特性のバラツキを小さくすることができる。
【００２２】
【発明の実施の形態】
図１は、本発明の実施の一形態でウエハテストを行う状態を示す。試験装置１０は、複数のテストプローブ１１，１２，１３，１４，１５，１６で、半導体ウエハ２０の半導体集積回路２１に対するウエハテストを行うことができる。試験装置１０内には、ウエハテストを自動的に行うために制御を行う制御回路２２、およびトリミングを行うための電流を供給する電源２３も含まれる。半導体集積回路２１内には、ＰＮＰトランジスタ３１，３２によるカレントミラー回路が構成され、ＰＮＰトランジスタ３１，３２のベースおよびＰＮＰトランジスタ３１のコレクタは共通接続されている。ＰＮＰトランジスタ３１のエミッタと正電源Ｖｃｃとの間には、抵抗値Ｒ＝２ｋΩの抵抗３３が接続される。ＰＮＰトランジスタ３２のコレクタと接地ＧＮＤとの間には負荷回路３４が接続される。ＰＮＰトランジスタ３２のエミッタと正電源Ｖｃｃとの間には、抵抗値Ｒ１＝１ｋΩ，Ｒ２＝２ｋΩ，Ｒ３＝４ｋΩの抵抗４１，４２，４３が直列に接続される。各抵抗４１，４２，４３には、ザップ用のツェナーダイオード５１，５２，５３がそれぞれ並列に接続される。半導体集積回路２１には、正電源Ｖｃｃ接続用に接触パッド６０が設けられ、さらにツェナーダイオード５１，５２，５３の両端に接続される接触パッド６１，６２，６３，６４が設けられ、接地ＧＮＤ側の接続パッド７０も設けられる。試験装置１０と半導体集積回路２１の接触パッド６１，６２，６３，６４との間は、複数のテストプローブ１１，１２，１３，１４で電気的に接続される。半導体集積回路２１を動作させるための電力供給は、試験装置１０と半導体集積回路２１の接続パッド６０，７０との間を、テストプローブ１５，１６でそれぞれ接続して行われる。
【００２３】
試験装置１０による半導体集積回路２１のトリミングは、負荷回路３４に所定の出力電流Ｉｏを供給するために行われる。
【００２４】
出力電流Ｉｏは、カレントミラー回路を構成する一方のＰＮＰトランジスタ３１のコレクタ電流Ｉ１ や、ＰＮＰトランジスタ３１，３２間の特性のバラツキなどによって変化する。この変化を補って、所望の出力電流Ｉｏを得るため、カレントミラー回路の他方のＰＮＰトランジスタ３２のエミッタと正電源Ｖｃｃとの間の抵抗４１，４２，４３を組合わせて合成する。実際にツェナーダイオード５１，５２，５３を短絡させる前に、試験装置１０内のスイッチ７１，７２，７３のＯＮ／ＯＦＦの組合わせを変えて、出力電流Ｉｏの変化を計測し、最適な計測値が得られるＯＮ／ＯＦＦの組合わせに相当する状態となるように、ツェナーダイオード５１，５２，５３を選択的に短絡させて、トリミングを行う。スイッチ７１，７２，７３は、たとえばリレーを用いて形成され、制御回路２２から駆動して、接点のＯＮ／ＯＦＦ切換えが可能である。
【００２５】
図２は、図１の実施形態で、半導体集積回路２１を製造する全体的な製造工程を示す。ステップａ１から製造を開始し、ステップａ２では半導体ウエハとし２０を製造するウエハプロセスを行う。ステップａ３では、テストプローブ１１，１２，１３，１４と接触パッド６１，６２，６３，６４とを接触させる。スイッチ７１，７２，７３をＯＮ／ＯＦＦの全ての組合わせで開閉し、負荷回路３４の出力電流Ｉｏなどの電気的特性の計測値が最も理想的な値となるように、トリミングするツェナーダイオード５１，５２，５３の組合わせを選ぶ。次にステップａ４で、選ばれたツェナーダイオード５１，５２，５３を選択的に短絡させるトリミングを行う。このとき、テストプローブ１１，１２，１３，１４の接触パッド６１，６２，６３，６４への接触抵抗ｒ１，ｒ２，ｒ３，ｒ４が大きいほど、トリミングする前とトリミングした後とにおける電気的特性の計測値の差は大きくなる。この計測値の差をテストすることによって、テストプローブ１１，１２，１３，１４の針先の接触抵抗が大きいことによるトリミングの不具合を除去することができる。
【００２６】
ステップａ５では、テストプローブ１１，１２，１３，１４の針先を接触パッド６１，６２，６３，６４から離し、半導体集積回路２１についてステップａ３と同一の電気的特性を計測する。ステップａ６では、ステップａ３でのトリミング前の電気的特性の計測値と、ステップａ５でのトリミング後の電気的特性の計測値との差が、予め設定される基準値よりも小さいか否かを判定する。差が小さければ、ステップａ７で、１つの半導体集積回路２１についてのトリミング工程は終了し、半導体ウエハ２０上の他の半導体集積回路２１についてのトリミング工程に移る。ステップａ６で、計測値の差が基準値以上あると判定されるときは、トリミングが正常に行われていないと判定し、テストを不良判定とする。
【００２７】
なお、ステップａ５で行うトリミング後の電気的特性の計測以降は、ウエハテストの工程ではなく、各半導体集積回路２１を半導体ウエハ２０から切離した後で行うこともできる。最終的な製品により近い状態で、信頼性のある計測を行うことができるからである。また、計測する電気的特性としては、カレントミラー回路から負荷回路３４に供給される出力電流Ｉｏばかりではなく、バンドパスフィルタの中心周波数や定電圧レギュレータの基準電圧等、半導体集積回路２１の構成に応じて、種々のものを対象とすることができる。
【００２８】
本実施形態のテスト方法では、トリミングした後でテストプローブ１１，１２，１３，１４の良否を判定するため、テストプローブ１１，１２，１３，１４の針先の接触抵抗が大きい場合、テストプローブ１１，１２，１３，１４の針先を損傷する可能性が大きい。すなわち、テスト方法としての原理上、テストプローブ１１，１２，１３，１４の針先の接触抵抗不良が発生したときには、必ずトリミング不良品が発生することになる。
【００２９】
図１の半導体集積回路２１では、抵抗３１，３２，３３の抵抗値の比が、Ｒ１：Ｒ２：Ｒ３＝１：２：４となっている。この比率のバラツキを、半導体集積回路２１の同一のチップ内では極めて小さくしうることが知られている。図１で、半導体集積回路２１内のトリミングの対象となる抵抗をテストプローブを用いて測定する場合、たとえば抵抗３１と抵抗３２との計測値は、（Ｒ１＋ｒ１＋ｒ２）と（Ｒ２＋ｒ２＋ｒ３）となる。この２つの計測値の比（Ｒ２＋ｒ２＋ｒ３）／（Ｒ１＋ｒ１＋ｒ２）は、接触抵抗が大きいほど、Ｒ２／Ｒ１≒２からずれてくる。この比が、予め定められる基準値以上であれば接触抵抗が大きいと判定し、トリミングする前に不良判定を行って、テストプローブ１１，１２，１３，１４の針先の損傷を防ぎ、トリミング不良品の発生を防止することができる。
【００３０】
また、トリミングで選択する全ての組合わせについて抵抗計測値の比をテストすることによって、１つの組合わせではテストプローブ１１，１２，１３，１４の針先の接触抵抗が半導体集積回路２１内の抵抗比と同じ比で大きくなることがあっても、他の組合わせでについての抵抗比の比較で、テストプローブ１１，１２，１３，１４の針先の接触抵抗が大きい不良を、確実に検出することができる。
【００３１】
図３は、本発明の実施の他の形態として、抵抗測定における測定精度の向上を図ることができる半導体集積回路８０の部分的な構成を示す。本実施形態で、図１の実施形態に対応する部分には、同一の参照符を付して、重複する説明を省略する。本実施形態のザップ用のツェナーダイオード５１，５２，５３には、並列に、短絡用のメタル配線８１，８２，８３によるパターンが設けられている。メタル配線８１，８２，８３の電気的抵抗値は、抵抗４１，４２，４３の抵抗値Ｒ１，Ｒ２，Ｒ３に比較して充分に小さく、直接テストプローブ１１，１２，１３，１４の針先の接触抵抗を測定することができる。
【００３２】
図１の構成では、テストプローブ１１，１２，１３，１４の針先の接触抵抗ｒ１，ｒ２，ｒ３，ｒ４を計測しようとすると、抵抗４１，４２，４３の抵抗値Ｒ１，Ｒ２，Ｒ３，Ｒ４を含めて計測しなければならない。接触抵抗ｒ１，ｒ２，ｒ３，ｒ４は大きくなっても、約数オーム程度であり、数ｋΩの抵抗値Ｒ１，Ｒ２，Ｒ３に比較すれば未だ充分に小さい。抵抗の計測は、計測器を抵抗値Ｒ１，Ｒ２，Ｒ３測定用の測定レンジに切換えて行う必要があり、小さい抵抗ｒ１，ｒ２，ｒ３，ｒ４の変化による寄与分を充分な精度で計測することはできない。本実施形態では、直接テストプローブ１１，１２，１３，１４の針先の接触抵抗ｒ１，ｒ２，ｒ３，ｒ４を計測することができるので、信頼性の高い確実な判定を行うことができる。
【００３３】
図４は、図３の実施形態で図１と同様な半導体集回路２１を製造する全体的な工程を示す。ステップｂ１からステップｂ２までは、図２のステップａ１からステップａ２までの各ステップと基本的には同等である。ステップｂ３では、テストプローブ１１，１２，１３，１４の針先の接触抵抗ｒ１，ｒ２，ｒ３，ｒ４を計測する。計測値は、接触抵抗ｒ１，ｒ２，ｒ３，ｒ４のうちの２つの組合わせの和となる。メタル配線８１，８２，８３の抵抗値がテストプローブ１１，１２，１３，１４の針先の接触抵抗ｒ１，ｒ２，ｒ３，ｒ４に比較して充分に小さいので、抵抗４１，４２，４３の抵抗値Ｒ１，Ｒ２，Ｒ３の測定レンジとは関係なく、接触抵抗ｒ１，ｒ２，ｒ３，ｒ４に適合した測定レンジで、精度良く計測を行うことができる。
【００３４】
ステップｂ４では、接触抵抗の計測値を予め設定される基準値と比較し、接触抵抗が基準値より小さければ、ステップｂ５で接触パッド６１，６２，６３，６４間を短絡しているメタル配線８１，８２，８３を溶断させて切離す。溶断は、レーザを用いたり、大電流を流したりして行うことができる。次に、ステップｂ６で、ツェナーザップ方式のトリミングを行い、ステップｂ７で１つの半導体集積回路８０についてのウエハテストの工程を終了する。ステップｂ４で、計測値が基準値以上となるときは、ステップｂ８でテスト結果不良と判定する。
【００３５】
以上説明した実施形態では、ザップ用のツェナーダイオード５１，５２，５３は３つ設けられ、組合わされる抵抗４１，４２，４３も３つ設けられ、接触パッド６１，６２，６３，６４は４つ設けられている。同様な構成で、一般に、１以上の数ｎ組のツェナーダイオードおよび回路素子と、ｎ＋１の接触パッドを設ければ、他の数の場合も、同様なザップ方式のトリミングをおこなうことができる。また、トリミングの対象となる電子回路素子は、抵抗４２，４３，４４ばかりではなく、コンデンサなどであってもよい。さらに、トリミングによる特性調整の対象となる回路は、カレントミラー回路ばかりではなく、他の種類の回路でも同様に、本発明を適用することができる。
【００３６】
図５は、本発明の実施のさらに他の形態として、ツェナーザップ方式によるトリミングに好適な半導体集積回路の部分的な構成を示す。図５（ａ）は、一般的なツェナーザップ方式の構成を示し、図５（ｂ）は、本実施形態の構成を示す。ツェナーザップ方式によるツェナーダイオード５０の短絡時には、電源９０から接触パッド９１，９２を介して、数１００ｍＡに達する大電流ｉz を流す必要がある。このとき、ツェナーダイオード５０のカソードとアノードとの間には、ツェナー電圧以上の電圧が印加され、半導体集積回路内の他の素子にも大きな電流が流れる。たとえば、図５（ａ）に示すように、ツェナーダイオード５０に並列に接続され、トリミングによる選択の対象になる抵抗１００にも電流ｉR が流れる。抵抗１００は半導体集積回路として形成されており、短時間でも大電流が流れると、発熱などによって、抵抗値が変化してしまうなどの悪影響を受けるおそれがある。
【００３７】
図５（ｂ）に示すように、本実施形態では、トリミングの対象になる抵抗を複数の抵抗１０１，１０２，…，１０ｎの並列接続で構成する。ここで、ｎは２以上の整数である。トリミング時に、各並列抵抗１０１，１０２，…，１０ｎに流れる電流ｉ１ ，ｉ２ ，…，ｉｎ は、図５（ａ）のｉＲ に比べて減少し、悪影響を低減することができる。トリミング時に、抵抗値が変化してしまうと、電気的特性を向上させるトリミングで、かえって電気的特性を低下させてしまうおそれもある。本実施形態では、トリミング時の悪影響を低減し、トリミングによって確実に電気的特性の向上を図ることができる。
【００３８】
図６は、本発明の実施のさらに他の形態として、ツェナーザップ方式によるトリミングに好適な半導体集積回路の部分的な構成を示す。図６（ａ）は、一般的なツェナーザップ方式の構成を示し、図６（ｂ）は、本実施形態の構成を示す。図６（ａ）に示すように、接触パッド９１，９２，９３間に抵抗１１１，１１２およびツェナーダイオード１２１，１２１を設けて、抵抗１１１，１１２をツェナーザップ方式のトリミングによって１回だけ選択することができる。
【００３９】
たとえば、ツェナーダイオード１２１，１２２を短絡させないで、ウエハプロセスで製造したままにしておくと、接触パッド９１，９３間の抵抗値は、抵抗１１１，１１２の直列抵抗としての抵抗値Ｒ＋２Ｒ＝３Ｒとなる。ツェナーダイオード１２１，１２２の一方のみを短絡させると、接触パッド９１，９３間の抵抗値は、２ＲまたはＲとなる。ツェナーダイオード１２１，１２２の両方を短絡させると、接触パッド９１，９３間の抵抗値は接触抵抗によるもののみとなり、殆ど０となる。すなわち、０，Ｒ，２Ｒ，３Ｒのいずれかの抵抗値を得ることができる。接触パッド９１，９２，９３に対するテストプローブの針先の接触抵抗が定常的に大きなバラツキを有しているような場合や、トリミング前の計測精度が低いためにトリミング後の特性バラツキが大きいような場合、１回だけのトリミングでは充分な電気的特性を得ることができない。
【００４０】
図６（ｂ）に示すように、本実施形態では、一旦トリミングを行った後でも、再トリミングを行って、電気的特性の向上を図ることができる。本実施形態では、図６（ａ）に示すような抵抗値がＲ，２Ｒの抵抗１１１，１１２とザップ用ツェナーダイオード１２１、１２２との並列回路に、直列に抵抗値がＲ／２である抵抗１１３を接続している。また、抵抗１１１，１１２には、抵抗１１４，１１５とツェナーダイオード１２３，１２４との直列回路がそれぞれ並列に接続されている。抵抗１１４，１１５の抵抗値は、それぞれＲ，６Ｒである。また、抵抗１１３には並列にメタル配線１３０が設けられている。
【００４１】
ウエハプロセスで製造されたままの状態では、抵抗１１３の両端間はメタル配線１３０で短絡され、ツェナーダイオード１２３，１２４は短絡されていないので、接続パッド９１，９２，９３に関する図６（ｂ）の電気的特性は、図６（ａ）と同様であり、トリミングに関しても同様に行うことができる。
【００４２】
一旦トリミングを行って、特性評価を行い、テスト基準から外れると判断される場合は、メタル配線１３０を溶断させる。接触パッド９４と接触パッド９１との間の短絡状態が解除され、接触パッド９４と他の接触パッド９１，９２，９３との間でＲ／２の抵抗値を増加させることができる。
【００４３】
また、１回目のトリミングで、ツェナーダイオード１２１を短絡させないで残しておいた場合、接触パッド９１，９５を用いてツェナーダイオード１２３を短絡させれば、接触パッド９１，９２間の抵抗値を、抵抗１１１のみによるＲから、抵抗１１１，１１４の並列接続によるＲ／２となるように、Ｒ／２だけ減少させることができる。
【００４４】
また、１回目のトリミングで、ツェナーダイオード１２２を短絡させないで残しておいた場合、接触パッド９２，９５を用いてツェナーダイオード１２４を短絡させれば、接触パッド９２，９３間の抵抗値を、抵抗１１２のみによる２Ｒから、抵抗１１２，１１５の並列接続による３Ｒ／２となるように、Ｒ／２だけ減少させることができる。
【００４５】
本実施形態では、１回目のトリミングで抵抗値がＲずつ変えられ、再トリミングでＲ／２ずつさらに抵抗値を増減することができる。本実施例の考え方は、他の抵抗値の組合わせにも同様に適用することができる。このように、再トリミング可能な回路部分を、半導体集積回路内に形成しておくことによって、テストプローブの針先の接触パッドへの接触抵抗の増加などに起因する特性バラツキを、調整によって低減することができる。
【００４６】
以上説明した各実施形態によれば、次のような効果が得られる。
（ｉ）ツェナーザップトリミングを行うウエハテストの工程で、テストプローブの針先の劣化やトリミング精度の低下を低減することができる。
（ｉｉ）テストプローブの針先の接触抵抗値の評価に、高い測定精度を必要としないため、テストに要するコストを低減することができる。
（ｉｉｉ）ツェナーザップ方式のトリミングの際に流す大電流による他の回路素子へのダメージを低減し、信頼性の低下を抑制することができる。
（ｉｖ）トリミング後の特性のバラツキを低減することができる。
【００４７】
【発明の効果】
以上のように本発明によれば、テストプローブ接触抵抗の影響を、半導体集積回路としてのトリミング後の電気的特性を計測して、計測値のずれの大きさから接触抵抗が大きくなっているか否かを判断するので、テストプローブの接触抵抗の増大の程度を容易に判断し、接触抵抗増大の影響による不具合を回避することができる。
【００４８】
さらに本発明によれば、半導体集積回路内の回路素子の特性をテストプローブを用いて計測し、計測値の比と特性値の比との差に基づいてテストプローブの接触抵抗を評価するので、実際にトリミングを行わないでもテストプローブの良否を判断することができる。
【００４９】
また本発明によれば、回路素子をメタル配線で短絡させておくことによって、テストプローブの接触抵抗の評価を精度よく行うことができる。
【００５０】
また本発明によれば、一度トリミングを行った後の半導体集積回路の電気的特性が好ましくなくても、再トリミングによって電気的特性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態としての半導体ウエハ２０でツェナーザップ方式のトリミングを行う状態を簡略化して示す電気回路図である。
【図２】図１の実施形態で、半導体集積回路２１を製造する概略的な工程を示すフローチャートである。
【図３】本発明の実施の他の形態としての半導体集積回路８０で、テストプローブの針先の接触抵抗評価のためのメタル配線が施されている状態を簡略化して示す部分的な電気回路図である。
【図４】図２の実施形態で、半導体集積回路８０を製造する概略的な工程を示すフローチャートである。
【図５】本発明の実施のさらに他の形態によるツェナーザップ方式のトリミングの対象となる回路構成を、従来のツェナーザップ方式のトリミングの対象となる回路構成と比較して示す部分的な電気回路図である。
【図６】本発明の実施のさらに他の形態によるツェナーザップ方式のトリミングの対象となる回路構成を、従来のツェナーザップ方式のトリミングの対象となる回路構成と比較して示す部分的な電気回路図である。
【図７】従来からの半導体ウエハでツェナーザップ方式のトリミングを行う状態を簡略化して示す電気回路図である。
【符号の説明】
１０ 試験装置
１１，１２，１３，１４，１５，１６ テストプローブ
２０ 半導体ウエハ
２１，８０ 半導体集積回路
２２ 制御回路
２３，９０ 電源
３３，４１，４２，４３，１００，１０１，１０２，…，１０ｎ，１１１，１１２，１１３，１１４，１１５ 抵抗
３４ 負荷回路
５０，５１，５２，５３，１２１，１２２，１２３，１２４ ツェナーダイオード
６０，６１，６２，６３，６４，７０，９１，９２，９３，９４，９５ 接触パッド
７１，７２，７３ スイッチ
８，８２，８３，１３０ メタル配線
Claims (4)
- 半導体集積回路内に、回路素子に並列にツェナーダイオードを接続しておき、ツェナーダイオードの両端にテストプローブを接続して、ツェナーダイオードを電気的に短絡させるトリミングのためのテストを行い、テスト結果に従ってツェナーザップ方式のトリミングを行うウエハテストでの半導体集積回路のトリミング方法において、
テストプローブを接続した状態での接触抵抗の影響を、テスト時の半導体集積回路の電気的特性と、トリミング後の該半導体集積回路の電気的特性とを測定して比較し、
測定値の差が予め設定される基準値以上となるとき、トリミングが正常に行われないと判定し、テスト結果を不良とすることを特徴とする半導体集積回路のトリミング方法。 - 半導体集積回路内に、回路素子に並列にツェナーダイオードを接続しておき、ツェナーダイオードの両端にテストプローブを接続して、ツェナーダイオードを電気的に短絡させるトリミングのためのテストを行い、テスト結果に従ってツェナーザップ方式のトリミングを行うウエハテストでの半導体集積回路のトリミング方法において、
テストプローブで、半導体集積回路内の予め定める複数の回路素子の特性を計測し、各プローブについての計測値の比を、該回路素子の特性値の比と比較し、
計測値の比と特性値の比との差が予め設定される基準値以上となるとき、トリミングが正常に行われないと判定し、テスト結果を不良とすることを特徴とする半導体集積回路のトリミング方法。 - 前記回路素子を、予めメタル配線で短絡させておき、
短絡状態でテストプローブの前記測定を行い、測定後に該メタル配線を除去することを特徴とする請求項１または２記載の半導体集積回路のトリミング方法。 - 前記半導体集積回路は、一度トリミングを行った後で、再度トリミングを行うことが可能なように構成され、
一度トリミングを行った後の電気的特性が不良と判断されるときに、再度トリミングを行うことを特徴とする請求項１〜３のいずれかに記載の半導体集積回路のトリミング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23776298A JP3571926B2 (ja) | 1998-08-24 | 1998-08-24 | 半導体集積回路のトリミング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23776298A JP3571926B2 (ja) | 1998-08-24 | 1998-08-24 | 半導体集積回路のトリミング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000068459A JP2000068459A (ja) | 2000-03-03 |
| JP3571926B2 true JP3571926B2 (ja) | 2004-09-29 |
Family
ID=17020083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23776298A Expired - Fee Related JP3571926B2 (ja) | 1998-08-24 | 1998-08-24 | 半導体集積回路のトリミング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3571926B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102520332B (zh) * | 2011-12-15 | 2014-12-31 | 无锡中星微电子有限公司 | 晶圆测试装置及方法 |
| CN102662092B (zh) * | 2012-04-28 | 2014-12-31 | 无锡中星微电子有限公司 | 晶圆测试装置及方法 |
-
1998
- 1998-08-24 JP JP23776298A patent/JP3571926B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000068459A (ja) | 2000-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5568054A (en) | Probe apparatus having burn-in test function | |
| US7567091B2 (en) | Method for isolating a short-circuited integrated circuit (IC) from other ICs on a semiconductor wafer | |
| US20180145026A1 (en) | Method for adjusting circuit characteristics with trimming technology in integrated circuits | |
| US20100225343A1 (en) | Probe card, semiconductor testing device including the same, and fuse checking method for probe card | |
| US20030234659A1 (en) | Electrical isolation between pins sharing the same tester channel | |
| EP0720023B1 (en) | Test method for power integrated devices | |
| US6297659B1 (en) | Test system for testing semiconductor device | |
| JP3571926B2 (ja) | 半導体集積回路のトリミング方法 | |
| US6188235B1 (en) | System and method for verifying proper connection of an integrated circuit to a circuit board | |
| JP4219489B2 (ja) | 回路基板検査装置 | |
| GB2387445A (en) | Measuring junction leakage in a semiconductor device | |
| US6586985B1 (en) | Methods and apparatus for trimming packaged electrical devices | |
| JP2001053120A (ja) | 過電流検出機能付半導体集積回路およびその製造方法 | |
| JP2822999B2 (ja) | 高温不良選別装置及び高温不良選別方法 | |
| JP3606994B2 (ja) | 出力電流制限回路及び出力電流制限回路における出力電流調整方法 | |
| JP3084857B2 (ja) | 電力用半導体装置の熱抵抗測定方法 | |
| JP2002156402A (ja) | 半導体素子の特性検査方法及び装置 | |
| JPH08330368A (ja) | 半導体回路装置群及びそのプローブ試験方法 | |
| JP3955714B2 (ja) | 電気的にプログラミング可能な要素のプログラミング用の回路装置 | |
| JP3228165B2 (ja) | トリミング方法 | |
| JP3669516B2 (ja) | 電源供給装置及び電源供給方法 | |
| JP6255833B2 (ja) | 基板検査方法及び基板検査装置 | |
| JP3927251B2 (ja) | 半導体装置 | |
| JPH09243715A (ja) | 集積回路装置の電圧測定方法 | |
| JP2005191037A (ja) | 半導体集積回路の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040625 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070702 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |