JP3955714B2 - 電気的にプログラミング可能な要素のプログラミング用の回路装置 - Google Patents
電気的にプログラミング可能な要素のプログラミング用の回路装置 Download PDFInfo
- Publication number
- JP3955714B2 JP3955714B2 JP2000133724A JP2000133724A JP3955714B2 JP 3955714 B2 JP3955714 B2 JP 3955714B2 JP 2000133724 A JP2000133724 A JP 2000133724A JP 2000133724 A JP2000133724 A JP 2000133724A JP 3955714 B2 JP3955714 B2 JP 3955714B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- programmable
- programming
- programmable element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Description
【発明の属する技術分野】
本発明は、電気的にプログラミング可能な要素のプログラミング用の回路装置であって、プログラミング可能な要素を有しており、該プログラミング可能な要素には、入力側及び出力側が設けられており、プログラミング可能な要素の入力側と出力側との間の導体路抵抗は、電流又は電圧によって持続的に変化可能であり、スイッチング可能な要素を有しており、該スイッチング可能な要素は、プログラミング可能な要素のプログラミング用の制御信号を用いて制御される区間及び制御端子を有しており、回路装置で、スイッチング可能な要素の制御される区間と、プログラミング可能な要素とは、2つの給電電位用の2つの端子間に直列接続されており、回路装置で、プログラミング可能な要素は、第1の給電電位用の端子と接続されており、スイッチング可能な要素は、第2の給電電位用の端子と接続されている回路装置に関する。
【0002】
【従来の技術】
集積回路は、エラー状態の回路部の修理のために、冗長回路を有することが屡々ある。殊に、集積メモリ回路の場合、エラー状態の回路部は、例えば、欠落したメモリセルの通常のワード線乃至ビット線であり、この欠落したメモリセルのワード線乃至ビット線は、冗長ワード線又はビット線によって代替される。そのために、集積メモリが、例えば、自己テスト装置を用いて検査され、続いて、冗長要素のプログラミングが行われる。その際、冗長回路は、プログラミング可能な要素を、例えば、電気ヒューズの形式で有しており、この電気ヒューズは、代替すべき線路のアドレスを記憶するために使用される。電気ヒューズは、導体路抵抗が持続的に変化可能である電気接続要素である。この電気接続要素は、集積回路の製造プロセスの終わりで、所謂バーニング電圧(Brennspannung/burning voltage)の印加を用いてプログラミング可能である。
【0003】
プログラミングのために、回路には、通常のように、外部から高い電位レベルの作動電圧が印加される。電気的にプログラミング可能な要素のプログラミング過程は、その際、例えば、導体路抵抗を持続して変化させる高い電流を用いて行われ、その際、例えば、この高い電流により、相応の電気ヒューズを溶断させる。
【0004】
プログラミング可能な要素のプログラミングのために実行されるプログラミング過程又はバーニング過程(Brennvorgang)を常に高い信頼度で行うことができることが分かっている。更に、複数のプログラミング要素のプログラミングの際、プログラミング可能な各要素の1つの作動電圧の所要持続期間は、他のプログラミング可能な要素の所要持続期間とは異なっている。これは、例えば、プログラミング可能な要素の既存の製造許容偏差から形成することができる。作動過程の持続時間は、通常のように、全てのプログラミングされる各要素に対して統一的に選定され、例えば、集積回路の内部制御部を介して予め調整されている。その結果、行うべきプログラミング過程全ての予め設定される統一的な持続時間では、この持続時間は、比較的余裕を持って選定する必要があり、従って、出来る限り全てのプログラミング可能な要素は完全にプログラミングされる。しかし、この結果、プログラミング可能な多数の各要素を続けてプログラミングする、集積回路のテスト時間は、著しく増大することがある。
【0005】
この過程の終わりに、プログラミング可能な各要素のプログラミングがうまく実行されるかどうか監視されない場合、エラー状態のプログラミングされた要素がある場合、当該の集積回路の質上の欠陥が誰にも気づかれないうちに生じることがある。
【0006】
従来技術では、通常、プログラミングすべき各要素の所要のプログラミング又はバーニング過程を全て実行して、後から監視される。その種の検査結果が出た後、当該回路にもう一度バーニング過程が実行されるかどうか、判定することができる。その結果、集積回路が完成する迄の持続時間が更に長くなってしまう。他方、更に続けてバーニング過程が行われない場合、集積回路は、例えば、エラー状態であるとされる。その結果、複数の集積回路の製造過程中、申し分のない質を有する集積回路の歩留まりが低下してしまう。
【0007】
【発明が解決しようとする課題】
本発明の課題は、プログラミング過程中、電気的にプログラミング可能な要素のバーニング過程を監視することができる、電気的にプログラミング可能な要素のプログラミング用の回路装置を提供することにある。
【0008】
【課題を解決するための手段】
この課題は、本発明によると、プログラミング可能な要素を有しており、該プログラミング可能な要素には、入力側及び出力側が設けられており、プログラミング可能な要素の入力側と出力側との間の導体路抵抗は、電流又は電圧によって持続的に変化可能であり、スイッチング可能な要素を有しており、該スイッチング可能な要素は、プログラミング可能な要素のプログラミング用の制御信号を用いて制御される区間及び制御端子を有しており、回路装置で、スイッチング可能な要素の制御される区間と、プログラミング可能な要素とは、2つの給電電位用の2つの端子間に直列接続されており、回路装置で、プログラミング可能な要素は、第1の給電電位用の端子と接続されており、スイッチング可能な要素は、第2の給電電位用の端子と接続されており、プログラミング可能な要素の出力側は、第1の給電電位用の端子とは反対側の端子であり、監視回路が、プログラミング過程を特徴付ける電気特性量の測定のために、プログラミング可能な要素とスイッチング可能な要素との直列回路に接続されており、監視回路は、電流ミラー回路を有しており、該電流ミラー回路は、入力路及び当該入力路に依存して制御される出力路を有しており、電流ミラー回路の入力路は、プログラミング可能な要素の出力側に接続されており、電流ミラー回路の前記出力路は、出力端子に接続されており、該出力端子からは、プログラミング過程を特徴付ける特性量が取り出し可能であるようにすることによって解決される。
【0009】
【発明の実施の形態】
本発明の有利で合目的的な構成は、従属請求項に記載されている。
【0010】
回路装置は、プログラミング可能な要素を有しており、該プログラミング可能な要素の導体路抵抗は、電流又は電圧によって持続的に変化可能であり、並びに、スイッチング可能な要素を有しており、該スイッチング可能な要素は、プログラミング可能な要素のプログラミング用の制御信号を用いて制御される区間及び制御端子を有している。プログラミング可能な要素とスイッチング可能な要素は、2つの給電電位間に直列接続されている。その際、プログラミング可能な要素は、第1の給電電位用の端子と接続されており、スイッチング可能な要素は、第2の給電電位用の端子と接続されている。電気的にプログラミング可能な要素は、第1の給電電位乃至バーニング電圧の値を受け取り、第2の給電電位は、基準電圧の値を受け取る。この直列回路に対して、第1の給電電位用の端子と第2の給電電位用の端子との間に、監視回路が、プログラミング過程を特徴付ける電気特性量の測定のために直列接続されている。その際、特性量は、バーニング過程が終了されるかどうか、又は、何時終了されるかについて推定するのに使用される。
【0011】
そうすることにより、集積回路は、プログラミングすべき要素自体のバーニング過程を監視することができる。この監視情報を用いて、プログラミング過程に、このプログラミング過程を自動的に制御する制御過程を統合することができる。これは、例えば、チップ上に集積化された監視回路を用いて実施することができ、この監視回路は、監視回路の測定をステップ状に評価し、この情報を用いてバーニング過程を監視する。このようにして、プログラミング過程の間、このバーニング過程を制御することができる。予め調整された持続時間に対して、プログラミング過程を相応に延長させることができ、その結果、これは時間に応じて終了され、新たにプログラミング過程を開始する必要はない。同様に、プログラミング過程が完全に終了されると即座に、プログラミング過程が自動的に短縮することができる。両方の場合、プログラミング可能な要素を完全にプログラミングするのに必要な持続時間を最小にすることができるようになる。
【0012】
更に、本発明の回路装置は、有利には、集積回路内で使用することができ、この集積回路は、自己修理機能を有する自己テスト装置を有している。プログラミング過程の自動制御により、その種の回路で、実行される自己修理の質を向上させることができる。
【0013】
本発明の実施例では、測定される特性量として、第1の給電電位用の端子と第2の給電電位用の端子との間の直列回路の電流が利用される。電位差によって、プログラミング可能な要素とスイッチング可能な要素との直列回路内に、プログラミング可能な要素の導体路抵抗の変化の結果同様に値が変化する電流が流れる。このバーニング電流は、バーニング過程の経過に伴って有意味に変化する。電気ヒューズの場合には、急激に変化する。この変化が生じると即座に、電気ヒューズは完全にプログラミングされているものとすることができる。
【0014】
バーニング電流の測定用の監視回路の簡単な構成によると、電流ミラー回路を有しており、該電流ミラー回路は、当該電流ミラー回路の入力路が、プログラミング可能な要素とスイッチング可能な要素との直列回路に対して直列に接続されている。評価のために利用される監視回路の出力信号用の端子は、電流ミラー回路の出力路に接続されている。電流ミラー回路を用いることによって、プログラミング可能な要素とスイッチング可能な要素との直列回路のバーニング電流と、電流ミラー回路の出力路の測定電流とを完全に減結合することができる。更に、電流ミラー回路の入力路内のバーニング電流と、電流ミラー回路の出力路内の測定電流との比例関係によって、バーニング電流の経過特性を簡単に再構成することができる。
【0015】
別の実施例では、特性量として、プログラミング可能な要素の、第1の給電電位とは反対側の端子の電圧電位が利用される。この値は、プログラミング可能な要素の導体路抵抗の大きさ及びバーニング電流の高さに接続されたスイッチング可能な要素の順方向抵抗の大きさに依存し、同様に、プログラミングの過程で変化する。この実施例は、バーニング電流を直接測定することに対して、プログラミング可能な要素及びスイッチング可能な要素との直列回路内に別の構成素子を設ける必要はないという利点を有している。第1の給電電位と第2の給電電位との間の高い電位差に基づいて、この構成素子は、比較的大きく選定することができ、その結果、多数のプログラミング可能な要素により、所要スペースが大きくなる。
【0016】
この実施例は、例えば、電流ミラー回路を有しており、該電流ミラー回路は、当該電流ミラー回路は、入力路の第1の端子が、プログラミング可能な要素の、第1の給電電位とは反対側の端子に接続されており、入力路の第2の端子が、第2の給電電位の端子に接続されている監視回路により実施される。監視回路の出力信号用の端子は、電流ミラー回路の出力路に接続されている。電位差に比例して入力路内に生じる電流は、出力路内に反映され、監視回路の出力信号を用いて測定可能である。
【0017】
【実施例】
以下、図示の実施例を用いて、本発明を詳細に説明する。
【0018】
図1には、入力側E及び出力側Aを有する、プログラミング可能な要素Fを有する回路装置が図示されており、この回路装置の、入力側Eと出力側Aとの間の導体路抵抗が、ここでは、電流によって持続的に変化可能である。回路装置は、更にスイッチング可能な要素T1を有しており、この要素T1は、プログラミング可能な要素Fのプログラミング用の制御信号での被制御区間と制御端子S1を有している。スイッチング可能な要素T1は、ここでは、トランジスタとして構成されている。プログラミング可能な要素F及びスイッチング可能な要素T1の被制御区間は、直列接続されており、給電電圧電位V1及びV2に接続されている。プログラミング過程中、例えば、電位V1は、作動電圧の値であり、電位V2は、基準電圧の値である。スイッチング可能な要素T1の制御入力側S1を介して、プログラミング可能な要素Fのプログラミング過程が開始される。スイッチング可能な要素T1は、導電接続され、作動電圧が印加され、それに続いて、電位V1及びV2の各端子間の電位差に基づいて、高い電流がプログラミング可能な要素Fを通って流れる。
【0019】
更に、プログラミング可能な要素F及びスイッチング可能な要素T1の直列接続に対して、監視回路1が直列に接続されている。この監視回路は、プログラミング過程にとって特徴的な電気特性量を測定する。測定結果は、監視回路1の出力側Cから取り出すことができる。
【0020】
図2には、図1の監視回路1の実施例が図示されている。この監視回路1は、トランジスタT11及びT12によって形成された電流レベルを有している。トランジスタT11の制御区間は、その際、電流ミラー回路の入力路を形成し、トランジスタT12の制御区間は、電流ミラー回路の出力路を形成する。電流ミラー回路の入力路は、プログラミング可能な要素Fとスイッチング可能な要素T1の直列回路に対して直列に接続されており、この実施例では、プログラミング可能な要素Fとスイッチング可能な要素T1との間に接続されている。しかし、電位V1及び電位V2間の直列回路内の他の個所も可能である。電流ミラー回路の出力路の測定電流は、抵抗Rに電圧降下を生じ、この電圧降下は、監視回路1の出力側Cから取り出すことができる。トランジスタT11及びT12は、通常同じディメンションに選定されている。トランジスタT12は、図2では、内部給電電位Vintに接続されている。
【0021】
図3には、監視回路1の別の実施例が図示されている。この監視回路も、同様に、トランジスタT21及びT22によって構成されている電流ミラー回路を有している。トランジスタT21は、制御区間と共に電流ミラー回路の入力路を形成し、トランジスタT22の制御区間は、電流ミラー回路の出力路を形成する。入力路の第1の端子は、第1の給電電位V1とは反対側の、プログラミング可能な要素Fの端子に接続されている。監視回路1の出力信号用の端子Cは、同様に、監視回路1の電流ミラー回路に接続されている(図2に示されているように)。接点Kの電位と電位V2との差により、トランジスタT21の制御区間内に電流を生じ、この電流の変化を端子Cで測定することができる。
【0022】
要するに、回路装置は、プログラミング可能な要素Fを有しており、該プログラミング可能な要素Fの導体路抵抗は、電流又は電圧によって持続的に変化可能であり、並びに、プログラミング可能な要素Fのプログラミング用のスイッチング可能な要素T1を有している。プログラミング可能な要素F及びスイッチング可能な要素T1は、直列接続されており、給電電位V1乃至第2の給電電位V2と接続されている。プログラミング可能な要素F及びスイッチング可能な要素T1の直列回路に、第1の給電電位V1用の端子と第2の給電電位V2用の端子との間に、監視回路1が、プログラミング過程を特徴付ける電気特性量の測定のために直列接続されている。
【0023】
【発明の効果】
本発明によると、プログラミング過程の間、電気的にプログラミング可能な要素の作動過程を監視することができるという効果を奏することができる。
【図面の簡単な説明】
【図1】 監視回路を用いて、電気的にプログラミング可能な要素のプログラミングするための回路装置を示す図
【図2】 監視回路の実施例を示す図
【図3】 監視回路の実施例を示す図
【符号の説明】
T1 スイッチング可能な要素
V1及びV2 給電電圧電位
1 監視回路
Claims (6)
- 電気的にプログラミング可能な要素のプログラミング用の回路装置において、
プログラミング可能な要素(F)を有しており、該プログラミング可能な要素(F)には、入力側(E)及び出力側(A)が設けられており、前記プログラミング可能な要素(F)の前記入力側(E)と前記出力側(A)との間の導体路抵抗は、電流又は電圧によって持続的に変化可能であり、
スイッチング可能な要素(T1)を有しており、該スイッチング可能な要素(T1)は、前記プログラミング可能な要素(F)のプログラミング用の制御信号を用いて制御される区間及び制御端子(S1)を有しており、
前記回路装置で、前記スイッチング可能な要素(T1)の前記制御される区間と、前記プログラミング可能な要素(F)とは、2つの給電電位(V1,V2)用の2つの端子間に直列接続されており、
前記回路装置で、前記プログラミング可能な要素(F)は、前記第1の給電電位(V1)用の端子と接続されており、前記スイッチング可能な要素(T1)は、前記第2の給電電位(V2)用の端子と接続されており、
前記プログラミング可能な要素(F)の出力側(A)は、前記第1の給電電位(V1)用の端子とは反対側の端子(A)であり、
監視回路(1)が、プログラミング過程を特徴付ける電気特性量の測定のために、前記プログラミング可能な要素(F)と前記スイッチング可能な要素(T1)との直列回路に接続されており、
前記監視回路(1)は、電流ミラー回路(T11,T12,T21,T22)を有しており、該電流ミラー回路は、入力路(T11,T21)及び当該入力路に依存して制御される出力路(T12,T22)を有しており、
前記電流ミラー回路の前記入力路(T11,T21)は、前記プログラミング可能な要素(F)の前記出力側(A)に接続されており、
前記電流ミラー回路の前記出力路(T12,T22)は、出力端子(C)に接続されており、該出力端子(C)からは、プログラミング過程を特徴付ける特性量が取り出し可能である
ことを特徴とする回路装置。 - 特性量は、第1の給電電位(V1)用の端子と第2の給電電位(V2)用の端子との間の電流である請求項1記載の回路装置。
- 特性量は、プログラミング可能な要素(F)の出力側(A)の電圧電位である請求項1記載の回路装置。
- 監視回路(1)の電流ミラー回路の入力路(T11)は、プログラミング可能な要素(F)とスイッチング可能な要素(T1)との直列回路に直列に接続されており、前記プログラミング可能な要素(F)の出力側(A)と前記スイッチング可能な要素(T1)との間に接続されている請求項2記載の回路装置。
- 監視回路(1)の電流ミラー回路の入力路(T21)の第1の端子は、プログラミング可能な要素(F)の出力側(A)に接続されており、前記監視回路(1)の前記電流ミラー回路の前記入力路(T21)の第2の端子は、第2の給電電位(V2)用の端子に接続されている請求項1又は3記載の回路装置。
- プログラミング可能な要素(F)は、電気ヒューズを有している請求項1から5迄の何れか1記載の回路装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19920721.6 | 1999-05-05 | ||
DE19920721A DE19920721C2 (de) | 1999-05-05 | 1999-05-05 | Schaltungsanordnung zur Programmierung eines elektrisch programmierbaren Elementes |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000353749A JP2000353749A (ja) | 2000-12-19 |
JP3955714B2 true JP3955714B2 (ja) | 2007-08-08 |
Family
ID=7907080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000133724A Expired - Fee Related JP3955714B2 (ja) | 1999-05-05 | 2000-05-02 | 電気的にプログラミング可能な要素のプログラミング用の回路装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6344757B1 (ja) |
JP (1) | JP3955714B2 (ja) |
KR (1) | KR100383848B1 (ja) |
DE (1) | DE19920721C2 (ja) |
TW (1) | TW473727B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10159882B4 (de) * | 2001-12-06 | 2007-07-12 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zum Programmieren einer Fuse einer integrierten Schaltung |
DE10319273B4 (de) * | 2003-04-29 | 2008-11-06 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Bewerten und Nachprogrammieren von einmal programmierbaren Zellen |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2684206B1 (fr) * | 1991-11-25 | 1994-01-07 | Sgs Thomson Microelectronics Sa | Circuit de lecture de fusible de redondance pour memoire integree. |
US5315177A (en) * | 1993-03-12 | 1994-05-24 | Micron Semiconductor, Inc. | One time programmable fully-testable programmable logic device with zero power and anti-fuse cell architecture |
US5424655A (en) * | 1994-05-20 | 1995-06-13 | Quicklogic Corporation | Programmable application specific integrated circuit employing antifuses and methods therefor |
KR0140178B1 (ko) * | 1994-12-29 | 1998-07-15 | 김광호 | 반도체 메모리장치의 결함 셀 구제회로 및 방법 |
DE19607724A1 (de) * | 1996-02-29 | 1997-09-04 | Siemens Ag | Schaltungsanordnung für einen programmierbaren nichtflüchtigen Speicher |
US5825201A (en) * | 1996-06-21 | 1998-10-20 | Quicklogic Corporation | Programming architecture for a programmable integrated circuit employing antifuses |
-
1999
- 1999-05-05 DE DE19920721A patent/DE19920721C2/de not_active Expired - Fee Related
-
2000
- 2000-04-14 TW TW089106975A patent/TW473727B/zh not_active IP Right Cessation
- 2000-05-02 JP JP2000133724A patent/JP3955714B2/ja not_active Expired - Fee Related
- 2000-05-04 KR KR10-2000-0023888A patent/KR100383848B1/ko not_active IP Right Cessation
- 2000-05-05 US US09/566,067 patent/US6344757B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
TW473727B (en) | 2002-01-21 |
DE19920721C2 (de) | 2001-03-22 |
US6344757B1 (en) | 2002-02-05 |
JP2000353749A (ja) | 2000-12-19 |
KR20010069191A (ko) | 2001-07-23 |
KR100383848B1 (ko) | 2003-05-14 |
DE19920721A1 (de) | 2000-11-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5412594A (en) | Fuse trimming in plastic package devices | |
JP3923982B2 (ja) | 半導体集積回路 | |
US7333383B2 (en) | Fuse resistance read-out circuit | |
CN101004954B (zh) | 用于提高存储电路成品率的方法和设备 | |
US9281076B2 (en) | Semiconductor device | |
KR100278827B1 (ko) | 메모리 시험장치 | |
JP2000156093A (ja) | 温度に依存した半導体素子のテストおよび修復ロジックを有する回路装置 | |
US20030011379A1 (en) | Method for characterizing an active track and latch sense-amp (comparator) in a one time programmable (OTP) salicided poly fuse array | |
US6983404B2 (en) | Method and apparatus for checking the resistance of programmable elements | |
KR20020061113A (ko) | 반도체 장치 | |
US20020167323A1 (en) | Method for measuring fuse resistance in a fuse array | |
JPH05299606A (ja) | 半導体メモリ装置及びそのビット線の短絡救済方法 | |
JP3955714B2 (ja) | 電気的にプログラミング可能な要素のプログラミング用の回路装置 | |
US7453717B2 (en) | Three-state memory cell | |
US6108804A (en) | Method and apparatus for testing adjustment of a circuit parameter | |
JPH04290458A (ja) | 半導体装置 | |
US5675539A (en) | Method and circuit for testing memories in integrated circuit form | |
JP3571926B2 (ja) | 半導体集積回路のトリミング方法 | |
US7102362B2 (en) | Integrated circuit for testing circuit components of a semiconductor chip | |
JP2000329828A (ja) | 半導体モジュールのバーン・インテストのための回路装置 | |
JP2003502621A (ja) | 電気的または電子的ハードウェアユニットの1つのハードウェア可変素子を特徴づける方法 | |
US6788129B2 (en) | Integrated circuit having a programmable element and method of operating the circuit | |
US6999333B2 (en) | Method and apparatus for assessing one-time programmable cells | |
JPH0817190A (ja) | ベリファイ電圧発生装置およびベリファイ電圧測定方法 | |
CN115166477A (zh) | eFuse的测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041015 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050112 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060809 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070507 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |