JP2000353749A - 電気的にプログラミング可能な要素のプログラミング用の回路装置 - Google Patents
電気的にプログラミング可能な要素のプログラミング用の回路装置Info
- Publication number
- JP2000353749A JP2000353749A JP2000133724A JP2000133724A JP2000353749A JP 2000353749 A JP2000353749 A JP 2000353749A JP 2000133724 A JP2000133724 A JP 2000133724A JP 2000133724 A JP2000133724 A JP 2000133724A JP 2000353749 A JP2000353749 A JP 2000353749A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- programmable
- programming
- programmable element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【課題】 プログラミング過程中、電気的にプログラミ
ング可能な要素のバーニング過程を監視することができ
る、電気的にプログラミング可能な要素のプログラミン
グ用の回路装置を提供すること。 【解決手段】 回路装置の、プログラミング可能な要素
の導体路抵抗は、電流又は電圧によって持続的に変化可
能であり、プログラミング可能な要素のプログラミング
用のスイッチング可能な要素を有している。両者は、直
列接続され、給電電位乃至第２の給電電位と接続されて
いる。プログラミング可能な要素及びスイッチング可能
な要素の直列回路に、第１の給電電位用の端子と第２の
給電電位用の端子との間に、監視回路が、プログラミン
グ過程を特徴付ける電気特性量の測定のために直列接続
されている。 【効果】 プログラミング過程の間、電気的にプログラ
ミング可能な要素の作動過程を監視することができる。
ング可能な要素のバーニング過程を監視することができ
る、電気的にプログラミング可能な要素のプログラミン
グ用の回路装置を提供すること。 【解決手段】 回路装置の、プログラミング可能な要素
の導体路抵抗は、電流又は電圧によって持続的に変化可
能であり、プログラミング可能な要素のプログラミング
用のスイッチング可能な要素を有している。両者は、直
列接続され、給電電位乃至第２の給電電位と接続されて
いる。プログラミング可能な要素及びスイッチング可能
な要素の直列回路に、第１の給電電位用の端子と第２の
給電電位用の端子との間に、監視回路が、プログラミン
グ過程を特徴付ける電気特性量の測定のために直列接続
されている。 【効果】 プログラミング過程の間、電気的にプログラ
ミング可能な要素の作動過程を監視することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、電気的にプログラ
ミング可能な要素のプログラミング用の回路装置であっ
て、プログラミング可能な要素を有しており、該プログ
ラミング可能な要素には、入力側及び出力側が設けられ
ており、プログラミング可能な要素の入力側と出力側と
の間の導体路抵抗は、電流又は電圧によって持続的に変
化可能であり、スイッチング可能な要素を有しており、
該スイッチング可能な要素は、プログラミング可能な要
素のプログラミング用の制御信号を用いて制御される区
間及び制御端子を有しており、回路装置で、スイッチン
グ可能な要素の制御される区間と、プログラミング可能
な要素とは、２つの給電電位用の２つの端子間に直列接
続されており、回路装置で、プログラミング可能な要素
は、第１の給電電位用の端子と接続されており、スイッ
チング可能な要素は、第２の給電電位用の端子と接続さ
れている回路装置に関する。
ミング可能な要素のプログラミング用の回路装置であっ
て、プログラミング可能な要素を有しており、該プログ
ラミング可能な要素には、入力側及び出力側が設けられ
ており、プログラミング可能な要素の入力側と出力側と
の間の導体路抵抗は、電流又は電圧によって持続的に変
化可能であり、スイッチング可能な要素を有しており、
該スイッチング可能な要素は、プログラミング可能な要
素のプログラミング用の制御信号を用いて制御される区
間及び制御端子を有しており、回路装置で、スイッチン
グ可能な要素の制御される区間と、プログラミング可能
な要素とは、２つの給電電位用の２つの端子間に直列接
続されており、回路装置で、プログラミング可能な要素
は、第１の給電電位用の端子と接続されており、スイッ
チング可能な要素は、第２の給電電位用の端子と接続さ
れている回路装置に関する。
【０００２】
【従来の技術】集積回路は、エラー状態の回路部の修理
のために、冗長回路を有することが屡々ある。殊に、集
積メモリ回路の場合、エラー状態の回路部は、例えば、
欠落したメモリセルの通常のワード線乃至ビット線であ
り、この欠落したメモリセルのワード線乃至ビット線
は、冗長ワード線又はビット線によって代替される。そ
のために、集積メモリが、例えば、自己テスト装置を用
いて検査され、続いて、冗長要素のプログラミングが行
われる。その際、冗長回路は、プログラミング可能な要
素を、例えば、電気ヒューズの形式で有しており、この
電気ヒューズは、代替すべき線路のアドレスを記憶する
ために使用される。電気ヒューズは、導体路抵抗が持続
的に変化可能である電気接続要素である。この電気接続
要素は、集積回路の製造プロセスの終わりで、所謂バー
ニング電圧（Ｂｒｅｎｎｓｐａｎｎｕｎｇ／ｂｕｒｎｉ
ｎｇ ｖｏｌｔａｇｅ）の印加を用いてプログラミング
可能である。
のために、冗長回路を有することが屡々ある。殊に、集
積メモリ回路の場合、エラー状態の回路部は、例えば、
欠落したメモリセルの通常のワード線乃至ビット線であ
り、この欠落したメモリセルのワード線乃至ビット線
は、冗長ワード線又はビット線によって代替される。そ
のために、集積メモリが、例えば、自己テスト装置を用
いて検査され、続いて、冗長要素のプログラミングが行
われる。その際、冗長回路は、プログラミング可能な要
素を、例えば、電気ヒューズの形式で有しており、この
電気ヒューズは、代替すべき線路のアドレスを記憶する
ために使用される。電気ヒューズは、導体路抵抗が持続
的に変化可能である電気接続要素である。この電気接続
要素は、集積回路の製造プロセスの終わりで、所謂バー
ニング電圧（Ｂｒｅｎｎｓｐａｎｎｕｎｇ／ｂｕｒｎｉ
ｎｇ ｖｏｌｔａｇｅ）の印加を用いてプログラミング
可能である。
【０００３】プログラミングのために、回路には、通常
のように、外部から高い電位レベルの作動電圧が印加さ
れる。電気的にプログラミング可能な要素のプログラミ
ング過程は、その際、例えば、導体路抵抗を持続して変
化させる高い電流を用いて行われ、その際、例えば、こ
の高い電流により、相応の電気ヒューズを溶断させる。
のように、外部から高い電位レベルの作動電圧が印加さ
れる。電気的にプログラミング可能な要素のプログラミ
ング過程は、その際、例えば、導体路抵抗を持続して変
化させる高い電流を用いて行われ、その際、例えば、こ
の高い電流により、相応の電気ヒューズを溶断させる。
【０００４】プログラミング可能な要素のプログラミン
グのために実行されるプログラミング過程又はバーニン
グ過程（Ｂｒｅｎｎｖｏｒｇａｎｇ）を常に高い信頼度
で行うことができることが分かっている。更に、複数の
プログラミング要素のプログラミングの際、プログラミ
ング可能な各要素の１つの作動電圧の所要持続期間は、
他のプログラミング可能な要素の所要持続期間とは異な
っている。これは、例えば、プログラミング可能な要素
の既存の製造許容偏差から形成することができる。作動
過程の持続時間は、通常のように、全てのプログラミン
グされる各要素に対して統一的に選定され、例えば、集
積回路の内部制御部を介して予め調整されている。その
結果、行うべきプログラミング過程全ての予め設定され
る統一的な持続時間では、この持続時間は、比較的余裕
を持って選定する必要があり、従って、出来る限り全て
のプログラミング可能な要素は完全にプログラミングさ
れる。しかし、この結果、プログラミング可能な多数の
各要素を続けてプログラミングする、集積回路のテスト
時間は、著しく増大することがある。
グのために実行されるプログラミング過程又はバーニン
グ過程（Ｂｒｅｎｎｖｏｒｇａｎｇ）を常に高い信頼度
で行うことができることが分かっている。更に、複数の
プログラミング要素のプログラミングの際、プログラミ
ング可能な各要素の１つの作動電圧の所要持続期間は、
他のプログラミング可能な要素の所要持続期間とは異な
っている。これは、例えば、プログラミング可能な要素
の既存の製造許容偏差から形成することができる。作動
過程の持続時間は、通常のように、全てのプログラミン
グされる各要素に対して統一的に選定され、例えば、集
積回路の内部制御部を介して予め調整されている。その
結果、行うべきプログラミング過程全ての予め設定され
る統一的な持続時間では、この持続時間は、比較的余裕
を持って選定する必要があり、従って、出来る限り全て
のプログラミング可能な要素は完全にプログラミングさ
れる。しかし、この結果、プログラミング可能な多数の
各要素を続けてプログラミングする、集積回路のテスト
時間は、著しく増大することがある。
【０００５】この過程の終わりに、プログラミング可能
な各要素のプログラミングがうまく実行されるかどうか
監視されない場合、エラー状態のプログラミングされた
要素がある場合、当該の集積回路の質上の欠陥が誰にも
気づかれないうちに生じることがある。
な各要素のプログラミングがうまく実行されるかどうか
監視されない場合、エラー状態のプログラミングされた
要素がある場合、当該の集積回路の質上の欠陥が誰にも
気づかれないうちに生じることがある。
【０００６】従来技術では、通常、プログラミングすべ
き各要素の所要のプログラミング又はバーニング過程を
全て実行して、後から監視される。その種の検査結果が
出た後、当該回路にもう一度バーニング過程が実行され
るかどうか、判定することができる。その結果、集積回
路が完成する迄の持続時間が更に長くなってしまう。他
方、更に続けてバーニング過程が行われない場合、集積
回路は、例えば、エラー状態であるとされる。その結
果、複数の集積回路の製造過程中、申し分のない質を有
する集積回路の歩留まりが低下してしまう。
き各要素の所要のプログラミング又はバーニング過程を
全て実行して、後から監視される。その種の検査結果が
出た後、当該回路にもう一度バーニング過程が実行され
るかどうか、判定することができる。その結果、集積回
路が完成する迄の持続時間が更に長くなってしまう。他
方、更に続けてバーニング過程が行われない場合、集積
回路は、例えば、エラー状態であるとされる。その結
果、複数の集積回路の製造過程中、申し分のない質を有
する集積回路の歩留まりが低下してしまう。
【０００７】
【発明が解決しようとする課題】本発明の課題は、プロ
グラミング過程中、電気的にプログラミング可能な要素
のバーニング過程を監視することができる、電気的にプ
ログラミング可能な要素のプログラミング用の回路装置
を提供することにある。
グラミング過程中、電気的にプログラミング可能な要素
のバーニング過程を監視することができる、電気的にプ
ログラミング可能な要素のプログラミング用の回路装置
を提供することにある。
【０００８】
【課題を解決するための手段】この課題は、本発明によ
ると、プログラミング可能な要素及びスイッチング可能
な要素の直列回路に対して、第１の給電電位用の端子と
第２の給電電位用の端子との間に、監視回路が、プログ
ラミング過程を特徴付ける電気特性量の測定のために直
列接続されていることによって解決される。
ると、プログラミング可能な要素及びスイッチング可能
な要素の直列回路に対して、第１の給電電位用の端子と
第２の給電電位用の端子との間に、監視回路が、プログ
ラミング過程を特徴付ける電気特性量の測定のために直
列接続されていることによって解決される。
【０００９】
【発明の実施の形態】本発明の有利で合目的的な構成
は、従属請求項に記載されている。
は、従属請求項に記載されている。
【００１０】回路装置は、プログラミング可能な要素を
有しており、該プログラミング可能な要素の導体路抵抗
は、電流又は電圧によって持続的に変化可能であり、並
びに、スイッチング可能な要素を有しており、該スイッ
チング可能な要素は、プログラミング可能な要素のプロ
グラミング用の制御信号を用いて制御される区間及び制
御端子を有している。プログラミング可能な要素とスイ
ッチング可能な要素は、２つの給電電位間に直列接続さ
れている。その際、プログラミング可能な要素は、第１
の給電電位用の端子と接続されており、スイッチング可
能な要素は、第２の給電電位用の端子と接続されてい
る。電気的にプログラミング可能な要素は、第１の給電
電位乃至バーニング電圧の値を受け取り、第２の給電電
位は、基準電圧の値を受け取る。この直列回路に対し
て、第１の給電電位用の端子と第２の給電電位用の端子
との間に、監視回路が、プログラミング過程を特徴付け
る電気特性量の測定のために直列接続されている。その
際、特性量は、バーニング過程が終了されるかどうか、
又は、何時終了されるかについて推定するのに使用され
る。
有しており、該プログラミング可能な要素の導体路抵抗
は、電流又は電圧によって持続的に変化可能であり、並
びに、スイッチング可能な要素を有しており、該スイッ
チング可能な要素は、プログラミング可能な要素のプロ
グラミング用の制御信号を用いて制御される区間及び制
御端子を有している。プログラミング可能な要素とスイ
ッチング可能な要素は、２つの給電電位間に直列接続さ
れている。その際、プログラミング可能な要素は、第１
の給電電位用の端子と接続されており、スイッチング可
能な要素は、第２の給電電位用の端子と接続されてい
る。電気的にプログラミング可能な要素は、第１の給電
電位乃至バーニング電圧の値を受け取り、第２の給電電
位は、基準電圧の値を受け取る。この直列回路に対し
て、第１の給電電位用の端子と第２の給電電位用の端子
との間に、監視回路が、プログラミング過程を特徴付け
る電気特性量の測定のために直列接続されている。その
際、特性量は、バーニング過程が終了されるかどうか、
又は、何時終了されるかについて推定するのに使用され
る。
【００１１】そうすることにより、集積回路は、プログ
ラミングすべき要素自体のバーニング過程を監視するこ
とができる。この監視情報を用いて、プログラミング過
程に、このプログラミング過程を自動的に制御する制御
過程を統合することができる。これは、例えば、チップ
上に集積化された監視回路を用いて実施することがで
き、この監視回路は、監視回路の測定をステップ状に評
価し、この情報を用いてバーニング過程を監視する。こ
のようにして、プログラミング過程の間、このバーニン
グ過程を制御することができる。予め調整された持続時
間に対して、プログラミング過程を相応に延長させるこ
とができ、その結果、これは時間に応じて終了され、新
たにプログラミング過程を開始する必要はない。同様
に、プログラミング過程が完全に終了されると即座に、
プログラミング過程が自動的に短縮することができる。
両方の場合、プログラミング可能な要素を完全にプログ
ラミングするのに必要な持続時間を最小にすることがで
きるようになる。
ラミングすべき要素自体のバーニング過程を監視するこ
とができる。この監視情報を用いて、プログラミング過
程に、このプログラミング過程を自動的に制御する制御
過程を統合することができる。これは、例えば、チップ
上に集積化された監視回路を用いて実施することがで
き、この監視回路は、監視回路の測定をステップ状に評
価し、この情報を用いてバーニング過程を監視する。こ
のようにして、プログラミング過程の間、このバーニン
グ過程を制御することができる。予め調整された持続時
間に対して、プログラミング過程を相応に延長させるこ
とができ、その結果、これは時間に応じて終了され、新
たにプログラミング過程を開始する必要はない。同様
に、プログラミング過程が完全に終了されると即座に、
プログラミング過程が自動的に短縮することができる。
両方の場合、プログラミング可能な要素を完全にプログ
ラミングするのに必要な持続時間を最小にすることがで
きるようになる。
【００１２】更に、本発明の回路装置は、有利には、集
積回路内で使用することができ、この集積回路は、自己
修理機能を有する自己テスト装置を有している。プログ
ラミング過程の自動制御により、その種の回路で、実行
される自己修理の質を向上させることができる。
積回路内で使用することができ、この集積回路は、自己
修理機能を有する自己テスト装置を有している。プログ
ラミング過程の自動制御により、その種の回路で、実行
される自己修理の質を向上させることができる。
【００１３】本発明の実施例では、測定される特性量と
して、第１の給電電位用の端子と第２の給電電位用の端
子との間の直列回路の電流が利用される。電位差によっ
て、プログラミング可能な要素とスイッチング可能な要
素との直列回路内に、プログラミング可能な要素の導体
路抵抗の変化の結果同様に値が変化する電流が流れる。
このバーニング電流は、バーニング過程の経過に伴って
有意味に変化する。電気ヒューズの場合には、急激に変
化する。この変化が生じると即座に、電気ヒューズは完
全にプログラミングされているものとすることができ
る。
して、第１の給電電位用の端子と第２の給電電位用の端
子との間の直列回路の電流が利用される。電位差によっ
て、プログラミング可能な要素とスイッチング可能な要
素との直列回路内に、プログラミング可能な要素の導体
路抵抗の変化の結果同様に値が変化する電流が流れる。
このバーニング電流は、バーニング過程の経過に伴って
有意味に変化する。電気ヒューズの場合には、急激に変
化する。この変化が生じると即座に、電気ヒューズは完
全にプログラミングされているものとすることができ
る。
【００１４】バーニング電流の測定用の監視回路の簡単
な構成によると、電流ミラー回路を有しており、該電流
ミラー回路は、当該電流ミラー回路の入力路が、プログ
ラミング可能な要素とスイッチング可能な要素との直列
回路に対して直列に接続されている。評価のために利用
される監視回路の出力信号用の端子は、電流ミラー回路
の出力路に接続されている。電流ミラー回路を用いるこ
とによって、プログラミング可能な要素とスイッチング
可能な要素との直列回路のバーニング電流と、電流ミラ
ー回路の出力路の測定電流とを完全に減結合することが
できる。更に、電流ミラー回路の入力路内のバーニング
電流と、電流ミラー回路の出力路内の測定電流との比例
関係によって、バーニング電流の経過特性を簡単に再構
成することができる。
な構成によると、電流ミラー回路を有しており、該電流
ミラー回路は、当該電流ミラー回路の入力路が、プログ
ラミング可能な要素とスイッチング可能な要素との直列
回路に対して直列に接続されている。評価のために利用
される監視回路の出力信号用の端子は、電流ミラー回路
の出力路に接続されている。電流ミラー回路を用いるこ
とによって、プログラミング可能な要素とスイッチング
可能な要素との直列回路のバーニング電流と、電流ミラ
ー回路の出力路の測定電流とを完全に減結合することが
できる。更に、電流ミラー回路の入力路内のバーニング
電流と、電流ミラー回路の出力路内の測定電流との比例
関係によって、バーニング電流の経過特性を簡単に再構
成することができる。
【００１５】別の実施例では、特性量として、プログラ
ミング可能な要素の、第１の給電電位とは反対側の端子
の電圧電位が利用される。この値は、プログラミング可
能な要素の導体路抵抗の大きさ及びバーニング電流の高
さに接続されたスイッチング可能な要素の順方向抵抗の
大きさに依存し、同様に、プログラミングの過程で変化
する。この実施例は、バーニング電流を直接測定するこ
とに対して、プログラミング可能な要素及びスイッチン
グ可能な要素との直列回路内に別の構成素子を設ける必
要はないという利点を有している。第１の給電電位と第
２の給電電位との間の高い電位差に基づいて、この構成
素子は、比較的大きく選定することができ、その結果、
多数のプログラミング可能な要素により、所要スペース
が大きくなる。
ミング可能な要素の、第１の給電電位とは反対側の端子
の電圧電位が利用される。この値は、プログラミング可
能な要素の導体路抵抗の大きさ及びバーニング電流の高
さに接続されたスイッチング可能な要素の順方向抵抗の
大きさに依存し、同様に、プログラミングの過程で変化
する。この実施例は、バーニング電流を直接測定するこ
とに対して、プログラミング可能な要素及びスイッチン
グ可能な要素との直列回路内に別の構成素子を設ける必
要はないという利点を有している。第１の給電電位と第
２の給電電位との間の高い電位差に基づいて、この構成
素子は、比較的大きく選定することができ、その結果、
多数のプログラミング可能な要素により、所要スペース
が大きくなる。
【００１６】この実施例は、例えば、電流ミラー回路を
有しており、該電流ミラー回路は、当該電流ミラー回路
は、入力路の第１の端子が、プログラミング可能な要素
の、第１の給電電位とは反対側の端子に接続されてお
り、入力路の第２の端子が、第２の給電電位の端子に接
続されている監視回路により実施される。監視回路の出
力信号用の端子は、電流ミラー回路の出力路に接続され
ている。電位差に比例して入力路内に生じる電流は、出
力路内に反映され、監視回路の出力信号を用いて測定可
能である。
有しており、該電流ミラー回路は、当該電流ミラー回路
は、入力路の第１の端子が、プログラミング可能な要素
の、第１の給電電位とは反対側の端子に接続されてお
り、入力路の第２の端子が、第２の給電電位の端子に接
続されている監視回路により実施される。監視回路の出
力信号用の端子は、電流ミラー回路の出力路に接続され
ている。電位差に比例して入力路内に生じる電流は、出
力路内に反映され、監視回路の出力信号を用いて測定可
能である。
【００１７】
【実施例】以下、図示の実施例を用いて、本発明を詳細
に説明する。
に説明する。
【００１８】図１には、入力側Ｅ及び出力側Ａを有す
る、プログラミング可能な要素Ｆを有する回路装置が図
示されており、この回路装置の、入力側Ｅと出力側Ａと
の間の導体路抵抗が、ここでは、電流によって持続的に
変化可能である。回路装置は、更にスイッチング可能な
要素Ｔ１を有しており、この要素Ｔ１は、プログラミン
グ可能な要素Ｆのプログラミング用の制御信号での被制
御区間と制御端子Ｓ１を有している。スイッチング可能
な要素Ｔ１は、ここでは、トランジスタとして構成され
ている。プログラミング可能な要素Ｆ及びスイッチング
可能な要素Ｔ１の被制御区間は、直列接続されており、
給電電圧電位Ｖ１及びＶ２に接続されている。プログラ
ミング過程中、例えば、電位Ｖ１は、作動電圧の値であ
り、電位Ｖ２は、基準電圧の値である。スイッチング可
能な要素Ｔ１の制御入力側Ｓ１を介して、プログラミン
グ可能な要素Ｆのプログラミング過程が開始される。ス
イッチング可能な要素Ｔ１は、導電接続され、作動電圧
が印加され、それに続いて、電位Ｖ１及びＶ２の各端子
間の電位差に基づいて、高い電流がプログラミング可能
な要素Ｆを通って流れる。
る、プログラミング可能な要素Ｆを有する回路装置が図
示されており、この回路装置の、入力側Ｅと出力側Ａと
の間の導体路抵抗が、ここでは、電流によって持続的に
変化可能である。回路装置は、更にスイッチング可能な
要素Ｔ１を有しており、この要素Ｔ１は、プログラミン
グ可能な要素Ｆのプログラミング用の制御信号での被制
御区間と制御端子Ｓ１を有している。スイッチング可能
な要素Ｔ１は、ここでは、トランジスタとして構成され
ている。プログラミング可能な要素Ｆ及びスイッチング
可能な要素Ｔ１の被制御区間は、直列接続されており、
給電電圧電位Ｖ１及びＶ２に接続されている。プログラ
ミング過程中、例えば、電位Ｖ１は、作動電圧の値であ
り、電位Ｖ２は、基準電圧の値である。スイッチング可
能な要素Ｔ１の制御入力側Ｓ１を介して、プログラミン
グ可能な要素Ｆのプログラミング過程が開始される。ス
イッチング可能な要素Ｔ１は、導電接続され、作動電圧
が印加され、それに続いて、電位Ｖ１及びＶ２の各端子
間の電位差に基づいて、高い電流がプログラミング可能
な要素Ｆを通って流れる。
【００１９】更に、プログラミング可能な要素Ｆ及びス
イッチング可能な要素Ｔ１の直列接続に対して、監視回
路１が直列に接続されている。この監視回路は、プログ
ラミング過程にとって特徴的な電気特性量を測定する。
測定結果は、監視回路１の出力側Ｃから取り出すことが
できる。
イッチング可能な要素Ｔ１の直列接続に対して、監視回
路１が直列に接続されている。この監視回路は、プログ
ラミング過程にとって特徴的な電気特性量を測定する。
測定結果は、監視回路１の出力側Ｃから取り出すことが
できる。
【００２０】図２には、図１の監視回路１の実施例が図
示されている。この監視回路１は、トランジスタＴ１１
及びＴ１２によって形成された電流レベルを有してい
る。トランジスタＴ１１の制御区間は、その際、電流ミ
ラー回路の入力路を形成し、トランジスタＴ１２の制御
区間は、電流ミラー回路の出力路を形成する。電流ミラ
ー回路の入力路は、プログラミング可能な要素Ｆとスイ
ッチング可能な要素Ｔ１の直列回路に対して直列に接続
されており、この実施例では、プログラミング可能な要
素Ｆとスイッチング可能な要素Ｔ１との間に接続されて
いる。しかし、電位Ｖ１及び電位Ｖ２間の直列回路内の
他の個所も可能である。電流ミラー回路の出力路の測定
電流は、抵抗Ｒに電圧降下を生じ、この電圧降下は、監
視回路１の出力側Ｃから取り出すことができる。トラン
ジスタＴ１１及びＴ１２は、通常同じディメンションに
選定されている。トランジスタＴ１２は、図２では、内
部給電電位Ｖintに接続されている。
示されている。この監視回路１は、トランジスタＴ１１
及びＴ１２によって形成された電流レベルを有してい
る。トランジスタＴ１１の制御区間は、その際、電流ミ
ラー回路の入力路を形成し、トランジスタＴ１２の制御
区間は、電流ミラー回路の出力路を形成する。電流ミラ
ー回路の入力路は、プログラミング可能な要素Ｆとスイ
ッチング可能な要素Ｔ１の直列回路に対して直列に接続
されており、この実施例では、プログラミング可能な要
素Ｆとスイッチング可能な要素Ｔ１との間に接続されて
いる。しかし、電位Ｖ１及び電位Ｖ２間の直列回路内の
他の個所も可能である。電流ミラー回路の出力路の測定
電流は、抵抗Ｒに電圧降下を生じ、この電圧降下は、監
視回路１の出力側Ｃから取り出すことができる。トラン
ジスタＴ１１及びＴ１２は、通常同じディメンションに
選定されている。トランジスタＴ１２は、図２では、内
部給電電位Ｖintに接続されている。
【００２１】図３には、監視回路１の別の実施例が図示
されている。この監視回路も、同様に、トランジスタＴ
２１及びＴ２２によって構成されている電流ミラー回路
を有している。トランジスタＴ２１は、制御区間と共に
電流ミラー回路の入力路を形成し、トランジスタＴ２２
の制御区間は、電流ミラー回路の出力路を形成する。入
力路の第１の端子は、第１の給電電位Ｖ１とは反対側
の、プログラミング可能な要素Ｆの端子に接続されてい
る。監視回路１の出力信号用の端子Ｃは、同様に、監視
回路１の電流ミラー回路に接続されている（図２に示さ
れているように）。接点Ｋの電位と電位Ｖ２との差によ
り、トランジスタＴ２１の制御区間内に電流を生じ、こ
の電流の変化を端子Ｃで測定することができる。
されている。この監視回路も、同様に、トランジスタＴ
２１及びＴ２２によって構成されている電流ミラー回路
を有している。トランジスタＴ２１は、制御区間と共に
電流ミラー回路の入力路を形成し、トランジスタＴ２２
の制御区間は、電流ミラー回路の出力路を形成する。入
力路の第１の端子は、第１の給電電位Ｖ１とは反対側
の、プログラミング可能な要素Ｆの端子に接続されてい
る。監視回路１の出力信号用の端子Ｃは、同様に、監視
回路１の電流ミラー回路に接続されている（図２に示さ
れているように）。接点Ｋの電位と電位Ｖ２との差によ
り、トランジスタＴ２１の制御区間内に電流を生じ、こ
の電流の変化を端子Ｃで測定することができる。
【００２２】要するに、回路装置は、プログラミング可
能な要素Ｆを有しており、該プログラミング可能な要素
Ｆの導体路抵抗は、電流又は電圧によって持続的に変化
可能であり、並びに、プログラミング可能な要素Ｆのプ
ログラミング用のスイッチング可能な要素Ｔ１を有して
いる。プログラミング可能な要素Ｆ及びスイッチング可
能な要素Ｔ１は、直列接続されており、給電電位Ｖ１乃
至第２の給電電位Ｖ２と接続されている。プログラミン
グ可能な要素Ｆ及びスイッチング可能な要素Ｔ１の直列
回路に、第１の給電電位Ｖ１用の端子と第２の給電電位
Ｖ２用の端子との間に、監視回路１が、プログラミング
過程を特徴付ける電気特性量の測定のために直列接続さ
れている。
能な要素Ｆを有しており、該プログラミング可能な要素
Ｆの導体路抵抗は、電流又は電圧によって持続的に変化
可能であり、並びに、プログラミング可能な要素Ｆのプ
ログラミング用のスイッチング可能な要素Ｔ１を有して
いる。プログラミング可能な要素Ｆ及びスイッチング可
能な要素Ｔ１は、直列接続されており、給電電位Ｖ１乃
至第２の給電電位Ｖ２と接続されている。プログラミン
グ可能な要素Ｆ及びスイッチング可能な要素Ｔ１の直列
回路に、第１の給電電位Ｖ１用の端子と第２の給電電位
Ｖ２用の端子との間に、監視回路１が、プログラミング
過程を特徴付ける電気特性量の測定のために直列接続さ
れている。
【００２３】
【発明の効果】本発明によると、プログラミング過程の
間、電気的にプログラミング可能な要素の作動過程を監
視することができるという効果を奏することができる。
間、電気的にプログラミング可能な要素の作動過程を監
視することができるという効果を奏することができる。
【図１】監視回路を用いて、電気的にプログラミング可
能な要素のプログラミングするための回路装置を示す図
能な要素のプログラミングするための回路装置を示す図
【図２】監視回路の実施例を示す図
【図３】監視回路の実施例を示す図
Ｔ１ スイッチング可能な要素 Ｖ１及びＶ２ 給電電圧電位 １ 監視回路
Claims (6)
- 【請求項１】 電気的にプログラミング可能な要素のプ
ログラミング用の回路装置であって、 −プログラミング可能な要素（Ｆ）を有しており、該プ
ログラミング可能な要素（Ｆ）には、入力側（Ｅ）及び
出力側（Ａ）が設けられており、前記プログラミング可
能な要素（Ｆ）の前記入力側（Ｅ）と前記出力側（Ａ）
との間の導体路抵抗は、電流又は電圧によって持続的に
変化可能であり、 −スイッチング可能な要素（Ｔ１）を有しており、該ス
イッチング可能な要素（Ｔ１）は、前記プログラミング
可能な要素（Ｆ）のプログラミング用の制御信号を用い
て制御される区間及び制御端子（Ｓ１）を有しており、 −前記回路装置で、前記スイッチング可能な要素（Ｔ
１）の前記制御される区間と、前記プログラミング可能
な要素（Ｆ）とは、２つの給電電位（Ｖ１，Ｖ２）用の
２つの端子間に直列接続されており、 −前記回路装置で、前記プログラミング可能な要素
（Ｆ）は、前記第１の給電電位（Ｖ１）用の端子と接続
されており、前記スイッチング可能な要素（Ｔ１）は、
前記第２の給電電位（Ｖ２）用の端子と接続されている
回路装置において、プログラミング可能な要素（Ｆ）及
びスイッチング可能な要素（Ｔ１）の直列回路に対し
て、第１の給電電位（Ｖ１）用の端子と第２の給電電位
（Ｖ２）用の端子との間に、監視回路（１）が、プログ
ラミング過程を特徴付ける電気特性量の測定のために直
列接続されていることを特徴とする回路装置。 - 【請求項２】 特性量は、第１の給電電位（Ｖ１）用の
端子と第２の給電電位（Ｖ２）用の端子との間の電流で
ある請求項１記載の回路装置。 - 【請求項３】 特性量は、プログラミング可能な要素
（Ｆ）の、第１の給電電位（Ｖ１）とは反対側の端子
（Ａ）の電圧電位である請求項１記載の回路装置。 - 【請求項４】 請求項２記載の回路装置であって、 −監視回路（１）は、電流ミラー回路を有しており、該
電流ミラー回路は、当該電流ミラー回路の入力路が、プ
ログラミング可能な要素（Ｆ）とスイッチング可能な要
素（Ｔ１）との直列回路に対して直列に接続されてお
り、 −前記監視回路（１）は、前記電流ミラー回路の出力路
に接続された、前記監視回路（１）の出力信号用の端子
（Ｃ）を有している回路装置。 - 【請求項５】 請求項３記載の回路装置であって、 −監視回路（１）は、電流ミラー回路を有しており、該
電流ミラー回路は、入力路の第１の端子が、プログラミ
ング可能な要素（Ｆ）の、第１の給電電位（Ｖ１）とは
反対側の端子（Ａ）に接続されており、前記入力路の第
２の端子が、第２の給電電位（Ｖ２）用の端子に接続さ
れており、 −前記電流の回路（１）の出力信号用の端子（Ｃ）は、
前記電流ミラー回路の出力路に接続されている回路装
置。 - 【請求項６】 プログラミング可能な要素（Ｆ）は、電
気ヒューズを有している請求項１から５迄の何れか１記
載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19920721.6 | 1999-05-05 | ||
| DE19920721A DE19920721C2 (de) | 1999-05-05 | 1999-05-05 | Schaltungsanordnung zur Programmierung eines elektrisch programmierbaren Elementes |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000353749A true JP2000353749A (ja) | 2000-12-19 |
| JP3955714B2 JP3955714B2 (ja) | 2007-08-08 |
Family
ID=7907080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000133724A Expired - Fee Related JP3955714B2 (ja) | 1999-05-05 | 2000-05-02 | 電気的にプログラミング可能な要素のプログラミング用の回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6344757B1 (ja) |
| JP (1) | JP3955714B2 (ja) |
| KR (1) | KR100383848B1 (ja) |
| DE (1) | DE19920721C2 (ja) |
| TW (1) | TW473727B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10159882B4 (de) * | 2001-12-06 | 2007-07-12 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zum Programmieren einer Fuse einer integrierten Schaltung |
| DE10319273B4 (de) * | 2003-04-29 | 2008-11-06 | Infineon Technologies Ag | Verfahren und Vorrichtung zum Bewerten und Nachprogrammieren von einmal programmierbaren Zellen |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2684206B1 (fr) * | 1991-11-25 | 1994-01-07 | Sgs Thomson Microelectronics Sa | Circuit de lecture de fusible de redondance pour memoire integree. |
| US5315177A (en) * | 1993-03-12 | 1994-05-24 | Micron Semiconductor, Inc. | One time programmable fully-testable programmable logic device with zero power and anti-fuse cell architecture |
| US5424655A (en) * | 1994-05-20 | 1995-06-13 | Quicklogic Corporation | Programmable application specific integrated circuit employing antifuses and methods therefor |
| KR0140178B1 (ko) * | 1994-12-29 | 1998-07-15 | 김광호 | 반도체 메모리장치의 결함 셀 구제회로 및 방법 |
| DE19607724A1 (de) * | 1996-02-29 | 1997-09-04 | Siemens Ag | Schaltungsanordnung für einen programmierbaren nichtflüchtigen Speicher |
| US5825201A (en) * | 1996-06-21 | 1998-10-20 | Quicklogic Corporation | Programming architecture for a programmable integrated circuit employing antifuses |
-
1999
- 1999-05-05 DE DE19920721A patent/DE19920721C2/de not_active Expired - Fee Related
-
2000
- 2000-04-14 TW TW089106975A patent/TW473727B/zh not_active IP Right Cessation
- 2000-05-02 JP JP2000133724A patent/JP3955714B2/ja not_active Expired - Fee Related
- 2000-05-04 KR KR10-2000-0023888A patent/KR100383848B1/ko not_active IP Right Cessation
- 2000-05-05 US US09/566,067 patent/US6344757B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW473727B (en) | 2002-01-21 |
| DE19920721C2 (de) | 2001-03-22 |
| US6344757B1 (en) | 2002-02-05 |
| KR20010069191A (ko) | 2001-07-23 |
| JP3955714B2 (ja) | 2007-08-08 |
| KR100383848B1 (ko) | 2003-05-14 |
| DE19920721A1 (de) | 2000-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910003147B1 (ko) | 반도체집적회로와 그 시험방법 | |
| CN100435337C (zh) | 具有可电编程的熔丝的半导体集成电路 | |
| US7629802B2 (en) | Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination | |
| US5450030A (en) | Circuit for adjusting a circuit parameter of a circuit | |
| US8638631B2 (en) | Semiconductor device | |
| JP2000156093A (ja) | 温度に依存した半導体素子のテストおよび修復ロジックを有する回路装置 | |
| US20020167323A1 (en) | Method for measuring fuse resistance in a fuse array | |
| US7453717B2 (en) | Three-state memory cell | |
| JPH05299606A (ja) | 半導体メモリ装置及びそのビット線の短絡救済方法 | |
| JP3955714B2 (ja) | 電気的にプログラミング可能な要素のプログラミング用の回路装置 | |
| KR102034008B1 (ko) | 반도체 집적회로 및 그의 구동방법 | |
| KR100293006B1 (ko) | 테스트회로를구비하는반도체장치 | |
| JPH04290458A (ja) | 半導体装置 | |
| JP3490661B2 (ja) | 半導体モジュールのバーン・インテストのための回路装置 | |
| JP3571926B2 (ja) | 半導体集積回路のトリミング方法 | |
| JP2006269901A (ja) | 半導体集積回路、およびボンディングオプションパッドの検査方法 | |
| US7102362B2 (en) | Integrated circuit for testing circuit components of a semiconductor chip | |
| JP2002156402A (ja) | 半導体素子の特性検査方法及び装置 | |
| JP2003502621A (ja) | 電気的または電子的ハードウェアユニットの１つのハードウェア可変素子を特徴づける方法 | |
| JPH1125688A (ja) | 半導体記憶装置 | |
| JP2008507689A (ja) | 電気部品とプリント回路の間に電気接続部を形成する、少なくとも１つの導電ジョイントを試験するための装置および方法 | |
| US6999333B2 (en) | Method and apparatus for assessing one-time programmable cells | |
| JPH0817190A (ja) | ベリファイ電圧発生装置およびベリファイ電圧測定方法 | |
| JPH0629301A (ja) | 半導体装置の試験方法 | |
| JP2002008392A (ja) | 半導体記憶装置およびその評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041015 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050112 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050117 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050415 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060809 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070507 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |