JP3490661B2 - 半導体モジュールのバーン・インテストのための回路装置 - Google Patents
半導体モジュールのバーン・インテストのための回路装置Info
- Publication number
- JP3490661B2 JP3490661B2 JP2000115375A JP2000115375A JP3490661B2 JP 3490661 B2 JP3490661 B2 JP 3490661B2 JP 2000115375 A JP2000115375 A JP 2000115375A JP 2000115375 A JP2000115375 A JP 2000115375A JP 3490661 B2 JP3490661 B2 JP 3490661B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- memory
- burn
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
- G01R31/3161—Marginal testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、バーン・インテス
ト装置のバーン・インテスト信号が印加可能である、半
導体モジュールの回路装置に関する。
ト装置のバーン・インテスト信号が印加可能である、半
導体モジュールの回路装置に関する。
【０００２】
【従来の技術】半導体モジュールの故障率は時間に依存
して、周知のように一般に「バスタブ形状」とも称され
る経過を有している：多数個のそれ自体同じ半導体モジ
ュールの製造後、所定の時間Ｔ１まで、これら半導体の
相当の部分が故障するので、故障率は比較的高い。この
時間Ｔ１に達した後、故障率は比較的低い値にとどま
り、さらには半導体モジュールの比較的長い使用の後、
これらは時点Ｔ２から再び多く故障し始めるようにな
る。
して、周知のように一般に「バスタブ形状」とも称され
る経過を有している：多数個のそれ自体同じ半導体モジ
ュールの製造後、所定の時間Ｔ１まで、これら半導体の
相当の部分が故障するので、故障率は比較的高い。この
時間Ｔ１に達した後、故障率は比較的低い値にとどま
り、さらには半導体モジュールの比較的長い使用の後、
これらは時点Ｔ２から再び多く故障し始めるようにな
る。
【０００３】そこで、まさに製造された半導体モジュー
ルがユーザにおいて比較的短い時間後、すなわち時間Ｔ
１に達する前に故障するのを回避するために、半導体モ
ジュールに対して製造者によってバーン・インテスト
（バーニングテスト）が行われる。ここで半導体モジュ
ールは人工的にエージング措置が施されるので、このバ
ーン・インテスト後、その「寿命」は時間Ｔ１を越えた
ところにある。このバーンテストによって、短い時間後
に既に故障する半導体モジュールを除去するようにして
いるので、ユーザは時間Ｔ１を越えるところまでエージ
ングされている半導体モジュールだけを得ることにな
る。
ルがユーザにおいて比較的短い時間後、すなわち時間Ｔ
１に達する前に故障するのを回避するために、半導体モ
ジュールに対して製造者によってバーン・インテスト
（バーニングテスト）が行われる。ここで半導体モジュ
ールは人工的にエージング措置が施されるので、このバ
ーン・インテスト後、その「寿命」は時間Ｔ１を越えた
ところにある。このバーンテストによって、短い時間後
に既に故障する半導体モジュールを除去するようにして
いるので、ユーザは時間Ｔ１を越えるところまでエージ
ングされている半導体モジュールだけを得ることにな
る。
【０００４】半導体モジュールを人工的にエージング措
置するために、バーン・インテストにおいてこれらに、
半導体モジュールを比較的急速に人工的にエージングす
るように作用する比較的高い電圧が印加されるので、エ
ージングプロセスの短い実際に経過した時間後既に、時
間Ｔ１に達する。更に、このようなバーン・インテスト
の期間にテスト信号が印加され、テスト信号に基づいて
半導体モジュールの機能テストが実施されかつ半導体モ
ジュールの機能性が人工的なエージングの期間またはそ
の後に検査される。その際バーン・インテストの枠内で
の機能テストは、個々の初期故障によって生じた、半導
体モジュールの欠陥のある機能を検出するという目的を
追求するものである。
置するために、バーン・インテストにおいてこれらに、
半導体モジュールを比較的急速に人工的にエージングす
るように作用する比較的高い電圧が印加されるので、エ
ージングプロセスの短い実際に経過した時間後既に、時
間Ｔ１に達する。更に、このようなバーン・インテスト
の期間にテスト信号が印加され、テスト信号に基づいて
半導体モジュールの機能テストが実施されかつ半導体モ
ジュールの機能性が人工的なエージングの期間またはそ
の後に検査される。その際バーン・インテストの枠内で
の機能テストは、個々の初期故障によって生じた、半導
体モジュールの欠陥のある機能を検出するという目的を
追求するものである。
【０００５】テスト装置の基台、いわゆるバーン・イン
・ボードは高い温度要求下にありかつ比較的迅速にエー
ジングする。このために、時間が経過すると、バーン・
インテスト信号および／またはバーン・イン電圧に対す
る接続端子にコンタクトエラー（接続不良）が生じる可
能性がある。バーン・イン電圧およびテスト信号が交番
的に半導体モジュールに印加されるいわゆるダイナミッ
クバーン・インテスト装置におけるバーン・インテスト
では、半導体モジュールなどの基台の例えばこの形式の
コンタクト問題のために半導体モジュールに対して確実
かつ正しくバーン・インテストが行われないことがわか
っている。
・ボードは高い温度要求下にありかつ比較的迅速にエー
ジングする。このために、時間が経過すると、バーン・
インテスト信号および／またはバーン・イン電圧に対す
る接続端子にコンタクトエラー（接続不良）が生じる可
能性がある。バーン・イン電圧およびテスト信号が交番
的に半導体モジュールに印加されるいわゆるダイナミッ
クバーン・インテスト装置におけるバーン・インテスト
では、半導体モジュールなどの基台の例えばこの形式の
コンタクト問題のために半導体モジュールに対して確実
かつ正しくバーン・インテストが行われないことがわか
っている。
【０００６】 まだ公開されていないドイツ連邦共和国
特許出願第１９８５２４２９．３号明細書に、次のよう
な、バーン・インテスト装置に対する半導体モジュール
が記載されている。すなわちここでは、半導体モジュー
ルがバーン・インテストにおいてバーン電圧に関して、
例えばコンタクト形成に欠陥があるために、そこで言う
ところのレギュレータ・アウト・テスト・モード（Regu
lator-Aus-test-Modus）にあるかまたは否かを検出する
ことができる。半導体モジュールには、バーン・イン電
圧の印加の際バーン・イン持続時間の経過後、レギュレ
ータがスイッチオフされている状態においてレギュレー
タがスイッチオンされている状態とは別の特性量を有し
ている素子が集積されている。その際特性量として素子
の特性の変化／低下(デグラデーション）ないし劣化が
用いられる。
特許出願第１９８５２４２９．３号明細書に、次のよう
な、バーン・インテスト装置に対する半導体モジュール
が記載されている。すなわちここでは、半導体モジュー
ルがバーン・インテストにおいてバーン電圧に関して、
例えばコンタクト形成に欠陥があるために、そこで言う
ところのレギュレータ・アウト・テスト・モード（Regu
lator-Aus-test-Modus）にあるかまたは否かを検出する
ことができる。半導体モジュールには、バーン・イン電
圧の印加の際バーン・イン持続時間の経過後、レギュレ
ータがスイッチオフされている状態においてレギュレー
タがスイッチオンされている状態とは別の特性量を有し
ている素子が集積されている。その際特性量として素子
の特性の変化／低下(デグラデーション）ないし劣化が
用いられる。
【０００７】例えばバーン・インテスト信号の１つとし
てのアドレス信号がコンタクトエラーに遭遇すると、こ
のことは、テストすべき半導体メモリの低減されたアド
レス領域だけにしか機能検査が行われないことを意味す
る。半導体メモリがこのテストされたアドレス領域内で
エラーなく動作するのであれば、このことは、肯定的な
テスト結果として評価される。これまで、この形式のテ
スト装置において、印加されるテスト信号のコンタクト
エラーの有無をテストすることは通例ではないので、こ
のような場合には、相応の半導体モジュールが完全にテ
ストされかつエラーはなかったものとして出発される。
てのアドレス信号がコンタクトエラーに遭遇すると、こ
のことは、テストすべき半導体メモリの低減されたアド
レス領域だけにしか機能検査が行われないことを意味す
る。半導体メモリがこのテストされたアドレス領域内で
エラーなく動作するのであれば、このことは、肯定的な
テスト結果として評価される。これまで、この形式のテ
スト装置において、印加されるテスト信号のコンタクト
エラーの有無をテストすることは通例ではないので、こ
のような場合には、相応の半導体モジュールが完全にテ
ストされかつエラーはなかったものとして出発される。
【０００８】このように理由から、バーン・インテスト
が行われたとしても、欠陥のある半導体モジュールが欠
陥ありとして特徴付けられるという根本的な目標は果た
されない。更に、エラーのある半導体モジュールが機能
正常として評価される可能性もあり得る。
が行われたとしても、欠陥のある半導体モジュールが欠
陥ありとして特徴付けられるという根本的な目標は果た
されない。更に、エラーのある半導体モジュールが機能
正常として評価される可能性もあり得る。
【０００９】
【発明が解決しようとする課題】本発明の課題は、半導
体モジュールの完全なバーン・インテストが半導体モジ
ュールに印加すべきすべてのバーン・インテスト信号に
基づいて行われたかどうかを信頼性を以て検査すること
ができるようにした、半導体モジュールに対する回路装
置を提供することである。
体モジュールの完全なバーン・インテストが半導体モジ
ュールに印加すべきすべてのバーン・インテスト信号に
基づいて行われたかどうかを信頼性を以て検査すること
ができるようにした、半導体モジュールに対する回路装
置を提供することである。
【００１０】
【課題を解決するための手段】この課題は、請求項１に
記載の回路装置によって解決される。有利な実施の形態
および改良例は従属請求項に記載されている。
記載の回路装置によって解決される。有利な実施の形態
および改良例は従属請求項に記載されている。
【００１１】回路装置は、複数のメモリ素子を有するメ
モリ回路を含んでおり、ここでバーン・インテスト信号
に対するそれぞれの接続端子に少なくとも１つのメモリ
素子が配属されておりかつ該接続端子に、それぞれの印
加されるバーン・インテスト信号を記憶するように接続
されている。活性のテスト信号が印加されると、相応の
メモリ素子は活性状態に移行する。メモリ素子は機能ユ
ニットに接続されている。機能ユニットは、２つの状態
を介して、接続されているメモリ素子の１つが活性状態
に移行しなかったかどうかを指示する。このようにし
て、１つまたは複数のメモリ素子が活性のテスト信号を
受けなかったかどうかが検査される。これに基づいて、
完全なバーン・インテストに対して、印加すべきすべて
のテスト信号が少なくとも１回活性状態に移行すること
を前提とするときに、コンタクトエラーが存在している
ことを意味している。機能ユニットの出力側に現れるこ
のような情報は、バーン・インテスト期間またはバーン
・インテストの終了時に読み出しかつ評価部に供給する
ことができる。これにより、この半導体素子は品質ラン
クについて格下げされるかまたはもう一度バーン・イン
テストを行うのかが決められる。
モリ回路を含んでおり、ここでバーン・インテスト信号
に対するそれぞれの接続端子に少なくとも１つのメモリ
素子が配属されておりかつ該接続端子に、それぞれの印
加されるバーン・インテスト信号を記憶するように接続
されている。活性のテスト信号が印加されると、相応の
メモリ素子は活性状態に移行する。メモリ素子は機能ユ
ニットに接続されている。機能ユニットは、２つの状態
を介して、接続されているメモリ素子の１つが活性状態
に移行しなかったかどうかを指示する。このようにし
て、１つまたは複数のメモリ素子が活性のテスト信号を
受けなかったかどうかが検査される。これに基づいて、
完全なバーン・インテストに対して、印加すべきすべて
のテスト信号が少なくとも１回活性状態に移行すること
を前提とするときに、コンタクトエラーが存在している
ことを意味している。機能ユニットの出力側に現れるこ
のような情報は、バーン・インテスト期間またはバーン
・インテストの終了時に読み出しかつ評価部に供給する
ことができる。これにより、この半導体素子は品質ラン
クについて格下げされるかまたはもう一度バーン・イン
テストを行うのかが決められる。
【００１２】別の考えられる例において、例えばテスト
すべき半導体モジュールのデータ出力側に対する接続端
子に上述したコンタクトエラーがあるとすれば、結果的
に、機能検査の結果にエラーがなくてもこのテスト結果
を読み出すことはできない。しかしこの種のテスト結果
はこの場合、エラーありと評価され、これに基づいて、
テストされた半導体モジュールは、それ自体エラーがな
いにも拘わらず、エラーありと格付けされる。
すべき半導体モジュールのデータ出力側に対する接続端
子に上述したコンタクトエラーがあるとすれば、結果的
に、機能検査の結果にエラーがなくてもこのテスト結果
を読み出すことはできない。しかしこの種のテスト結果
はこの場合、エラーありと評価され、これに基づいて、
テストされた半導体モジュールは、それ自体エラーがな
いにも拘わらず、エラーありと格付けされる。
【００１３】 更に本発明では、バーン・インテストの
結果を信頼性を以て求めることができる回路装置が記載
されている。この回路装置は付加的に、半導体モジュー
ルの機能性を検査するための検査装置、並びに検査装置
に接続されていて検査結果を記憶するためのメモリ装置
を有している。検査装置は例えば半導体モジュールの自
己テスト装置である。メモリ回路の機能ユニットは、メ
モリ装置に接続されていて、機能ユニットの状態を記憶
するために第１のプログラミング可能なエレメントに接
続されていておりかつ、かつ第２のプログラミング可能
なエレメントはメモリ装置の状態を記憶するためにメモ
リ装置に接続されている。これらは、半導体モジュール
の検査期間または検査後、エラーのある検査結果がある
かどうかについての情報を格納している。
結果を信頼性を以て求めることができる回路装置が記載
されている。この回路装置は付加的に、半導体モジュー
ルの機能性を検査するための検査装置、並びに検査装置
に接続されていて検査結果を記憶するためのメモリ装置
を有している。検査装置は例えば半導体モジュールの自
己テスト装置である。メモリ回路の機能ユニットは、メ
モリ装置に接続されていて、機能ユニットの状態を記憶
するために第１のプログラミング可能なエレメントに接
続されていておりかつ、かつ第２のプログラミング可能
なエレメントはメモリ装置の状態を記憶するためにメモ
リ装置に接続されている。これらは、半導体モジュール
の検査期間または検査後、エラーのある検査結果がある
かどうかについての情報を格納している。
【００１４】プログラミング可能なエレメントはそれぞ
れ、電圧供給の中断後、そこに記憶されている情報を維
持しているので、同じテスト装置によるバーン・インテ
ストの期間またはその後のテスト結果の検査を省略する
ことができる。このようにして、半導体モジュールのデ
ータ接続端子のエラーのあるコンタクト形成が半導体モ
ジュールの品質を低下させることになるのが妨げられ
る。半導体モジュールの機能性に関する情報をバーン・
インテストに続いて、コンタクトエラーのないことが保
証されている別の検査装置において評価することができ
る。メモリ回路の機能性の状態の記憶によって、同じ検
査装置によって、完全なバーン・インテストが行われた
かどうかを検出することができる。これらの情報によっ
て、エラーのある半導体モジュールだけがエラーありと
特徴付けられかつ機能の正常な半導体モジュールはエラ
ーなしと特徴付けられることになる。
れ、電圧供給の中断後、そこに記憶されている情報を維
持しているので、同じテスト装置によるバーン・インテ
ストの期間またはその後のテスト結果の検査を省略する
ことができる。このようにして、半導体モジュールのデ
ータ接続端子のエラーのあるコンタクト形成が半導体モ
ジュールの品質を低下させることになるのが妨げられ
る。半導体モジュールの機能性に関する情報をバーン・
インテストに続いて、コンタクトエラーのないことが保
証されている別の検査装置において評価することができ
る。メモリ回路の機能性の状態の記憶によって、同じ検
査装置によって、完全なバーン・インテストが行われた
かどうかを検出することができる。これらの情報によっ
て、エラーのある半導体モジュールだけがエラーありと
特徴付けられかつ機能の正常な半導体モジュールはエラ
ーなしと特徴付けられることになる。
【００１５】本発明の実施の形態において、メモリ回路
の機能ユニットはＡＮＤゲートとして実現されておりか
つメモリ素子はＲＳタイプのフリップフロップの双安定
マルチバイブレータ段として実現されている。その際メ
モリ素子の実現の際に、メモリ素子が活性の入力信号が
存在している場合に、これを、情報が読み出されかつメ
モリ素子がリセットされるまでの間、記憶していること
が重要である。このリセットは例えば、電流供給のスイ
ッチオンおよびそれに続く初期化の際に行われるので、
バーン・インテストの開始時に、すべてのメモリ素子に
対して同じ出発条件が生じている。
の機能ユニットはＡＮＤゲートとして実現されておりか
つメモリ素子はＲＳタイプのフリップフロップの双安定
マルチバイブレータ段として実現されている。その際メ
モリ素子の実現の際に、メモリ素子が活性の入力信号が
存在している場合に、これを、情報が読み出されかつメ
モリ素子がリセットされるまでの間、記憶していること
が重要である。このリセットは例えば、電流供給のスイ
ッチオンおよびそれに続く初期化の際に行われるので、
バーン・インテストの開始時に、すべてのメモリ素子に
対して同じ出発条件が生じている。
【００１６】バーン・インテスト信号によって、バーン
・インテストの期間にテスト装置のコンタクトエラーの
有無に関して複数の判断基準を検査することができる：
例えば、相応のバーン・インテストモードが活性化され
ているかどうか、個別アドレスビットが一回または複数
回変化したかどうか、十分な長さで高められた電圧によ
ってテストされるかどうか、それぞれの不可欠なコマン
ドがバーン・インテストの期間に実施されるかどうかお
よび／または電圧および温度が規定通り高められている
かどうかが監視される。従って、テストすべき半導体モ
ジュールに、バーン・インテストに対するテストモード
信号、アドレス信号、データ信号、クロック信号および
／または制御信号が接続される。
・インテストの期間にテスト装置のコンタクトエラーの
有無に関して複数の判断基準を検査することができる：
例えば、相応のバーン・インテストモードが活性化され
ているかどうか、個別アドレスビットが一回または複数
回変化したかどうか、十分な長さで高められた電圧によ
ってテストされるかどうか、それぞれの不可欠なコマン
ドがバーン・インテストの期間に実施されるかどうかお
よび／または電圧および温度が規定通り高められている
かどうかが監視される。従って、テストすべき半導体モ
ジュールに、バーン・インテストに対するテストモード
信号、アドレス信号、データ信号、クロック信号および
／または制御信号が接続される。
【００１７】プログラミング可能なエレメントに記憶さ
れている情報が電圧供給の遮断後維持されるように、こ
れらがエネルギービームによって切離可能な接続部を有
していれば有利である。これらはいわゆるレーザ・ヒュ
ーズとして実現することができるかまたは電気的に切離
可能なヒューズとして実現することができる。後者の場
合、電気的に切離可能なヒューズをプログラミングする
ために、外部の装置の助けを借りることなくチップ内部
の制御部を用いてプログラミングを実施することができ
る。この制御部は例えば、検査結果を記憶するためのメ
モリ回路ないしメモリ装置の機能ユニットの情報を評価
する制御回路によって制御される。
れている情報が電圧供給の遮断後維持されるように、こ
れらがエネルギービームによって切離可能な接続部を有
していれば有利である。これらはいわゆるレーザ・ヒュ
ーズとして実現することができるかまたは電気的に切離
可能なヒューズとして実現することができる。後者の場
合、電気的に切離可能なヒューズをプログラミングする
ために、外部の装置の助けを借りることなくチップ内部
の制御部を用いてプログラミングを実施することができ
る。この制御部は例えば、検査結果を記憶するためのメ
モリ回路ないしメモリ装置の機能ユニットの情報を評価
する制御回路によって制御される。
【００１８】メモリ装置の簡単な構成は、検査結果が複
数個順次印加される場合、欠陥のある検査結果が存在す
るや否や、メモリ装置が第１の状態に移行するようにな
っている。このようにして、いわゆる累積される良・不
良結果が可能になることになる。
数個順次印加される場合、欠陥のある検査結果が存在す
るや否や、メモリ装置が第１の状態に移行するようにな
っている。このようにして、いわゆる累積される良・不
良結果が可能になることになる。
【００１９】バーン・インテストの期間またはその後に
検査速度を上げるために、半導体モジュールの機能性を
検査するための検査装置において公知の形式のデータ圧
縮回路が設けられる。その際テストデータは群にまとめ
られるので、テストすべき大きなメモリ領域を有するＳ
ＤＲＡＭに対してのようなメモリモジュールに使用する
場合殊に、低減されたアドレス領域が得られかつこれに
よりテスト時間が短縮される。
検査速度を上げるために、半導体モジュールの機能性を
検査するための検査装置において公知の形式のデータ圧
縮回路が設けられる。その際テストデータは群にまとめ
られるので、テストすべき大きなメモリ領域を有するＳ
ＤＲＡＭに対してのようなメモリモジュールに使用する
場合殊に、低減されたアドレス領域が得られかつこれに
よりテスト時間が短縮される。
【００２０】バーン・インテストに続く品質監視はプロ
グラミング可能なエレメントに記憶された、半導体モジ
ュールの接続部に関する情報を例えば外部の評価装置を
用いて評価する。このために必要な補助手段には一般
に、バーン・インテストシステムのようなこの形式の高
い要求を課せられていないので、エラーのあるコンタク
トのそこでの問題は普通はクリチカルではない。それ故
に評価結果は高い確率を以て、実際に生じているテスト
結果に対応する。
グラミング可能なエレメントに記憶された、半導体モジ
ュールの接続部に関する情報を例えば外部の評価装置を
用いて評価する。このために必要な補助手段には一般
に、バーン・インテストシステムのようなこの形式の高
い要求を課せられていないので、エラーのあるコンタク
トのそこでの問題は普通はクリチカルではない。それ故
に評価結果は高い確率を以て、実際に生じているテスト
結果に対応する。
【００２１】
【実施例】次に本発明を図示の実施例につき図面を用い
て詳細に説明する。
て詳細に説明する。
【００２２】図１には、複数の接続端子Ａを有するメモ
リ回路１が示されている。この端子に、バーン・インテ
スト装置の、例として示す複数個のバーン・インテスト
信号Ｔ1ないしＴ6が印加可能である。更に、回路はメモ
リ素子２を有しており、その際バーン・インテスト信号
Ｔ1ないしＴ6に対する各接続端子には１つのメモリ素子
２が配属されている。入力側Ｅを介してそれぞれのメモ
リ素子２は、それぞれのバーン・インテスト信号Ｔ1な
いしＴ6を記憶するために、相応のテスト信号Ｔ 1ないし
Ｔ6の接続端子Ａに接続されている。その際メモリ素子
のそれぞれは、メモリ素子２の入力側に活性信号が印加
されるや否や、メモリ素子２の出力信号が活性状態を有
するという特性を持っている。このことは、リセット信
号Ｒに基づいて印加されたすべてのメモリ素子２の内容
がリセットされるまでの間、記憶される。メモリ素子２
の出力側は機能ユニット３に接続されている。この出力
信号Ｑは、接続されているすべてのメモリ素子が活性状
態を有しているとき第１の状態をとりかつ接続されてい
るメモリ素子の少なくとも１つが非活性状態を有してい
るとき第２の状態をとる。機能ユニット３の状態は出力
信号Ｑに基づいて機能ユニット３の出力側において取り
出し可能である。
リ回路１が示されている。この端子に、バーン・インテ
スト装置の、例として示す複数個のバーン・インテスト
信号Ｔ1ないしＴ6が印加可能である。更に、回路はメモ
リ素子２を有しており、その際バーン・インテスト信号
Ｔ1ないしＴ6に対する各接続端子には１つのメモリ素子
２が配属されている。入力側Ｅを介してそれぞれのメモ
リ素子２は、それぞれのバーン・インテスト信号Ｔ1な
いしＴ6を記憶するために、相応のテスト信号Ｔ 1ないし
Ｔ6の接続端子Ａに接続されている。その際メモリ素子
のそれぞれは、メモリ素子２の入力側に活性信号が印加
されるや否や、メモリ素子２の出力信号が活性状態を有
するという特性を持っている。このことは、リセット信
号Ｒに基づいて印加されたすべてのメモリ素子２の内容
がリセットされるまでの間、記憶される。メモリ素子２
の出力側は機能ユニット３に接続されている。この出力
信号Ｑは、接続されているすべてのメモリ素子が活性状
態を有しているとき第１の状態をとりかつ接続されてい
るメモリ素子の少なくとも１つが非活性状態を有してい
るとき第２の状態をとる。機能ユニット３の状態は出力
信号Ｑに基づいて機能ユニット３の出力側において取り
出し可能である。
【００２３】図３には、図１に図示のメモリ回路１の実
施例が示されている。メモリ素子２はすべて、ＲＳタイ
プのフリップフロップの双安定マルチバイブレータとし
て実現されている。これらの出力側は、図３にはＡＮＤ
ゲートとして実現されている機能ユニット３に接続され
ている。ＲＳフリップフロップのそれぞれの入力側Ｅ
に、それぞれのテスト信号Ｔ１ないしＴ６が印加され
る。メモリ素子２のリセットされた状態から出発して、
メモリ素子は、相応のテスト信号Ｔ１ないしＴ６が少な
くとも１回活性状態をとるや否や、活性状態に移行す
る。ここでは、可能な複数のテストモード信号の１つを
表しているテスト信号Ｔ１がメモリ素子ＦＦ１に接続さ
れている。メモリ素子ＦＦ２およびＦＦ３は、Ｔ２の、
非活性状態から活性状態への信号変化およびその逆方向
の変化が記録されるようにテスト信号Ｔ２に接続されて
いる。このことは殊に、ここでは例えば非活性状態に相
応している状態「論理０」においても、ここでは活性状
態に相応している状態「論理１」においてもアドレス情
報を含んでいるアドレス信号において必要である。ここ
では例えば内部テスト信号に相応しているテスト信号Ｔ
３は分周器チェーンを介してメモリ素子ＦＦ４に接続さ
れている。この分周器チェーンを用いて、例えば分周器
チェーンがどの程度の長さを有しているかに応じて、最
小のテスト持続時間を検査することができる。テスト信
号Ｔ４を介して複数のテスト命令のうちの１つがメモリ
素子ＦＦ５に記憶される。この例において、更に、温度
センサを介する信号Ｔ６を介して温度が監視される。し
かし殊にこの信号は、バーン・インテスト装置それ自体
によってもコントロールすることができるので、この回
路部分は付加的に設けることができる。
施例が示されている。メモリ素子２はすべて、ＲＳタイ
プのフリップフロップの双安定マルチバイブレータとし
て実現されている。これらの出力側は、図３にはＡＮＤ
ゲートとして実現されている機能ユニット３に接続され
ている。ＲＳフリップフロップのそれぞれの入力側Ｅ
に、それぞれのテスト信号Ｔ１ないしＴ６が印加され
る。メモリ素子２のリセットされた状態から出発して、
メモリ素子は、相応のテスト信号Ｔ１ないしＴ６が少な
くとも１回活性状態をとるや否や、活性状態に移行す
る。ここでは、可能な複数のテストモード信号の１つを
表しているテスト信号Ｔ１がメモリ素子ＦＦ１に接続さ
れている。メモリ素子ＦＦ２およびＦＦ３は、Ｔ２の、
非活性状態から活性状態への信号変化およびその逆方向
の変化が記録されるようにテスト信号Ｔ２に接続されて
いる。このことは殊に、ここでは例えば非活性状態に相
応している状態「論理０」においても、ここでは活性状
態に相応している状態「論理１」においてもアドレス情
報を含んでいるアドレス信号において必要である。ここ
では例えば内部テスト信号に相応しているテスト信号Ｔ
３は分周器チェーンを介してメモリ素子ＦＦ４に接続さ
れている。この分周器チェーンを用いて、例えば分周器
チェーンがどの程度の長さを有しているかに応じて、最
小のテスト持続時間を検査することができる。テスト信
号Ｔ４を介して複数のテスト命令のうちの１つがメモリ
素子ＦＦ５に記憶される。この例において、更に、温度
センサを介する信号Ｔ６を介して温度が監視される。し
かし殊にこの信号は、バーン・インテスト装置それ自体
によってもコントロールすることができるので、この回
路部分は付加的に設けることができる。
【００２４】図２には、図１のメモリ回路１を有する半
導体モジュールの回路装置が示されている。更に、半導
体モジュールの機能性を検査する検査装置１０が図示さ
れている。検査装置１０は、該検査装置１０によって求
められた検査結果を記憶するために、メモリ装置１１に
接続されている。その際メモリ装置１１は出力側に、エ
ラーのある検査結果が少なくとも１つあれば第１の状態
を有しかつエラーのない検査結果であれば第２の状態を
有する。メモリ回路１およびメモリ装置１１は第１のプ
ログラミング可能なエレメント２０ないし第２のプログ
ラミング可能なエレメント２１に、それぞれ印加されて
いる状態を記憶するために接続されている。これらの出
力側は制御回路３０に接続されている。制御回路は一方
において、半導体モジュールの外部に向かってインタフ
ェースを形成しかつ他方において、検査装置１０および
メモリ回路１と一緒にテストシーケンスを制御する。
導体モジュールの回路装置が示されている。更に、半導
体モジュールの機能性を検査する検査装置１０が図示さ
れている。検査装置１０は、該検査装置１０によって求
められた検査結果を記憶するために、メモリ装置１１に
接続されている。その際メモリ装置１１は出力側に、エ
ラーのある検査結果が少なくとも１つあれば第１の状態
を有しかつエラーのない検査結果であれば第２の状態を
有する。メモリ回路１およびメモリ装置１１は第１のプ
ログラミング可能なエレメント２０ないし第２のプログ
ラミング可能なエレメント２１に、それぞれ印加されて
いる状態を記憶するために接続されている。これらの出
力側は制御回路３０に接続されている。制御回路は一方
において、半導体モジュールの外部に向かってインタフ
ェースを形成しかつ他方において、検査装置１０および
メモリ回路１と一緒にテストシーケンスを制御する。
【００２５】例えば、半導体メモリモジュールにバーン
・インテストが行われると、制御回路３０はアドレス信
号および制御信号を検査装置１０に伝送する。検査装置
は内部のデータ発生器を用いてデータをメモリセルフィ
ールドのメモリセルに書き込みかつ書き込まれたデータ
をメモリセルフィールドから読み出されたデータと比較
する。この比較に基づいて、いわゆる良−不良情報（Pa
ss-Fail-information）がメモリ装置１１に書き込まれ
る。検査結果が複数個相次いで印加される場合、検査装
置はエラーのある検査結果があるとすぐに第１の状態に
移行する。エラーのない検査の場合および印加すべきす
べてのバーン・インテスト信号が申し分なくコンタクト
形成されていることを意味しているのだが、メモリ回路
１が活性状態を有している場合、プログラミング可能な
エレメント２０およびプログラミング可能なエレメント
２１をプログラミングするように制御部４０を制御する
制御回路３０を介してプログラミング可能なエレメント
２０およびプログラミング可能なエレメント２１はプロ
グラミングされる。バーン・インテストに続いて、プロ
グラミング可能なエレメント２０および２１のプログラ
ミングされた状態はテスト結果を評価するために制御回
路３０を介して外部の評価装置に送出することができ
る。評価装置は接続端子ＥＸを介して制御回路３０に接
続されている。
・インテストが行われると、制御回路３０はアドレス信
号および制御信号を検査装置１０に伝送する。検査装置
は内部のデータ発生器を用いてデータをメモリセルフィ
ールドのメモリセルに書き込みかつ書き込まれたデータ
をメモリセルフィールドから読み出されたデータと比較
する。この比較に基づいて、いわゆる良−不良情報（Pa
ss-Fail-information）がメモリ装置１１に書き込まれ
る。検査結果が複数個相次いで印加される場合、検査装
置はエラーのある検査結果があるとすぐに第１の状態に
移行する。エラーのない検査の場合および印加すべきす
べてのバーン・インテスト信号が申し分なくコンタクト
形成されていることを意味しているのだが、メモリ回路
１が活性状態を有している場合、プログラミング可能な
エレメント２０およびプログラミング可能なエレメント
２１をプログラミングするように制御部４０を制御する
制御回路３０を介してプログラミング可能なエレメント
２０およびプログラミング可能なエレメント２１はプロ
グラミングされる。バーン・インテストに続いて、プロ
グラミング可能なエレメント２０および２１のプログラ
ミングされた状態はテスト結果を評価するために制御回
路３０を介して外部の評価装置に送出することができ
る。評価装置は接続端子ＥＸを介して制御回路３０に接
続されている。
【図１】印加されたテスト信号の状態をメモリエレメン
トに記憶するメモリ回路を備えた回路装置のブロック図
である。
トに記憶するメモリ回路を備えた回路装置のブロック図
である。
【図２】図１のメモリ回路およびプログラミング可能な
エレメントを備えた半導体モジュールの回路装置のブロ
ック図である。
エレメントを備えた半導体モジュールの回路装置のブロ
ック図である。
【図３】図１のメモリ回路の実施例の回路略図である。
１ メモリ回路、 ２ メモリ素子、 ３ 機能ユニッ
ト、 １０ 検査装置、 １１ メモリ装置、 ２０，
２１ プログラミング可能なエレメント、 ３０ 制御
回路、 Ｔ１ないしＴ６ テスト信号
ト、 １０ 検査装置、 １１ メモリ装置、 ２０，
２１ プログラミング可能なエレメント、 ３０ 制御
回路、 Ｔ１ないしＴ６ テスト信号
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平９−318702（ＪＰ，Ａ)
特開2000−241497（ＪＰ，Ａ)
特開2000−227460（ＪＰ，Ａ)
特開 平７−35814（ＪＰ，Ａ)
特開 平５−346456（ＪＰ，Ａ)
特開 平４−152277（ＪＰ，Ａ)
特開 平１−282476（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 31/28
G01R 31/26
Claims (9)
- 【請求項１】 活性状態および非活性状態を有している
バーン・インテスト装置のバーン・インテスト信号（Ｔ
１；Ｔ６）が印加可能である接続端子（Ａ）を備えてい
るメモリ回路（１）を含んでいる半導体モジュールのバ
ーン・インテストのための回路装置であって、 前記メモリ回路は複数のメモリ素子（２）を有してお
り、ここでバーン・インテスト信号に対するそれぞれの
接続端子（Ａ）に少なくとも１つのメモリ素子（２）が
配属されておりかつ該接続端子（Ａ）は、それぞれの印
加されるバーン・インテスト信号を記憶するために該メ
モリ素子（２）の入力側に接続されており、 該メモリ回路において、それぞれのメモリ素子（２）
は、該メモリ素子（２）の入力側（Ｅ）に活性信号が印
加されるや否や、該メモリ素子（２）の出力信号は活性
状態を有するように製造されており、かつ 該メモリ回路において、メモリ素子（２）は出力信号
（Ｑ）を有する機能ユニット（３）に接続されており、
該出力信号は、接続されているすべてのメモリ素子
（２）が活性状態を有しているとき第１の状態を有し、
かつ接続されているメモリ素子（２）の少なくとも１つ
が非活性状態を有しているとき、第２の状態を有し、か
つ該回路装置は、 半導体モジュールの機能性を検査するための検査装置
（１０）と、 少なくとも１つの欠陥のある検査結果が存在する場合に
第１の状態を有しかつ欠陥のない検査結果が存在してい
る場合に第２の状態を有している検査結果を記憶するた
めの、前記検査装置（１０）に接続されているメモリ装
置（１１）と、 前記メモリ回路（１）の機能ユニット（３）に接続され
ていて、該機能ユニット（３）の状態を記憶するための
第１のプログラミング可能なエレメント（２０）と、 前記メモリ装置（１１）に接続されていて、該メモリ装
置（１１）の状態を記憶するための第２のプログラミン
グ可能なエレメント（２１）とを有しており、ここでプ
ログラミング可能なエレメント（２０，２１）はその都
度、電圧供給の中断後、記憶されている状態を保持する
ことを特徴とする回路装置。 - 【請求項２】 機能ユニット（３）はＡＮＤゲートを含
んでいる請求項１記載の回路装置。 - 【請求項３】 メモリ素子（２）はＲＳタイプのフリッ
プフロップの双安定マルチバイブレータ段を含んでいる
請求項１または２記載の回路装置。 - 【請求項４】 バーン・インテスト信号（Ｔ１；Ｔ６）
は、バーン・インテストに対するテストモード信号、ア
ドレス信号、データ信号、クロック信号および／または
制御信号を有している請求項１から３までのいずれか１
項記載の回路装置。 - 【請求項５】 プログラミング可能なエレメント（２
０，２１）はエネルギービームによって切り離し可能な
接続部を有している請求項１から４までのいずれか１項
記載の回路装置。 - 【請求項６】 プログラミング可能なエレメント（２
０，２１）は電気的に切り離し可能なヒューズを有して
いる請求項１から５までのいずれか１項記載の回路装
置。 - 【請求項７】 メモリ装置（１１）は検査結果が複数個
順次印加される場合、欠陥のある検査結果が生じるや否
や、第１の状態に移行する請求項１から６までのいずれ
か１項記載の回路装置。 - 【請求項８】 プログラミング可能なエレメント（２
０，２１）は、外部の評価装置によってバーン・インテ
ストを評価するために、回路装置の１つの接続端子（Ｅ
Ｘ）に接続されている請求項１から７までのいずれか１
項記載の回路装置。 - 【請求項９】 半導体モジュールの機能性を検査するた
めの検査装置（１０）はデータ圧縮回路を含んでいる請
求項１から８までのいずれか１項記載の回路装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19917336A DE19917336C2 (de) | 1999-04-16 | 1999-04-16 | Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins |
| DE19917336.2 | 1999-04-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000329828A JP2000329828A (ja) | 2000-11-30 |
| JP3490661B2 true JP3490661B2 (ja) | 2004-01-26 |
Family
ID=7904863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000115375A Expired - Fee Related JP3490661B2 (ja) | 1999-04-16 | 2000-04-17 | 半導体モジュールのバーン・インテストのための回路装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6581171B1 (ja) |
| JP (1) | JP3490661B2 (ja) |
| KR (1) | KR100404020B1 (ja) |
| DE (1) | DE19917336C2 (ja) |
| TW (1) | TW531656B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390146B1 (ko) * | 2001-01-31 | 2003-07-04 | 삼성전자주식회사 | 번-인 테스트 기능을 구비한 반도체 메모리 장치 |
| DE10129625A1 (de) * | 2001-06-20 | 2003-01-02 | Infineon Technologies Ag | Vorrichtung und Verfahren zum Testen einer Einrichtung zum Speichern von Daten |
| KR101100714B1 (ko) | 2010-03-10 | 2011-12-29 | 이용근 | 번인보드용 인터페이스 장치 |
| JP6174898B2 (ja) * | 2013-04-30 | 2017-08-02 | ルネサスエレクトロニクス株式会社 | 半導体試験装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0770573B2 (ja) | 1989-07-11 | 1995-07-31 | 富士通株式会社 | 半導体集積回路装置 |
| US5303246A (en) * | 1991-07-03 | 1994-04-12 | Hughes Aircraft Company | Fault isolation diagnostics |
| US5313424A (en) * | 1992-03-17 | 1994-05-17 | International Business Machines Corporation | Module level electronic redundancy |
| JP2918397B2 (ja) * | 1992-06-26 | 1999-07-12 | 三菱電機株式会社 | 半導体ウエハ及びその製造方法 |
| JPH0727827A (ja) | 1993-07-15 | 1995-01-31 | Hitachi Ltd | モジュールおよびそれを用いた半導体集積回路装置 |
| KR0122100B1 (ko) * | 1994-03-10 | 1997-11-26 | 김광호 | 스트레스회로를 가지는 반도체집적회로 및 그 스트레스전압공급방법 |
| US5732209A (en) * | 1995-11-29 | 1998-03-24 | Exponential Technology, Inc. | Self-testing multi-processor die with internal compare points |
| KR100216993B1 (ko) * | 1997-07-11 | 1999-09-01 | 윤종용 | 병합 데이터 출력모드와 표준동작 모드로 동작하는 집적회로소자를 함께 검사할 수 있는 검사용 기판 |
| KR19980043517A (ko) | 1996-12-03 | 1998-09-05 | 김광호 | 웨이퍼 번인 테스트회로 |
| JPH1144739A (ja) | 1997-07-29 | 1999-02-16 | Ando Electric Co Ltd | Ｉｃ試験装置 |
| US5794175A (en) * | 1997-09-09 | 1998-08-11 | Teradyne, Inc. | Low cost, highly parallel memory tester |
| DE19852429C1 (de) | 1998-11-13 | 2000-11-23 | Siemens Ag | Halbleiterbaustein für Burn-In-Testanordnung |
-
1999
- 1999-04-16 DE DE19917336A patent/DE19917336C2/de not_active Expired - Fee Related
-
2000
- 2000-04-12 TW TW089106816A patent/TW531656B/zh not_active IP Right Cessation
- 2000-04-15 KR KR10-2000-0019765A patent/KR100404020B1/ko not_active IP Right Cessation
- 2000-04-17 JP JP2000115375A patent/JP3490661B2/ja not_active Expired - Fee Related
- 2000-04-17 US US09/550,212 patent/US6581171B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100404020B1 (ko) | 2003-11-03 |
| DE19917336A1 (de) | 2000-11-02 |
| US6581171B1 (en) | 2003-06-17 |
| TW531656B (en) | 2003-05-11 |
| KR20000077029A (ko) | 2000-12-26 |
| JP2000329828A (ja) | 2000-11-30 |
| DE19917336C2 (de) | 2002-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7577885B2 (en) | Semiconductor integrated circuit, design support software system and automatic test pattern generation system | |
| US6829737B1 (en) | Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results | |
| JP2002267721A (ja) | Ｃｐｕ内蔵ｒａｍ混載ｌｓｉのテスト装置および方法 | |
| JPWO2002037503A1 (ja) | 半導体メモリおよび半導体メモリの検査方法並びに製造方法 | |
| TWI389129B (zh) | 積體電路裝置 | |
| US7213186B2 (en) | Memory built-in self test circuit with full error mapping capability | |
| JP4481588B2 (ja) | 半導体集積回路装置 | |
| KR100272712B1 (ko) | 간단한 검사용 배선을 갖고 짧은 시간에 검사될 수 있는 반도체 웨이퍼상의 반도체 장치 | |
| US7202692B2 (en) | Semiconductor chip and method of testing the same | |
| US7752514B2 (en) | Methods and apparatus for testing a scan chain to isolate defects | |
| JP3490661B2 (ja) | 半導体モジュールのバーン・インテストのための回路装置 | |
| EP1707973B1 (en) | Semiconductor device and method for testing semiconductor device | |
| EP1197759B1 (en) | Reliable comparison circuit in an automatic test equipment | |
| JP2008059718A (ja) | 半導体記憶装置 | |
| EP2312329A1 (en) | Reliability test with monitoring of the results | |
| JPH1138085A (ja) | テスタの動作誤謬検査方法 | |
| CN114121120A (zh) | 一种存储器的检测系统、方法及芯片 | |
| JP4690731B2 (ja) | 半導体装置とそのテスト装置及びテスト方法。 | |
| JP2937811B2 (ja) | 半導体集積回路のテスト回路およびそのテスト方法 | |
| US20140281764A1 (en) | Data path memory test | |
| JP2006286030A (ja) | 半導体装置 | |
| JP2930037B2 (ja) | 半導体メモリ及びそのテスト方法 | |
| US7159157B2 (en) | Apparatus and method for testing a device for storing data | |
| JP2000227459A (ja) | 半導体集積回路とそのテスト方法、及びそのテストに使用するプローブ治具 | |
| KR100690995B1 (ko) | 반도체 메모리의 셀프 테스트 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031002 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |