JPH0817190A - ベリファイ電圧発生装置およびベリファイ電圧測定方法 - Google Patents
ベリファイ電圧発生装置およびベリファイ電圧測定方法Info
- Publication number
- JPH0817190A JPH0817190A JP14979094A JP14979094A JPH0817190A JP H0817190 A JPH0817190 A JP H0817190A JP 14979094 A JP14979094 A JP 14979094A JP 14979094 A JP14979094 A JP 14979094A JP H0817190 A JPH0817190 A JP H0817190A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- transistor
- verify
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 基準電圧発生回路を構成するトランジスタの
しきい値がばらついても、この電圧を検出して安定した
基準電圧およびベリファイ電圧として出力可能に補正す
る。 【構成】 基準電圧発生回路を構成し、かつ電源および
接地間にダイオード接続された複数のトランジスタ４〜
７を設け、これらの各トランジスタ４〜７のドレイン
に、基準電圧のレベルを調整する基準電圧調整手段１０
〜１２を接続する。
しきい値がばらついても、この電圧を検出して安定した
基準電圧およびベリファイ電圧として出力可能に補正す
る。 【構成】 基準電圧発生回路を構成し、かつ電源および
接地間にダイオード接続された複数のトランジスタ４〜
７を設け、これらの各トランジスタ４〜７のドレイン
に、基準電圧のレベルを調整する基準電圧調整手段１０
〜１２を接続する。
Description
【０００１】
【産業上の利用分野】この発明は、不揮発性半導体メモ
リにおいてベリファイ電圧によってプログラム後のマー
ジンチェックを行うのに用いるベリファイ電圧発生装置
およびベリファイ電圧測定方法に関するものである。
リにおいてベリファイ電圧によってプログラム後のマー
ジンチェックを行うのに用いるベリファイ電圧発生装置
およびベリファイ電圧測定方法に関するものである。
【０００２】
【従来の技術】図８は従来のベリファイ電圧発生装置を
示す回路図であり、図において、１は基準電圧発生用回
路であり、これがプログラムベリファイ電圧発生用電源
（Ｖpp電源）またはイレーズベリファイ電圧発生回路
（Ｖcc電源）に、ｐチャネルトランジスタ３を介してｎ
チャネルトランジスタ４，５，６，７をダイオード接続
したものからなる。
示す回路図であり、図において、１は基準電圧発生用回
路であり、これがプログラムベリファイ電圧発生用電源
（Ｖpp電源）またはイレーズベリファイ電圧発生回路
（Ｖcc電源）に、ｐチャネルトランジスタ３を介してｎ
チャネルトランジスタ４，５，６，７をダイオード接続
したものからなる。
【０００３】また、２は基準電圧発生回路１に接続され
たコンパレータで、例えばｐチャネルトランジスタおよ
びｎチャネルトランジスタを組み合わせた周知の回路構
成が採用され、これが基準電圧発生回路１からの基準電
圧とセンスアンプやデコーダ８からの検出電圧とを比較
して、上記センスアンプやデコーダ８の電源電圧のレベ
ルを上記基準電圧に近づけるように機能するものであ
る。また、このコンパレータ２から取り出された電圧は
センスアンプ電源やデコーダ電源として出力されるよう
になっている。
たコンパレータで、例えばｐチャネルトランジスタおよ
びｎチャネルトランジスタを組み合わせた周知の回路構
成が採用され、これが基準電圧発生回路１からの基準電
圧とセンスアンプやデコーダ８からの検出電圧とを比較
して、上記センスアンプやデコーダ８の電源電圧のレベ
ルを上記基準電圧に近づけるように機能するものであ
る。また、このコンパレータ２から取り出された電圧は
センスアンプ電源やデコーダ電源として出力されるよう
になっている。
【０００４】次に動作について説明する。ｐチャネルト
ランジスタ３およびｎチャネルトランジスタ４〜７はそ
れぞれ直列接続されて、プログラムベリファイ電圧また
はイレーズベリファイ電圧が印加されており、ｐチャネ
ルトランジスタ３およびｎチャネルトランジスタ４の接
続点（ノード）には各トランジスタ３〜７がそれぞれ持
つ抵抗の分圧比に応じたベリファイ用の基準電圧が得ら
れる。
ランジスタ３およびｎチャネルトランジスタ４〜７はそ
れぞれ直列接続されて、プログラムベリファイ電圧また
はイレーズベリファイ電圧が印加されており、ｐチャネ
ルトランジスタ３およびｎチャネルトランジスタ４の接
続点（ノード）には各トランジスタ３〜７がそれぞれ持
つ抵抗の分圧比に応じたベリファイ用の基準電圧が得ら
れる。
【０００５】また、この基準電圧は同一ボードに実装さ
れたセンサアンプやデコーダ８などにコンパレータ２を
介してベリファイ電圧として出力される。このとき、コ
ンパレータは上記センスアンプやデコーダ８の電源電圧
を監視し、これを取り込んで上記基準電圧として、上記
センサやデコーダ８の電源電圧レベルを基準電圧に近づ
けるように動作する。
れたセンサアンプやデコーダ８などにコンパレータ２を
介してベリファイ電圧として出力される。このとき、コ
ンパレータは上記センスアンプやデコーダ８の電源電圧
を監視し、これを取り込んで上記基準電圧として、上記
センサやデコーダ８の電源電圧レベルを基準電圧に近づ
けるように動作する。
【０００６】また、プログラムベリファイ用基準電圧お
よびイレーズベリファイ用の上記基準電圧は、図９に示
すように、ｎチャネルトランジスタ４〜７のしきい値電
圧（ＶTH）依存性を持つ。
よびイレーズベリファイ用の上記基準電圧は、図９に示
すように、ｎチャネルトランジスタ４〜７のしきい値電
圧（ＶTH）依存性を持つ。
【０００７】
【発明が解決しようとする課題】従来のベリファイ電圧
発生装置は以上のように構成されているので、ｎチャネ
ルトランジスタ４〜７のしきい値をばらつきなく作り上
げることは、現在のウェハプロセスでは困難であり、従
って、このしきい値の中心値を設定し、ｎチャネルトラ
ンジスタ４〜７のサイズや接続段数を適切に決定してい
るが、ウェハプロセス上しきい値がばらつくことによっ
て、図９に点線で示すように、読み出しマージンが小さ
くなるなどの問題点があった。
発生装置は以上のように構成されているので、ｎチャネ
ルトランジスタ４〜７のしきい値をばらつきなく作り上
げることは、現在のウェハプロセスでは困難であり、従
って、このしきい値の中心値を設定し、ｎチャネルトラ
ンジスタ４〜７のサイズや接続段数を適切に決定してい
るが、ウェハプロセス上しきい値がばらつくことによっ
て、図９に点線で示すように、読み出しマージンが小さ
くなるなどの問題点があった。
【０００８】請求項１の発明は上記のような問題点を解
消するめたになされたものであり、トランジスタのしき
い値がばらついて、基準電圧発生回路から得られるベリ
ファイ用の基準電圧がばらついても、この電圧を検出し
て安定したベリファイ電圧に補正できるベリファイ電圧
発生装置を得ることを目的とする。
消するめたになされたものであり、トランジスタのしき
い値がばらついて、基準電圧発生回路から得られるベリ
ファイ用の基準電圧がばらついても、この電圧を検出し
て安定したベリファイ電圧に補正できるベリファイ電圧
発生装置を得ることを目的とする。
【０００９】また、請求項２の発明は基準電圧発生回路
の各トランジスタに接続したヒューズの切断により基準
電圧の補正を行うことによって、安定したベリファイ電
圧を出力できるベリファイ電圧発生装置を得ることを目
的とする。
の各トランジスタに接続したヒューズの切断により基準
電圧の補正を行うことによって、安定したベリファイ電
圧を出力できるベリファイ電圧発生装置を得ることを目
的とする。
【００１０】請求項３の発明は基準電圧発生回路の各ト
ランジスタに接続した不揮発性メモリのデータの書き換
えにより、基準電圧の補正を行うことによって、安定し
たベリファイ電圧を出力できるベリファイ電圧発生装置
を得ることを目的とする。
ランジスタに接続した不揮発性メモリのデータの書き換
えにより、基準電圧の補正を行うことによって、安定し
たベリファイ電圧を出力できるベリファイ電圧発生装置
を得ることを目的とする。
【００１１】請求項４の発明は外部に設けた電圧測定用
のパッドから基準電圧を取り出して、これをもとにヒュ
ーズの切断または不揮発性メモリへの書き換えを判定で
きるベリファイ電圧発生装置を得ることを目的とする。
のパッドから基準電圧を取り出して、これをもとにヒュ
ーズの切断または不揮発性メモリへの書き換えを判定で
きるベリファイ電圧発生装置を得ることを目的とする。
【００１２】請求項５の発明は基準電圧発生回路に設け
た複数のトランジスタと等価な基準電圧チェック用のト
ランジスタを別途設けて、これに流れる電流値よりトラ
ンジスタのしきい値電圧を読み取り、ヒューズの切断ま
たは不揮発性メモリの書き換えの可否を判定できるベリ
ファイ電圧発生装置を得ることを目的とする。
た複数のトランジスタと等価な基準電圧チェック用のト
ランジスタを別途設けて、これに流れる電流値よりトラ
ンジスタのしきい値電圧を読み取り、ヒューズの切断ま
たは不揮発性メモリの書き換えの可否を判定できるベリ
ファイ電圧発生装置を得ることを目的とする。
【００１３】請求項６の発明は電圧測定用のパッドや基
準電圧チェック用のトランジスタによる測定結果に従っ
て、基準電圧の補正をウェハプロセスの中で実行できる
ベリファイ電圧測定方法を得ることを目的とする。
準電圧チェック用のトランジスタによる測定結果に従っ
て、基準電圧の補正をウェハプロセスの中で実行できる
ベリファイ電圧測定方法を得ることを目的とする。
【００１４】
【課題を解決するための手段】請求項１の発明に係るベ
リファイ電圧発生装置は、基準電圧発生回路を構成し、
かつ電源および接地間にダイオード接続された複数のト
ランジスタを設け、これらの各トランジスタのドレイン
に、ベリファイ用の基準電圧のレベルを調整する基準電
圧調整手段を接続したものである。
リファイ電圧発生装置は、基準電圧発生回路を構成し、
かつ電源および接地間にダイオード接続された複数のト
ランジスタを設け、これらの各トランジスタのドレイン
に、ベリファイ用の基準電圧のレベルを調整する基準電
圧調整手段を接続したものである。
【００１５】請求項２の発明に係るベリファイ電圧発生
装置は、基準電圧調整手段を、各トランジスタのドレイ
ンと接地との間に接続されてレーザ切断されるヒューズ
または該ヒューズの切断時にスイッチオフとされるスイ
ッチ素子としたものである。
装置は、基準電圧調整手段を、各トランジスタのドレイ
ンと接地との間に接続されてレーザ切断されるヒューズ
または該ヒューズの切断時にスイッチオフとされるスイ
ッチ素子としたものである。
【００１６】請求項３の発明に係るベリファイ電圧発生
装置は、基準電圧調整手段を、各トランジスタに接続さ
れて、データの書き換えにより基準電圧発生回路の抵抗
値を変化させる不揮発性メモリとしたものである。
装置は、基準電圧調整手段を、各トランジスタに接続さ
れて、データの書き換えにより基準電圧発生回路の抵抗
値を変化させる不揮発性メモリとしたものである。
【００１７】請求項４の発明に係るベリファイ電圧発生
装置は、基準電圧発生回路の外部に、各トランジスタの
ドレインに接続されたいずれのヒューズをレーザ切断
し、またはいずれの不揮発性メモリを書き換えるかを判
定する電圧測定用のパッドを設けたものである。
装置は、基準電圧発生回路の外部に、各トランジスタの
ドレインに接続されたいずれのヒューズをレーザ切断
し、またはいずれの不揮発性メモリを書き換えるかを判
定する電圧測定用のパッドを設けたものである。
【００１８】請求項５の発明に係るベリファイ電圧発生
装置は、基準電圧発生回路に対し独立して、該基準電圧
発生回路を構成する複数のトランジスタとは特性上等価
な１つのトランジスタを設け、該トランジスタのドレイ
ンおよびゲートに、規定電圧が印加されるドレイン―ソ
ース間電流測定用のパッドを接続したものである。
装置は、基準電圧発生回路に対し独立して、該基準電圧
発生回路を構成する複数のトランジスタとは特性上等価
な１つのトランジスタを設け、該トランジスタのドレイ
ンおよびゲートに、規定電圧が印加されるドレイン―ソ
ース間電流測定用のパッドを接続したものである。
【００１９】請求項６の発明に係るベリファイ電圧測定
方法は、基準電圧発生回路の電圧測定用のパッド電圧ま
たは基準電圧チェック用のトランジスタのドレイン―ソ
ース間電流を測定し、この測定結果に従って、上記基準
電圧発生回路の基準電圧を、該基準電圧発生回路を構成
するトランジスタのドレインに接続されたヒューズの切
断または不揮発性メモリのデータ書き換えにより行える
ようにしたものである。
方法は、基準電圧発生回路の電圧測定用のパッド電圧ま
たは基準電圧チェック用のトランジスタのドレイン―ソ
ース間電流を測定し、この測定結果に従って、上記基準
電圧発生回路の基準電圧を、該基準電圧発生回路を構成
するトランジスタのドレインに接続されたヒューズの切
断または不揮発性メモリのデータ書き換えにより行える
ようにしたものである。
【００２０】
【作用】請求項１の発明におけるベリファイ電圧発生装
置は、ウェハプロセス上でトランジスタのしきい値電圧
がばらつき、これによってベリファイ用の基準電圧がば
らついても、基準電圧調整手段によって、その基準電圧
を簡単かつ迅速に補正可能にする。
置は、ウェハプロセス上でトランジスタのしきい値電圧
がばらつき、これによってベリファイ用の基準電圧がば
らついても、基準電圧調整手段によって、その基準電圧
を簡単かつ迅速に補正可能にする。
【００２１】請求項２の発明におけるベリファイ電圧発
生装置は、基準電圧発生回路の各トランジスタのドレイ
ンにヒューズを接続しておくことで、これらの各ヒュー
ズの切断によって基準電圧の補正を極めて簡単に行える
ようにする。
生装置は、基準電圧発生回路の各トランジスタのドレイ
ンにヒューズを接続しておくことで、これらの各ヒュー
ズの切断によって基準電圧の補正を極めて簡単に行える
ようにする。
【００２２】請求項３の発明におけるベリファイ電圧発
生装置は、基準電圧発生回路の各トランジスタのドレイ
ンに、データ書き換えが可能な不揮発性メモリを接続し
ておくことで、上記データの書き換えによって基準電圧
発生回路内の抵抗値を変化させて、基準電圧を任意に調
整可能にする。
生装置は、基準電圧発生回路の各トランジスタのドレイ
ンに、データ書き換えが可能な不揮発性メモリを接続し
ておくことで、上記データの書き換えによって基準電圧
発生回路内の抵抗値を変化させて、基準電圧を任意に調
整可能にする。
【００２３】請求項４の発明におけるベリファイ電圧発
生装置は、ベリファイ電圧発生回路の外部に設けたパッ
ドにおいて任意にプロービングにすることで、いずれの
ヒューズを切断するかあるいはいずれの不揮発性メモリ
を書き換えるかを容易に決定できるようにする。
生装置は、ベリファイ電圧発生回路の外部に設けたパッ
ドにおいて任意にプロービングにすることで、いずれの
ヒューズを切断するかあるいはいずれの不揮発性メモリ
を書き換えるかを容易に決定できるようにする。
【００２４】請求項５の発明におけるベリファイ電圧発
生装置は、テスト時に、プロービングによりトランジス
タのドレイン側およびゲート側の外部パッドに所定の電
圧を印加し、このときドレイン―ソース間に流れる電流
を測定した値から、そのトランジスタのしきい値を読み
取り、これにもとづきヒューズの切断や不揮発性メモリ
の書き換えの可否を決定できるようにする。
生装置は、テスト時に、プロービングによりトランジス
タのドレイン側およびゲート側の外部パッドに所定の電
圧を印加し、このときドレイン―ソース間に流れる電流
を測定した値から、そのトランジスタのしきい値を読み
取り、これにもとづきヒューズの切断や不揮発性メモリ
の書き換えの可否を決定できるようにする。
【００２５】請求項６の発明におけるベリファイ電圧測
定は、ウェハプロセス工程において、基準電圧発生回路
外部のパッドに得られる基準電圧やデータ書き換え可能
な不揮発性メモリのドレイン電流に応じて、基準電圧発
生回路の基準電圧の補正を行えるようにする。
定は、ウェハプロセス工程において、基準電圧発生回路
外部のパッドに得られる基準電圧やデータ書き換え可能
な不揮発性メモリのドレイン電流に応じて、基準電圧発
生回路の基準電圧の補正を行えるようにする。
【００２６】
実施例１．以下、この発明の一実施例を図について説明
する。図１において、３はｐチャネルトランジスタ、４
〜７はｐチャネルトランジスタ３にダイオード接続され
た４つのｎチャネルトランジスタ、１０，１１，１２は
例えばポリシリコン配線により形成されたヒューズであ
り、ヒューズ１０はノードＡとグランドとの間に、ヒュ
ーズ１１はノードＢとグランドとの間に、ヒューズ１２
はノードＣとグランドとの間にそれぞれ接続されてい
る。
する。図１において、３はｐチャネルトランジスタ、４
〜７はｐチャネルトランジスタ３にダイオード接続され
た４つのｎチャネルトランジスタ、１０，１１，１２は
例えばポリシリコン配線により形成されたヒューズであ
り、ヒューズ１０はノードＡとグランドとの間に、ヒュ
ーズ１１はノードＢとグランドとの間に、ヒューズ１２
はノードＣとグランドとの間にそれぞれ接続されてい
る。
【００２７】次に動作について説明する。この実施例に
よれば、ウェハプロセス上でｎチャネルトランジスタ４
〜７のしきい値がばらつき、これにより基準電圧発生回
路１の基準電圧がばらついても、上記ヒューズ１０〜１
２のいずれかを切断すれば、グランドと短絡しているノ
ードＡ〜Ｃのいずれかがオープンになり（但し、ｎチャ
ネルトランジスタ５〜７のドレイン，ゲートは接続され
ている）、ｎチャネルトランジスタ４〜７で形成してい
る基準電圧発生回路１の抵抗値を変化させることがで
き、これによりベリファイ用の基準電圧が変化する。
よれば、ウェハプロセス上でｎチャネルトランジスタ４
〜７のしきい値がばらつき、これにより基準電圧発生回
路１の基準電圧がばらついても、上記ヒューズ１０〜１
２のいずれかを切断すれば、グランドと短絡しているノ
ードＡ〜Ｃのいずれかがオープンになり（但し、ｎチャ
ネルトランジスタ５〜７のドレイン，ゲートは接続され
ている）、ｎチャネルトランジスタ４〜７で形成してい
る基準電圧発生回路１の抵抗値を変化させることがで
き、これによりベリファイ用の基準電圧が変化する。
【００２８】従って、ｎチャネルトランジスタ４〜７の
しきい値ＶTHが高い時は基準電圧が高くなるが、所定の
ヒューズ１０〜１２をレーザにて切断することにより、
ベリファイ用の基準電圧を適正な値に設定することがで
きる。従って、適正なベリファイ電圧をセンスアンプ等
へ出力できる。
しきい値ＶTHが高い時は基準電圧が高くなるが、所定の
ヒューズ１０〜１２をレーザにて切断することにより、
ベリファイ用の基準電圧を適正な値に設定することがで
きる。従って、適正なベリファイ電圧をセンスアンプ等
へ出力できる。
【００２９】なお、この実施例では４段のｎチャネルト
ランジスタ４〜７に対し、３個のヒューズ１０〜１２を
設けたものを示したが、そのヒューズの数は１個または
２個でもよく、また、４個以上としてもよい。
ランジスタ４〜７に対し、３個のヒューズ１０〜１２を
設けたものを示したが、そのヒューズの数は１個または
２個でもよく、また、４個以上としてもよい。
【００３０】実施例２．次に、この発明の他の実施例に
ついて説明する。図２において、１３，１４，１５は各
ドレインをノードＡ，Ｂ，Ｃに接続し、各ソースを接地
したスイッチ素子としてのｎチャネルトランジスタ、１
６，１７，１８はインバータ回路、１９，２０，２１は
インバータ回路１６〜１８をそれぞれ介してｎチャネル
トランジスタ１３〜１５のゲートに接続されたヒューズ
回路であり、このほかの図に示したものと同一の回路部
分には同一符号を付して、その重複する説明を省略す
る。
ついて説明する。図２において、１３，１４，１５は各
ドレインをノードＡ，Ｂ，Ｃに接続し、各ソースを接地
したスイッチ素子としてのｎチャネルトランジスタ、１
６，１７，１８はインバータ回路、１９，２０，２１は
インバータ回路１６〜１８をそれぞれ介してｎチャネル
トランジスタ１３〜１５のゲートに接続されたヒューズ
回路であり、このほかの図に示したものと同一の回路部
分には同一符号を付して、その重複する説明を省略す
る。
【００３１】次に動作について説明する。この実施例に
おいては、ヒューズ回路１９〜２１はヒューズを切断し
ていない時には“Ｌ”レベルを、ヒューズを切断した時
には“Ｈ”レベルをそれぞれ出力するものである。ま
た、ｎチャネルトランジスタ１３〜１５はそれらのドレ
インがそれぞれノードＡ，ノードＢ，ノードＣに接続さ
れている。
おいては、ヒューズ回路１９〜２１はヒューズを切断し
ていない時には“Ｌ”レベルを、ヒューズを切断した時
には“Ｈ”レベルをそれぞれ出力するものである。ま
た、ｎチャネルトランジスタ１３〜１５はそれらのドレ
インがそれぞれノードＡ，ノードＢ，ノードＣに接続さ
れている。
【００３２】従って、ヒューズが切断されていない場合
には、ヒューズ回路１９〜２１の出力は“Ｌ”であるた
め、ｎチャネルトランジスタ１３〜１５のゲートには
“Ｈ”が入力され、そのｎチャネルトランジスタ１３〜
１５は導通状態になり、ノードＡ，ノードＢ，ノードＣ
がグランドに接地される。
には、ヒューズ回路１９〜２１の出力は“Ｌ”であるた
め、ｎチャネルトランジスタ１３〜１５のゲートには
“Ｈ”が入力され、そのｎチャネルトランジスタ１３〜
１５は導通状態になり、ノードＡ，ノードＢ，ノードＣ
がグランドに接地される。
【００３３】一方、ヒューズを切断した場合には、切断
されたヒューズ回路１９〜２１の出力は“Ｈ”となり、
その出力がゲートに入力されることによりｎチャネルト
ランジスタ１３〜１５は非導通となる。こうしてｎチャ
ネルトランジスタ４〜７で形成している基準電圧発生回
路１の抵抗が変化し、ベリファイ用の基準電圧を適正な
値に設定することができる。
されたヒューズ回路１９〜２１の出力は“Ｈ”となり、
その出力がゲートに入力されることによりｎチャネルト
ランジスタ１３〜１５は非導通となる。こうしてｎチャ
ネルトランジスタ４〜７で形成している基準電圧発生回
路１の抵抗が変化し、ベリファイ用の基準電圧を適正な
値に設定することができる。
【００３４】なお、この実施例でも、４段のｎチャネル
トランジスタ４〜７に対し、３個のヒューズ回路１９〜
２１を設けたものを示したが、ヒューズ回路１９〜２１
の数は１個または２個あるいは４個以上としてもよい。
上記２つの実施例ではヒューズ１０〜１２などを用いて
電流の制御，すなわち抵抗値の制御を実施するものであ
る。
トランジスタ４〜７に対し、３個のヒューズ回路１９〜
２１を設けたものを示したが、ヒューズ回路１９〜２１
の数は１個または２個あるいは４個以上としてもよい。
上記２つの実施例ではヒューズ１０〜１２などを用いて
電流の制御，すなわち抵抗値の制御を実施するものであ
る。
【００３５】実施例３．次に、この発明のさらに他の実
施例について説明する。図３において、２２，２３，２
４はベリファイ電圧調整手段として用いられる不揮発性
メモリとしてのフラッシュメモリセル、２５，２６，２
７はフラッシュメモリセル２２，２３，２４に対し書き
込み／読み出しする書き込み／読み出し回路であり、フ
ラッシュメモリセル２２〜２４のドレインはそれぞれノ
ードＡ，ノードＢ，ノードＣにそれぞれ接続されてい
る。なお、このほかの図１に示したものと同一の回路部
分には同一符号を付して、その重複する説明を省略す
る。
施例について説明する。図３において、２２，２３，２
４はベリファイ電圧調整手段として用いられる不揮発性
メモリとしてのフラッシュメモリセル、２５，２６，２
７はフラッシュメモリセル２２，２３，２４に対し書き
込み／読み出しする書き込み／読み出し回路であり、フ
ラッシュメモリセル２２〜２４のドレインはそれぞれノ
ードＡ，ノードＢ，ノードＣにそれぞれ接続されてい
る。なお、このほかの図１に示したものと同一の回路部
分には同一符号を付して、その重複する説明を省略す
る。
【００３６】次に動作について説明する。この実施例に
おいては、書き込み／読み出し回路２５〜２７は、読み
出し時に、出力端子ｂ，ｄ，ｆに“Ｈ”レベルを出力
し、出力端子ａ，ｃ，ｅをオープンにする。一方、書き
込み／読み出し回路２５〜２７による書き込み時には出
力端子ｂ，ｄ，ｆから１２Ｖを出力し、出力端子ａ，
ｃ，ｅに７Ｖを出力する。
おいては、書き込み／読み出し回路２５〜２７は、読み
出し時に、出力端子ｂ，ｄ，ｆに“Ｈ”レベルを出力
し、出力端子ａ，ｃ，ｅをオープンにする。一方、書き
込み／読み出し回路２５〜２７による書き込み時には出
力端子ｂ，ｄ，ｆから１２Ｖを出力し、出力端子ａ，
ｃ，ｅに７Ｖを出力する。
【００３７】そして、初期状態ではフラッシュメモリセ
ル２２〜２４は書き込まれていない（しきい値が低い状
態）ため、書き込み／読み出し回路２５〜２７の出力端
子ｂ，ｄ，ｆが“Ｈ”レベルの時、このフラッシュメモ
リセル２２〜２４は導通状態となる。このため、ノード
Ａ〜Ｃが接地され、基準電圧発生回路１の抵抗値が変化
する。
ル２２〜２４は書き込まれていない（しきい値が低い状
態）ため、書き込み／読み出し回路２５〜２７の出力端
子ｂ，ｄ，ｆが“Ｈ”レベルの時、このフラッシュメモ
リセル２２〜２４は導通状態となる。このため、ノード
Ａ〜Ｃが接地され、基準電圧発生回路１の抵抗値が変化
する。
【００３８】従って、ベリファイ用の基準電圧を補正す
る場合には、ある特定のフラッシュメモリセル２２〜２
４に書き込みを行う。例えばフラッシュメモリ２２に書
き込みを行う場合には、書き込み／読み出し回路２５を
活性化させ、出力端子ａに７Ｖ、出力端子ｂに１２Ｖを
発生する。これによりフラッシュメモリ２２には書き込
みが行われ、しきい値が高い方にシフトする。
る場合には、ある特定のフラッシュメモリセル２２〜２
４に書き込みを行う。例えばフラッシュメモリ２２に書
き込みを行う場合には、書き込み／読み出し回路２５を
活性化させ、出力端子ａに７Ｖ、出力端子ｂに１２Ｖを
発生する。これによりフラッシュメモリ２２には書き込
みが行われ、しきい値が高い方にシフトする。
【００３９】この状態では、出力ｂが“Ｈ”レベル（＝
５Ｖ）の時、フラッシュメモリ２２は非導通となり、ノ
ードＡがオープンになる（但し、ｎチャネルトランジス
タ５のドレインとゲートは接続されている）。こうして
ｎチャネルトランジスタ４およびフラッシュメモリ２２
で形成されている抵抗値が変化し、ベリファイ用基準電
圧を適正な値に設定することができる。
５Ｖ）の時、フラッシュメモリ２２は非導通となり、ノ
ードＡがオープンになる（但し、ｎチャネルトランジス
タ５のドレインとゲートは接続されている）。こうして
ｎチャネルトランジスタ４およびフラッシュメモリ２２
で形成されている抵抗値が変化し、ベリファイ用基準電
圧を適正な値に設定することができる。
【００４０】なお、この上記実施例においても、４段の
ｎチャネルトランジスタ４〜７に対し、３個のフラッシ
ュメモリセル２２〜２４を設ける例を示したが、フラッ
シュメモリの数は１個または２個、あるいは４個以上で
もよい。また、フラッシュメモリ２２〜２４に代えて他
のあらゆる書き換え可能な不揮発性メモリを使用するこ
とができ、かかる書き換え可能な不揮発性メモリを用い
て電流の制御（即ち抵抗値の制御）ができれば、上記同
様にベリファイ基準電圧の設定を適正に実施できる。
ｎチャネルトランジスタ４〜７に対し、３個のフラッシ
ュメモリセル２２〜２４を設ける例を示したが、フラッ
シュメモリの数は１個または２個、あるいは４個以上で
もよい。また、フラッシュメモリ２２〜２４に代えて他
のあらゆる書き換え可能な不揮発性メモリを使用するこ
とができ、かかる書き換え可能な不揮発性メモリを用い
て電流の制御（即ち抵抗値の制御）ができれば、上記同
様にベリファイ基準電圧の設定を適正に実施できる。
【００４１】実施例４．図４は図１〜図３に示すような
基準電圧発生回路を持つベリファイ電圧発生装置を備え
た不揮発性半導体メモリの上面図であり、図において、
３０はロウデコーダ、３１はコラムデコーダ、３２はコ
ラムゲート、３３はメモリセルアレイ、３４は上記のベ
リファイ電圧発生装置で、このベリファイ電圧発生装置
３４は通常ロウデコーダ用とコラムデコーダ用の２個存
在する。なお、説明を簡単にするため、他の回路は省略
してある。また、３５はベリファイ電圧発生装置３４内
の基準電圧発生回路１と接続された外部の専用のパッド
ある。
基準電圧発生回路を持つベリファイ電圧発生装置を備え
た不揮発性半導体メモリの上面図であり、図において、
３０はロウデコーダ、３１はコラムデコーダ、３２はコ
ラムゲート、３３はメモリセルアレイ、３４は上記のベ
リファイ電圧発生装置で、このベリファイ電圧発生装置
３４は通常ロウデコーダ用とコラムデコーダ用の２個存
在する。なお、説明を簡単にするため、他の回路は省略
してある。また、３５はベリファイ電圧発生装置３４内
の基準電圧発生回路１と接続された外部の専用のパッド
ある。
【００４２】次に動作について説明する。この実施例に
よれば、テスト時にパッド３５をプロービングし、テス
タによりこのパッド３５に得られる基準電圧を読み出
す。そして、この読み出された基準電圧の値に応じて、
ヒューズ１０〜１２のいずれを切断するか、または不揮
発性メモリ１３〜１５のいずれを書き換えるかをそれぞ
れ決定し、その切断および書き換えによって、基準電圧
をトランジスタ４〜７のしきい値電圧のばらつきに応じ
て最適に補正することができる。また、上記テスト専用
のパッドを設けることで、他と共用する場合におけるよ
うに余分な回路が不要となり、誤動作防止に寄与でき
る。
よれば、テスト時にパッド３５をプロービングし、テス
タによりこのパッド３５に得られる基準電圧を読み出
す。そして、この読み出された基準電圧の値に応じて、
ヒューズ１０〜１２のいずれを切断するか、または不揮
発性メモリ１３〜１５のいずれを書き換えるかをそれぞ
れ決定し、その切断および書き換えによって、基準電圧
をトランジスタ４〜７のしきい値電圧のばらつきに応じ
て最適に補正することができる。また、上記テスト専用
のパッドを設けることで、他と共用する場合におけるよ
うに余分な回路が不要となり、誤動作防止に寄与でき
る。
【００４３】実施例５．次に、この発明のまた他の実施
例を図５について説明する。同図において、４０はｎチ
ャネルトランジスタであり、基準電圧発生回路を構成す
る上記ｎチャネルトランジスタ４〜７と等価な、別の基
準電圧チェック用のトランジスタである。このｎチャネ
ルトランジスタ４０のドレインとゲートはそれぞれ外部
パッド４１，４２に接地され、ソースはグランドに接続
されている。
例を図５について説明する。同図において、４０はｎチ
ャネルトランジスタであり、基準電圧発生回路を構成す
る上記ｎチャネルトランジスタ４〜７と等価な、別の基
準電圧チェック用のトランジスタである。このｎチャネ
ルトランジスタ４０のドレインとゲートはそれぞれ外部
パッド４１，４２に接地され、ソースはグランドに接続
されている。
【００４４】次に動作について説明する。この実施例に
よれば、テスト時のプロービングにより、外部パッド４
１，４２に所定の電圧、例えば外部パッド４１に１Ｖ、
外部パッド４２に１Ｖを印加し、上記ｎチャネルトラン
ジスタ４０に流れるドレイン―ソース間電流を測定す
る。
よれば、テスト時のプロービングにより、外部パッド４
１，４２に所定の電圧、例えば外部パッド４１に１Ｖ、
外部パッド４２に１Ｖを印加し、上記ｎチャネルトラン
ジスタ４０に流れるドレイン―ソース間電流を測定す
る。
【００４５】そして、このようにして測定した電流値に
より、ｎチャネルトランジスタ４０のしきい値電圧を読
み取り、上記ヒューズ１０〜１２のいずれを切断する
か、または不揮発性メモリ１３〜１５のいずれを書き換
えるかを決定し、結果的に基準電圧をしきい値電圧のば
らつきに応じて補正することができる。
より、ｎチャネルトランジスタ４０のしきい値電圧を読
み取り、上記ヒューズ１０〜１２のいずれを切断する
か、または不揮発性メモリ１３〜１５のいずれを書き換
えるかを決定し、結果的に基準電圧をしきい値電圧のば
らつきに応じて補正することができる。
【００４６】なお、外部パッド４１および４２として専
用のパッドを設けているが、パッド４１，４２に同時に
電圧が与えられなければ、他の入力パッドと共有しても
よい。
用のパッドを設けているが、パッド４１，４２に同時に
電圧が与えられなければ、他の入力パッドと共有しても
よい。
【００４７】実施例６．図６はこの発明による上記専用
のパッド３５による電圧測定ステップを含むウェハプロ
セスのテストフロー図を示し、ここではレーザトリミン
グによる基準電圧を補正する場合を示す。まず、ウェハ
プロセスにおいて、アルミ配線工程が完了すると（ステ
ップＳＴ１）、通常、メモリアレイの欠陥ビットを検出
し（プリレーザトリミングウェハテスト）（ステップＳ
Ｔ２）、さらにそのビットを良品ビットと置換する（レ
ーザリペア）（ステップＳＴ３）。続いて、基準電圧レ
ベルを測定しまたはモニター用のｎチャネルトランジス
タのドレイン―ソース間電流を測定し（ステップＳＴ
４）、この値に基づいて所定のヒューズのレーザリペア
を行い（ステップＳＴ５）、基準電圧を適正レベルに補
正する。
のパッド３５による電圧測定ステップを含むウェハプロ
セスのテストフロー図を示し、ここではレーザトリミン
グによる基準電圧を補正する場合を示す。まず、ウェハ
プロセスにおいて、アルミ配線工程が完了すると（ステ
ップＳＴ１）、通常、メモリアレイの欠陥ビットを検出
し（プリレーザトリミングウェハテスト）（ステップＳ
Ｔ２）、さらにそのビットを良品ビットと置換する（レ
ーザリペア）（ステップＳＴ３）。続いて、基準電圧レ
ベルを測定しまたはモニター用のｎチャネルトランジス
タのドレイン―ソース間電流を測定し（ステップＳＴ
４）、この値に基づいて所定のヒューズのレーザリペア
を行い（ステップＳＴ５）、基準電圧を適正レベルに補
正する。
【００４８】この後、パッシベーション膜を形成して
（ステップＳＴ６）、ウェハプロセスを完了した後、ウ
ェハテストを行い（ステップＳＴ７）、アッセンブリを
行った後（ステップＳＴ８）、ファイナルテストを実施
する（ステップＳＴ９）。なお、ここではレーザリペア
をプリレーザトリミングウェハテストの後と、基準電圧
レベル測定またはモニター用ｎチャネルトランジスタの
ドレイン―ソース間電流測定後の２回に分けて行った
が、プリレーザトリミングウェハテストの後に基準電圧
レベル測定を行って、レーザリペアを１回にしてもよ
い。この実施例によれば、基準電圧チェック用のトラン
ジスタによる基準電圧の測定結果に従って、その基準電
圧の補正をウェハプロセスの中で実施することができ
る。
（ステップＳＴ６）、ウェハプロセスを完了した後、ウ
ェハテストを行い（ステップＳＴ７）、アッセンブリを
行った後（ステップＳＴ８）、ファイナルテストを実施
する（ステップＳＴ９）。なお、ここではレーザリペア
をプリレーザトリミングウェハテストの後と、基準電圧
レベル測定またはモニター用ｎチャネルトランジスタの
ドレイン―ソース間電流測定後の２回に分けて行った
が、プリレーザトリミングウェハテストの後に基準電圧
レベル測定を行って、レーザリペアを１回にしてもよ
い。この実施例によれば、基準電圧チェック用のトラン
ジスタによる基準電圧の測定結果に従って、その基準電
圧の補正をウェハプロセスの中で実施することができ
る。
【００４９】実施例７．図７はウェハプロセスの他のテ
ストフローを示す。まず、ステップＳＴ１１のウェハプ
ロセスに続いて、プリレーザトリミングウェハテストお
よびレーザリペアを実施し（ステップＳＴ１２，１
３）、続いてパッシベーション膜を形成して（ステップ
ＳＴ１４）、ウェハプロセスを完了する。次に、基準電
圧レベルを測定しまたはモニター用のｎチャネルトラン
ジスタのドレイン―ソース間電流を測定し（ステップＳ
Ｔ１５）、この値に基づいて、所定のフラッシュメモリ
（不揮発性）メモリのデータ書き換えを行い（ステップ
ＳＴ１６）、基準電圧を適正レベルへ補正する。その
後、ウェハテストを実施し（ステップＳＴ１７）、アッ
センブリを行った後（ステップＳＴ１８）、ファイナル
テストを実施する（ステップＳＴ１９）。この実施例に
おいても、基準電圧の補正をウェハプロセスの中で実施
できる。
ストフローを示す。まず、ステップＳＴ１１のウェハプ
ロセスに続いて、プリレーザトリミングウェハテストお
よびレーザリペアを実施し（ステップＳＴ１２，１
３）、続いてパッシベーション膜を形成して（ステップ
ＳＴ１４）、ウェハプロセスを完了する。次に、基準電
圧レベルを測定しまたはモニター用のｎチャネルトラン
ジスタのドレイン―ソース間電流を測定し（ステップＳ
Ｔ１５）、この値に基づいて、所定のフラッシュメモリ
（不揮発性）メモリのデータ書き換えを行い（ステップ
ＳＴ１６）、基準電圧を適正レベルへ補正する。その
後、ウェハテストを実施し（ステップＳＴ１７）、アッ
センブリを行った後（ステップＳＴ１８）、ファイナル
テストを実施する（ステップＳＴ１９）。この実施例に
おいても、基準電圧の補正をウェハプロセスの中で実施
できる。
【００５０】なお、ここでは基準電圧レベル測定および
不揮発性メモリデータ書き換えをパッシベーション膜形
成後に行う場合を示したが、アルミ配線形成後であれば
よいため、プリレーザトリミングウェハテストの前また
はレーザリペアの後でもよい。
不揮発性メモリデータ書き換えをパッシベーション膜形
成後に行う場合を示したが、アルミ配線形成後であれば
よいため、プリレーザトリミングウェハテストの前また
はレーザリペアの後でもよい。
【００５１】
【発明の効果】以上のように、請求項１の発明によれ
ば、ベリファイ電圧発生回路を構成し、かつ電源および
接地間にダイオード接続された複数のトランジスタを設
け、これらの各トランジスタのドレインに接続されて、
ベリファイ電圧のレベルを調整する基準電圧調整手段を
接続するように構成したので、基準電圧発生回路を構成
するトランジスタのしきい値がばらついて、基準電圧発
生回路から得られるベリファイ用の基準電圧がばらつい
ても、この基準電圧を検出して補正することで、安定し
たベリファイ電圧としてセンスアンプ等へ出力できるも
のが得られる効果がある。
ば、ベリファイ電圧発生回路を構成し、かつ電源および
接地間にダイオード接続された複数のトランジスタを設
け、これらの各トランジスタのドレインに接続されて、
ベリファイ電圧のレベルを調整する基準電圧調整手段を
接続するように構成したので、基準電圧発生回路を構成
するトランジスタのしきい値がばらついて、基準電圧発
生回路から得られるベリファイ用の基準電圧がばらつい
ても、この基準電圧を検出して補正することで、安定し
たベリファイ電圧としてセンスアンプ等へ出力できるも
のが得られる効果がある。
【００５２】請求項２の発明によれば、基準電圧調整手
段を、各トランジスタのドレインと接地との間に接続さ
れてレーザ切断されるヒューズまたは該ヒューズの切断
時にスイッチオフとなるスイッチ素子とするように構成
したので、基準電圧発生回路に接続したヒューズの切断
により基準電圧の補正を行うことによって、安定した基
準電圧を出力できるものが得られる効果がある。
段を、各トランジスタのドレインと接地との間に接続さ
れてレーザ切断されるヒューズまたは該ヒューズの切断
時にスイッチオフとなるスイッチ素子とするように構成
したので、基準電圧発生回路に接続したヒューズの切断
により基準電圧の補正を行うことによって、安定した基
準電圧を出力できるものが得られる効果がある。
【００５３】請求項３の発明によれば、基準電圧調整手
段を、各トランジスタに接続されて、データの書き換え
により基準電圧発生回路の抵抗値を変化させる不揮発性
メモリとするように構成したので、基準電圧発生回路に
接続した上記不揮発性メモリのデータの書き換えて基準
電圧の補正を行うことによって、安定したベリファイ電
圧をセンスアンプ等へ出力できるものが得られる効果が
ある。
段を、各トランジスタに接続されて、データの書き換え
により基準電圧発生回路の抵抗値を変化させる不揮発性
メモリとするように構成したので、基準電圧発生回路に
接続した上記不揮発性メモリのデータの書き換えて基準
電圧の補正を行うことによって、安定したベリファイ電
圧をセンスアンプ等へ出力できるものが得られる効果が
ある。
【００５４】請求項４の発明によれば、基準電圧発生回
路の外部に、各トランジスタのドレインに接続されたい
ずれのヒューズをレーザ切断し、またはいずれの不揮発
性メモリを書き換えるかを判定する電圧測定用の専用の
パッドを設けるように構成したので、上記パッドからベ
リファイ電圧を取り出して、これをもとにヒューズの切
断または不揮発性メモリへの書き換えを判定できるもの
が得られる効果がある。
路の外部に、各トランジスタのドレインに接続されたい
ずれのヒューズをレーザ切断し、またはいずれの不揮発
性メモリを書き換えるかを判定する電圧測定用の専用の
パッドを設けるように構成したので、上記パッドからベ
リファイ電圧を取り出して、これをもとにヒューズの切
断または不揮発性メモリへの書き換えを判定できるもの
が得られる効果がある。
【００５５】請求項５の発明によれば、基準電圧発生回
路に対し独立して、該基準電圧発生回路を構成する複数
のトランジスタとは特性上等価な１つのトランジスタを
設け、該トランジスタのドレインおよびゲートに、規定
電圧が印加されるドレイン―ソース間電流測定用のパッ
ドを接続するように構成したので、上記トランジスタに
流れる電流値からそのトランジスタのしきい値電圧を読
み取り、ヒューズの切断または不揮発性メモリの書き換
えを判定できるものが得られる効果がある。
路に対し独立して、該基準電圧発生回路を構成する複数
のトランジスタとは特性上等価な１つのトランジスタを
設け、該トランジスタのドレインおよびゲートに、規定
電圧が印加されるドレイン―ソース間電流測定用のパッ
ドを接続するように構成したので、上記トランジスタに
流れる電流値からそのトランジスタのしきい値電圧を読
み取り、ヒューズの切断または不揮発性メモリの書き換
えを判定できるものが得られる効果がある。
【００５６】請求項６の発明によれば、基準電圧発生回
路の電圧測定用のパッド電圧を測定し、この測定結果に
従って、上記基準電圧発生回路の基準電圧を、該基準電
圧発生回路を構成するトランジスタのドレインに接続さ
れたヒューズの切断または不揮発性メモリのデータ書き
換えにより調整するようにしたので、電圧測定用のパッ
ドや基準電圧チェック用のトランジスタによる測定結果
に従って、基準電圧の補正をウェハプロセスの中で実行
できるものが得られる効果がある。
路の電圧測定用のパッド電圧を測定し、この測定結果に
従って、上記基準電圧発生回路の基準電圧を、該基準電
圧発生回路を構成するトランジスタのドレインに接続さ
れたヒューズの切断または不揮発性メモリのデータ書き
換えにより調整するようにしたので、電圧測定用のパッ
ドや基準電圧チェック用のトランジスタによる測定結果
に従って、基準電圧の補正をウェハプロセスの中で実行
できるものが得られる効果がある。
【図１】 請求項１および請求項２の発明の一実施例に
よる基準電圧発生回路を示す回路図である。
よる基準電圧発生回路を示す回路図である。
【図２】 請求項１および請求項２の発明の他の基準電
圧発生回路を示す回路図である。
圧発生回路を示す回路図である。
【図３】 請求項３の発明の一実施例による基準電圧発
生回路を示す回路図である。
生回路を示す回路図である。
【図４】 請求項４の発明の一実施例による電圧測定用
パッドを持った不揮発性半導体メモリを示す概略平面図
である。
パッドを持った不揮発性半導体メモリを示す概略平面図
である。
【図５】 請求項５の発明の一実施例によるトランジス
タのドレイン―ソース間電流の測定回路を示す回路図で
ある。
タのドレイン―ソース間電流の測定回路を示す回路図で
ある。
【図６】 請求項６の発明の一実施例によるベリファイ
電圧測定方法を示すテストフロー図である。
電圧測定方法を示すテストフロー図である。
【図７】 請求項６の発明の他の実施例によるベリファ
イ電圧測定方法を示すテストフロー図である。
イ電圧測定方法を示すテストフロー図である。
【図８】 従来のベリファイ電圧検出装置を示す回路図
である。
である。
【図９】 従来のｎチャネルトランジスタのしきい値電
圧特性図である。
圧特性図である。
４〜７ トランジスタ（ｎチャネルトランジスタ）、１
０〜１２ ヒューズ（基準電圧調整手段）、１３〜１５
ｎチャネルトランジスタ（スイッチ素子）、１９〜２
１ ヒューズ回路、２２〜２４ フラッシュメモリセル
（ベリファイ電圧調整手段）、３４ ベリファイ電圧発
生装置、３５，４１，４２ パッド、４０ ｎチャネル
トランジスタ（トランジスタ）。
０〜１２ ヒューズ（基準電圧調整手段）、１３〜１５
ｎチャネルトランジスタ（スイッチ素子）、１９〜２
１ ヒューズ回路、２２〜２４ フラッシュメモリセル
（ベリファイ電圧調整手段）、３４ ベリファイ電圧発
生装置、３５，４１，４２ パッド、４０ ｎチャネル
トランジスタ（トランジスタ）。
Claims (6)
- 【請求項１】 ボード実装状態の不揮発性半導体メモリ
に設けられて、プログラム後にベリファイ電圧によりマ
ージンチェックをするのに用いるベリファイ電圧発生装
置において、上記ベリファイ電圧用の電源および接地間
にダイオード接続された複数のトランジスタからなり、
かつ基準電圧を発生する基準電圧発生回路と、上記各ト
ランジスタのドレインおよびアース間に接続されて、上
記基準電圧レベルを調整する基準電圧調整手段とを備え
たことを特徴とするベリファイ電圧発生装置。 - 【請求項２】 基準電圧調整手段が、各トランジスタの
ドレインと接地との間に接続されてレーザ切断されるヒ
ューズまたは該ヒューズの切断時にスイッチオフとされ
るスイッチ素子である請求項１に記載のベリファイ電圧
発生装置。 - 【請求項３】 基準電圧調整手段が、各トランジスタの
ドレインに接続されて、データの書き換えにより基準電
圧発生回路の抵抗値を変化させる不揮発性メモリである
請求項１に記載のベリファイ電圧発生装置。 - 【請求項４】 基準電圧発生回路に対し、各トランジス
タのドレインに接続されたいずれかのヒューズをレーザ
切断し、またはいずれの不揮発性メモリを書き換えるか
を判定する電圧測定用のパッドを外部接続した請求項２
または請求項３に記載のベリファイ電圧発生装置。 - 【請求項５】 基準電圧発生回路に対し独立して設けら
れ、該基準電圧発生回路を構成する複数のトランジスタ
とは特性上等価な１つのトランジスタと、該トランジス
タのドレインおよびゲートに接続されて、規定電圧が印
加されるドレイン―ソース間電流測定用のパッドとを外
部接続した請求項２または請求項３に記載のベリファイ
電圧発生装置。 - 【請求項６】 アルミ配線工程後、メモリアレイ中の欠
陥ビットの検出および良品ビットとの置換を実施し、パ
ッシベーション膜を形成するウェハプロセスにおいて、
基準電圧発生回路の電圧測定用のパッド電圧またはベリ
ファイ電圧チェック用のトランジスタのドレイン―ソー
ス間電流を測定し、この測定結果に従って、上記基準電
圧発生回路の基準電圧の調整を、該基準電圧発生回路を
構成するトランジスタのドレインに接続されたヒューズ
の切断または不揮発性メモリのデータ書き換えにより行
えるようにするベリファイ電圧測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14979094A JPH0817190A (ja) | 1994-06-30 | 1994-06-30 | ベリファイ電圧発生装置およびベリファイ電圧測定方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14979094A JPH0817190A (ja) | 1994-06-30 | 1994-06-30 | ベリファイ電圧発生装置およびベリファイ電圧測定方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0817190A true JPH0817190A (ja) | 1996-01-19 |
Family
ID=15482779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14979094A Pending JPH0817190A (ja) | 1994-06-30 | 1994-06-30 | ベリファイ電圧発生装置およびベリファイ電圧測定方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817190A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100462512B1 (ko) * | 2001-06-26 | 2004-12-17 | 산요덴키가부시키가이샤 | 기준 전위 발생 회로 |
| KR100486827B1 (ko) * | 2000-11-08 | 2005-05-03 | 인피니언 테크놀로지스 아게 | 내부 배전 전압을 갖는 회로 장치 |
| JP2016048871A (ja) * | 2014-08-28 | 2016-04-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1994
- 1994-06-30 JP JP14979094A patent/JPH0817190A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100486827B1 (ko) * | 2000-11-08 | 2005-05-03 | 인피니언 테크놀로지스 아게 | 내부 배전 전압을 갖는 회로 장치 |
| KR100462512B1 (ko) * | 2001-06-26 | 2004-12-17 | 산요덴키가부시키가이샤 | 기준 전위 발생 회로 |
| JP2016048871A (ja) * | 2014-08-28 | 2016-04-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661690A (en) | Circuit and method for performing tests on memory array cells using external sense amplifier reference current | |
| US7145346B2 (en) | On-chip resistance monitor and diagnoses for electrical fuses | |
| US6052321A (en) | Circuit and method for performing test on memory array cells using external sense amplifier reference current | |
| EP0638902B1 (en) | Selector circuit selecting and outputting voltage applied to one of first and second terminal in response to voltage level applied to first terminal | |
| KR100816924B1 (ko) | 반도체 집적회로장치 | |
| JP2647546B2 (ja) | 半導体記憶装置のテスト方法 | |
| US7333383B2 (en) | Fuse resistance read-out circuit | |
| US7307911B1 (en) | Apparatus and method for improving sensing margin of electrically programmable fuses | |
| US6424211B1 (en) | Digital trimming of OP AMP offset voltage and quiescent current using non-volatile memory | |
| US6449207B2 (en) | Voltage independent fuse circuit and method | |
| US7352639B2 (en) | Method and apparatus for increasing yield in a memory circuit | |
| JP3237610B2 (ja) | 不揮発性半導体記憶装置 | |
| US7408820B2 (en) | Nonvolatile semiconductor memory with virtual ground array | |
| JP2001135100A (ja) | 不揮発性メモリ装置 | |
| US6208570B1 (en) | Redundancy test method for a semiconductor memory | |
| KR100426909B1 (ko) | 반도체 장치 | |
| JP4322809B2 (ja) | Ｍｒａｍの弱ビットを特定する方法及び回路 | |
| US6501691B2 (en) | Word-line deficiency detection method for semiconductor memory device | |
| US20090059682A1 (en) | Semiconductor memory device having antifuse circuitry | |
| US7164602B2 (en) | Nonvolatile semiconductor memory device including high efficiency and low cost redundant structure | |
| JP3166281B2 (ja) | 半導体集積回路及びその製造方法 | |
| US7672180B2 (en) | Semiconductor memory device capable of confirming a failed address and a method therefor | |
| JPH0817190A (ja) | ベリファイ電圧発生装置およびベリファイ電圧測定方法 | |
| US7177217B2 (en) | Method and circuit for verifying and eventually substituting defective reference cells of a memory | |
| US20070019480A1 (en) | Test circuitry and testing methods |