JP3237610B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JP3237610B2 JP3237610B2 JP13687898A JP13687898A JP3237610B2 JP 3237610 B2 JP3237610 B2 JP 3237610B2 JP 13687898 A JP13687898 A JP 13687898A JP 13687898 A JP13687898 A JP 13687898A JP 3237610 B2 JP3237610 B2 JP 3237610B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- signal
- circuit
- semiconductor memory
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31702—Testing digital circuits including elements other than semiconductor transistors, e.g. biochips, nanofabrics, mems, chips with magnetic elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5634—Reference cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置に関するものである。
憶装置に関するものである。
【０００２】
【従来の技術】不揮発性半導体記憶装置において、リフ
ァレンスセルは、ユーザーが行う読み出しの高速化のた
めに一般的に用いられている。デバイスの使用条件が変
化したときのメモリセルとリファレンスセルとの間の特
性差の変化を避けるためには、リファレンスセルにメモ
リセルと等価なセルトランジスタを用いるのが理想的で
ある。このリファレンスセルの閾値電圧状態は、通常、
メモリセルのON状態に対応した閾値電圧であることが必
要である。
ァレンスセルは、ユーザーが行う読み出しの高速化のた
めに一般的に用いられている。デバイスの使用条件が変
化したときのメモリセルとリファレンスセルとの間の特
性差の変化を避けるためには、リファレンスセルにメモ
リセルと等価なセルトランジスタを用いるのが理想的で
ある。このリファレンスセルの閾値電圧状態は、通常、
メモリセルのON状態に対応した閾値電圧であることが必
要である。
【０００３】フラッシュメモリのような書き換え可能な
不揮発性半導体記憶装置において、リファレンスセルの
閾値電圧は、ウェハ拡散直後に所望の値にあるとは限ら
ない。このリファレンスセルの閾値電圧を所望の値に設
定する方法としては、いくつかの方法が考えられてき
た。
不揮発性半導体記憶装置において、リファレンスセルの
閾値電圧は、ウェハ拡散直後に所望の値にあるとは限ら
ない。このリファレンスセルの閾値電圧を所望の値に設
定する方法としては、いくつかの方法が考えられてき
た。
【０００４】まず、ＵＶＰＲＯＭの場合と同様に紫外線
照射によってメモリセルと同様にリファレンスの閾値電
圧を所望の値に設定する方法が考えられる。
照射によってメモリセルと同様にリファレンスの閾値電
圧を所望の値に設定する方法が考えられる。
【０００５】しかし、前述の方法では、フラッシュメモ
リの製造に本来必要でない紫外線照射の工程が必要とな
るばかりでなく、紫外線照射後に所望の閾値にリファレ
ンスセルが設定されるようなセルデバイス設計をしなけ
ればならない、配線層より上層の構造をリファレンスセ
ル部に紫外線が届くような層構造にしなければならな
い、等のデメリットがある。
リの製造に本来必要でない紫外線照射の工程が必要とな
るばかりでなく、紫外線照射後に所望の閾値にリファレ
ンスセルが設定されるようなセルデバイス設計をしなけ
ればならない、配線層より上層の構造をリファレンスセ
ル部に紫外線が届くような層構造にしなければならな
い、等のデメリットがある。
【０００６】このような制約を避けるには、リファレン
スセルの閾値電圧トリミング操作を電気的な書き込み・
消去で行うことが有効であると考えられる。ただし、そ
の際には、メモリセルの自動書き込みや自動消去のルー
チンと同様に、リファレンスセルの閾値電圧状態をモニ
タする手段が必要となる。
スセルの閾値電圧トリミング操作を電気的な書き込み・
消去で行うことが有効であると考えられる。ただし、そ
の際には、メモリセルの自動書き込みや自動消去のルー
チンと同様に、リファレンスセルの閾値電圧状態をモニ
タする手段が必要となる。
【０００７】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る不揮発性半導体記憶装置においては、
メモリセルアレイから出力される信号とリファレンス回
路から出力される信号との差分を比較判定する差動部を
有する不揮発性半導体記憶装置であって、前記差動部
は、不揮発性半導体記憶装置からの外部出力信号の各ビ
ット対応に設けられ、 前記差動部のうち複数の差動部
は、前記メモリセルアレイからの信号を、前記メモリセ
ルアレイと並列に配置され、前記複数の差動部対応に設
けられた定電流源回路からの信号に切り替え、前記定電
流源回路からの信号と前記リファレンス回路からの信号
とを比較する機能を備え、 前記複数の差動部対応に設け
られた定電流源回路の定電流値は、それぞれ異なる定電
流値に設定され、 前記複数の差動部は、それぞれ異なる
定電流値に設定され定電流源回路からの信号と、前記リ
ファレンス回路からの信号との比較判定結果を各差動部
に対応する外部出力信号の各ビットに出力することによ
り、リファレンスセルの閾値が、前記異なる定電流値に
対応する閾値電圧範囲内であることをモニターするもの
である。
め、本発明に係る不揮発性半導体記憶装置においては、
メモリセルアレイから出力される信号とリファレンス回
路から出力される信号との差分を比較判定する差動部を
有する不揮発性半導体記憶装置であって、前記差動部
は、不揮発性半導体記憶装置からの外部出力信号の各ビ
ット対応に設けられ、 前記差動部のうち複数の差動部
は、前記メモリセルアレイからの信号を、前記メモリセ
ルアレイと並列に配置され、前記複数の差動部対応に設
けられた定電流源回路からの信号に切り替え、前記定電
流源回路からの信号と前記リファレンス回路からの信号
とを比較する機能を備え、 前記複数の差動部対応に設け
られた定電流源回路の定電流値は、それぞれ異なる定電
流値に設定され、 前記複数の差動部は、それぞれ異なる
定電流値に設定され定電流源回路からの信号と、前記リ
ファレンス回路からの信号との比較判定結果を各差動部
に対応する外部出力信号の各ビットに出力することによ
り、リファレンスセルの閾値が、前記異なる定電流値に
対応する閾値電圧範囲内であることをモニターするもの
である。
【０００８】前記米国特許第５，４４４，６５６号明細
書に開示された方式を図５に示す。図５において、１０
３はメモリセルアレイ、１０４はカラムスイッチ、２４
０はセンスアンプの電流−電圧変換回路、１０６はリフ
ァレンス回路である。
書に開示された方式を図５に示す。図５において、１０
３はメモリセルアレイ、１０４はカラムスイッチ、２４
０はセンスアンプの電流−電圧変換回路、１０６はリフ
ァレンス回路である。
【０００９】メモリセルアレイ１０３は、行及び列方向
に配列したトランジスタ２１２，２１２から構成されて
いる。ＷＬ０〜ＷＬｍはワード線、ＢＬ０〜ＢＬｎはビ
ット線である。
に配列したトランジスタ２１２，２１２から構成されて
いる。ＷＬ０〜ＷＬｍはワード線、ＢＬ０〜ＢＬｎはビ
ット線である。
【００１０】カラムスイッチ１０４は、制御信号ＹＳ
０，ＹＳｎによって駆動されるトランジスタ２１０，２
１０から構成されている。
０，ＹＳｎによって駆動されるトランジスタ２１０，２
１０から構成されている。
【００１１】センスアンプの電流−電圧変換回路２４０
は、カラムスイッチ１０４とノードＤＩＧｉに接続さ
れ、負荷トランジスタ２０２，２０３、インバータ２０
４から構成されている。センスアンプの電流−電圧変換
回路２４０は、ノードＤＩＧｉでの放電電流を電圧に変
換するようになっている。
は、カラムスイッチ１０４とノードＤＩＧｉに接続さ
れ、負荷トランジスタ２０２，２０３、インバータ２０
４から構成されている。センスアンプの電流−電圧変換
回路２４０は、ノードＤＩＧｉでの放電電流を電圧に変
換するようになっている。
【００１２】リファレンス回路１０６は、ワード線から
の信号で駆動されるリファレンスセル２３１，２３１，
２３１と、制御信号ＹＳＲ０，ＹＳＲ１，ＹＳＲ２によ
って駆動されるトランジスタ２３０，２３０，２３０
と、電流−電圧変換回路２４１とから構成されている。
また、電流−電圧変換回路２４１は、負荷トランジスタ
２０５，２０６，インバータ２０７から構成されてい
る。
の信号で駆動されるリファレンスセル２３１，２３１，
２３１と、制御信号ＹＳＲ０，ＹＳＲ１，ＹＳＲ２によ
って駆動されるトランジスタ２３０，２３０，２３０
と、電流−電圧変換回路２４１とから構成されている。
また、電流−電圧変換回路２４１は、負荷トランジスタ
２０５，２０６，インバータ２０７から構成されてい
る。
【００１３】さらに、差動部２０１には、その一方の入
力端子にリファレンス回路１０６からの電圧ＶＲＥＦ
（参照電圧）が入力されるが、他方の入力端子には電圧
印加部を介して電流−電圧変換回路２４０からの電圧Ｖ
ＳＡが入力される。
力端子にリファレンス回路１０６からの電圧ＶＲＥＦ
（参照電圧）が入力されるが、他方の入力端子には電圧
印加部を介して電流−電圧変換回路２４０からの電圧Ｖ
ＳＡが入力される。
【００１４】電圧印加部は、コントローラ４０３により
駆動されるトランジスタ４０４，４０４と、トリミング
用端子４０１，４０１と、デジタル−アナログ変換回路
４０２と、スイッチ４０５とから構成されている。
駆動されるトランジスタ４０４，４０４と、トリミング
用端子４０１，４０１と、デジタル−アナログ変換回路
４０２と、スイッチ４０５とから構成されている。
【００１５】図５に示す方式では、メモリセル側差動部
２０１の電圧ＶＳＡ入力側に新たにトリミング用端子４
０１を設け、製造時のトリミング操作時にトリミング用
端子４０１に外部からプローブ針等によって電圧を印加
し、その電圧とリファレンス回路１０６側から出力され
る電圧ＶＲＥＦとを比較し、その差によってリファレン
スセル２３１の閾値状態を推測している。
２０１の電圧ＶＳＡ入力側に新たにトリミング用端子４
０１を設け、製造時のトリミング操作時にトリミング用
端子４０１に外部からプローブ針等によって電圧を印加
し、その電圧とリファレンス回路１０６側から出力され
る電圧ＶＲＥＦとを比較し、その差によってリファレン
スセル２３１の閾値状態を推測している。
【００１６】
【発明が解決しようとする課題】しかしながら、図５に
示す方式によれば、リファレンスセル２３１の閾値電圧
状態を把握することは可能であるが、その反面、外部端
子としてのトリミング用端子４０１を付加しなければな
らない、という問題がある。
示す方式によれば、リファレンスセル２３１の閾値電圧
状態を把握することは可能であるが、その反面、外部端
子としてのトリミング用端子４０１を付加しなければな
らない、という問題がある。
【００１７】本発明の目的は、前記課題を解決した不揮
発性半導体記憶装置を提供することにある。
発性半導体記憶装置を提供することにある。
【００１８】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る不揮発性半導体記憶装置においては、
メモリセルアレイから出力される信号とリファレンス回
路から出力される信号との差分を比較判定する差動部を
有する不揮発性半導体記憶装置であって、 前記メモリセ
ルアレイからの信号を、前記メモリセルアレイと並列に
配置された定電流源回路からの信号に切り替え、前記リ
ファレンス回路からの信号を比較する前記差動部を備
え、 前記定電流源回路は異なる定電流値に設定され、前
記異なる定電流値に設定された差動部の比較判定結果に
より、前記リファレンス回路の閾値が、前記異なる定電
流値に対応する閾値電圧範囲内であることをモニターす
るものである。
め、本発明に係る不揮発性半導体記憶装置においては、
メモリセルアレイから出力される信号とリファレンス回
路から出力される信号との差分を比較判定する差動部を
有する不揮発性半導体記憶装置であって、 前記メモリセ
ルアレイからの信号を、前記メモリセルアレイと並列に
配置された定電流源回路からの信号に切り替え、前記リ
ファレンス回路からの信号を比較する前記差動部を備
え、 前記定電流源回路は異なる定電流値に設定され、前
記異なる定電流値に設定された差動部の比較判定結果に
より、前記リファレンス回路の閾値が、前記異なる定電
流値に対応する閾値電圧範囲内であることをモニターす
るものである。
【００１９】また、メモリセルアレイから出力される信
号とリファレンス回路から出力される信号との差分を比
較判定する差動部を有する不揮発性半導体記憶装置であ
って、前記差動部は、不揮発性半導体記憶装置からの外
部出力信号の各ビット対応に設けられ、前記メモリセル
アレイと並列に配置された定電流源回路と、並列配置さ
れた前記メモリセルアレイの出力信号と前記定電流源回
路の出力信号とを切り替える制御回路と、前記制御回路
により切り換えられた信号を変換しＶＳＡ信号を出力す
る電流−電圧変換回路と、リファレンスセルと前記リフ
ァレンスセルからの信号を変換しＶＲＥＦ信号を出力す
る電流−電圧変換回路とを有するリファレンス回路と、
前記ＶＳＡ信号と前記ＶＲＥＦ信号とを比較し判定結果
を出力する差動部とから構成される回路を、前記外部出
力信号のうち複数のビットに対応してそれぞれ備え、 複
数個の前記回路内で使用される定電流源回路の定電流値
は、それぞれ異なる定電流値に設定され、前記差動部は
前記ＶＳＡ信号と前記ＶＲＥＦ信号とを比較判定するこ
とにより、リファレンスセルの閾値が、前記異なる定電
流値に対応する閾値電圧範囲内であることをモニターす
るものである。また、前記メモリセルアレイと並列に配
置された前記定電流源回路は、複数の定電流源回路で構
成され、前記複数の定電流源回路の定電流値はそれぞれ
異なる定電流値に設定され、前記制御回路により、並列
配置された前記メモリセルアレイの出力信号と複数の前
記定電流源回路のうちの一つの出力信号とを選択的に切
り替え、前記リファレンス回路からの出力と比較するこ
とで、前記リファレンスセルの閾値が、前記異なる定電
流値に対応する閾値電圧範囲内であることをモニターす
るものである。
号とリファレンス回路から出力される信号との差分を比
較判定する差動部を有する不揮発性半導体記憶装置であ
って、前記差動部は、不揮発性半導体記憶装置からの外
部出力信号の各ビット対応に設けられ、前記メモリセル
アレイと並列に配置された定電流源回路と、並列配置さ
れた前記メモリセルアレイの出力信号と前記定電流源回
路の出力信号とを切り替える制御回路と、前記制御回路
により切り換えられた信号を変換しＶＳＡ信号を出力す
る電流−電圧変換回路と、リファレンスセルと前記リフ
ァレンスセルからの信号を変換しＶＲＥＦ信号を出力す
る電流−電圧変換回路とを有するリファレンス回路と、
前記ＶＳＡ信号と前記ＶＲＥＦ信号とを比較し判定結果
を出力する差動部とから構成される回路を、前記外部出
力信号のうち複数のビットに対応してそれぞれ備え、 複
数個の前記回路内で使用される定電流源回路の定電流値
は、それぞれ異なる定電流値に設定され、前記差動部は
前記ＶＳＡ信号と前記ＶＲＥＦ信号とを比較判定するこ
とにより、リファレンスセルの閾値が、前記異なる定電
流値に対応する閾値電圧範囲内であることをモニターす
るものである。また、前記メモリセルアレイと並列に配
置された前記定電流源回路は、複数の定電流源回路で構
成され、前記複数の定電流源回路の定電流値はそれぞれ
異なる定電流値に設定され、前記制御回路により、並列
配置された前記メモリセルアレイの出力信号と複数の前
記定電流源回路のうちの一つの出力信号とを選択的に切
り替え、前記リファレンス回路からの出力と比較するこ
とで、前記リファレンスセルの閾値が、前記異なる定電
流値に対応する閾値電圧範囲内であることをモニターす
るものである。
【００２０】また、前記リファレンス回路に含まれるリ
ファレンスセルのゲート電圧を可変とする構造としたも
のである。
ファレンスセルのゲート電圧を可変とする構造としたも
のである。
【００２１】また、前記メモリセルアレイからの電圧値
とリファレンス回路からの電圧値を差動部にて比較検査
するものである。
とリファレンス回路からの電圧値を差動部にて比較検査
するものである。
【００２２】また、前記差動部は、差動増幅回路にて構
成されたものである。
成されたものである。
【００２３】また、前記差動部の入力側に電流−電圧変
換回路を対称に配置したものである。
換回路を対称に配置したものである。
【００２４】また、前記メモリセルアレイからの電流値
とリファレンス回路からの電流値を差動部にて比較検査
するものである。
とリファレンス回路からの電流値を差動部にて比較検査
するものである。
【００２５】また、前記差動部は、カレントミラー回路
にて構成されたものである。
にて構成されたものである。
【００２６】
【発明の実施例】以下、本発明の実施の形態を図により
説明する。
説明する。
【００２７】（実施形態１）図１は、本発明の実施形態
１に係る不揮発性半導体記憶装置を示す回路図、図２
は、図１に示す本発明の実施形態１に係る不揮発性半導
体記憶装置の詳細を示す回路図である。
１に係る不揮発性半導体記憶装置を示す回路図、図２
は、図１に示す本発明の実施形態１に係る不揮発性半導
体記憶装置の詳細を示す回路図である。
【００２８】本発明は、電気的に書き換え・消去可能な
不揮発性半導体記憶装置において、リファレンスセルの
閾値電圧モニタを実現するための手段を提供する。ここ
に、リファレンスセルのモニタとは、リファレンスセル
の閾値電圧制御のトリミング工程において、書き込み・
消去を行う前後にリファレンスセルの閾値電圧状態を検
知するのに用いられるものである。
不揮発性半導体記憶装置において、リファレンスセルの
閾値電圧モニタを実現するための手段を提供する。ここ
に、リファレンスセルのモニタとは、リファレンスセル
の閾値電圧制御のトリミング工程において、書き込み・
消去を行う前後にリファレンスセルの閾値電圧状態を検
知するのに用いられるものである。
【００２９】すなわち図において本発明に係る不揮発性
半導体記憶装置は基本的構成として、メモリセルアレイ
１０３からセンスアンプ１０５を通して出力される電圧
とリファレンス回路１０６から出力される電圧を差動部
２０１にて比較検査する機能を有する不揮発性半導体記
憶装置を対象とするものであり、定電流源回路１０９
と、制御回路１０８とを有している。
半導体記憶装置は基本的構成として、メモリセルアレイ
１０３からセンスアンプ１０５を通して出力される電圧
とリファレンス回路１０６から出力される電圧を差動部
２０１にて比較検査する機能を有する不揮発性半導体記
憶装置を対象とするものであり、定電流源回路１０９
と、制御回路１０８とを有している。
【００３０】定電流源回路１０９は、センスアンプ１０
５に対してメモリセルアレイ１０３と並列に配置され、
リファレンス回路１０６の閾値電圧モニタ用信号を出力
するようになっている。また、制御回路１０８は、並列
配置のメモリセルアレイ１０３と定電流源回路１０９と
の出力信号を切り替えるようになっている。また差動部
２０１の入力側に電流−電圧変換回路２４０，２４１を
対称に配置するようになっている。
５に対してメモリセルアレイ１０３と並列に配置され、
リファレンス回路１０６の閾値電圧モニタ用信号を出力
するようになっている。また、制御回路１０８は、並列
配置のメモリセルアレイ１０３と定電流源回路１０９と
の出力信号を切り替えるようになっている。また差動部
２０１の入力側に電流−電圧変換回路２４０，２４１を
対称に配置するようになっている。
【００３１】図１において、センスアンプ１０５に対し
て、メモリセルアレイ１０３と並列に定電流源回路１０
９を配置している。定電流源回路１０９の放電する電流
とリファレンス回路１０６の放電する電流とをセンスア
ンプ１０５を用いて差動部２０１で差分判定することに
より、リファレンス回路１０６の閾値電圧状態をモニタ
することが可能となる。
て、メモリセルアレイ１０３と並列に定電流源回路１０
９を配置している。定電流源回路１０９の放電する電流
とリファレンス回路１０６の放電する電流とをセンスア
ンプ１０５を用いて差動部２０１で差分判定することに
より、リファレンス回路１０６の閾値電圧状態をモニタ
することが可能となる。
【００３２】次に、本発明に係る不揮発性半導体記憶装
置の具体例を実施形態１として説明する。
置の具体例を実施形態１として説明する。
【００３３】図１に示す本発明の実施形態１に係る不揮
発性半導体記憶装置は、メモリセルアレイ１０３と、リ
ファレンス回路１０６と、メモリセルアレイ１０３をカ
ラムスイッチ１０４を介して接続させたセンスアンプ１
０５と、定電流源回路１０９と、制御回路１０８とを有
している。
発性半導体記憶装置は、メモリセルアレイ１０３と、リ
ファレンス回路１０６と、メモリセルアレイ１０３をカ
ラムスイッチ１０４を介して接続させたセンスアンプ１
０５と、定電流源回路１０９と、制御回路１０８とを有
している。
【００３４】図１及び図２に示すようにメモリセルアレ
イ１０３は、行及び列方向に配列したメモリセル（トラ
ンジスタ）２１２，２１２から構成され、行方向のＷＬ
０〜ＷＬｍワ−ド線にはロウデコ−ダ１０１が接続さ
れ、列方向のＢＬ０〜ＢＬｎビット線にはカラムスイッ
チ１０４が接続されている。
イ１０３は、行及び列方向に配列したメモリセル（トラ
ンジスタ）２１２，２１２から構成され、行方向のＷＬ
０〜ＷＬｍワ−ド線にはロウデコ−ダ１０１が接続さ
れ、列方向のＢＬ０〜ＢＬｎビット線にはカラムスイッ
チ１０４が接続されている。
【００３５】図２に示すようにカラムスイッチ１０４
は、トランジスタ２１０，２１０から構成され、各トラ
ンジスタ２１０，２１０のベースにはＮＯＲ回路２１
１，２１１が接続されている。各ＮＯＲ回路２１１，２
１１の入力側には、図１に示すカラムデコ−ダ１０２か
らの信号ＲＥＦＴＲＭと反転した制御信号ＹＳ０，ＹＳ
ｎとが入力するようになっている。
は、トランジスタ２１０，２１０から構成され、各トラ
ンジスタ２１０，２１０のベースにはＮＯＲ回路２１
１，２１１が接続されている。各ＮＯＲ回路２１１，２
１１の入力側には、図１に示すカラムデコ−ダ１０２か
らの信号ＲＥＦＴＲＭと反転した制御信号ＹＳ０，ＹＳ
ｎとが入力するようになっている。
【００３６】図２に示すようにセンスアンプ１０５の電
流−電圧変換回路２４０は、カラムスイッチ１０４とノ
ードＤＩＧｉに接続され、負荷トランジスタ２０２，２
０３、インバータ２０４から構成されている。センスア
ンプの電流−電圧変換回路２４０は、ノードＤＩＧｉで
の放電電流を電圧に変換するようになっている。また、
図１に示すようにセンスアンプ１０５の出力側には、入
出力バッファ１０７が接続されている。
流−電圧変換回路２４０は、カラムスイッチ１０４とノ
ードＤＩＧｉに接続され、負荷トランジスタ２０２，２
０３、インバータ２０４から構成されている。センスア
ンプの電流−電圧変換回路２４０は、ノードＤＩＧｉで
の放電電流を電圧に変換するようになっている。また、
図１に示すようにセンスアンプ１０５の出力側には、入
出力バッファ１０７が接続されている。
【００３７】図２に示すようにリファレンス回路１０６
は、ワード線ＷＬＲ０，ＷＬＲ１，ＷＬＲ２からの信号
で駆動されるリファレンスセル２３１，２３１，２３１
と、制御信号ＹＳＲ０，ＹＳＲ１，ＹＳＲ２によって駆
動されるトランジスタ２３０，２３０，２３０と、電流
−電圧変換回路２４１とから構成されている。また、電
流−電圧変換回路２４１は、負荷トランジスタ２０５，
２０６，インバータ２０７から構成されている。
は、ワード線ＷＬＲ０，ＷＬＲ１，ＷＬＲ２からの信号
で駆動されるリファレンスセル２３１，２３１，２３１
と、制御信号ＹＳＲ０，ＹＳＲ１，ＹＳＲ２によって駆
動されるトランジスタ２３０，２３０，２３０と、電流
−電圧変換回路２４１とから構成されている。また、電
流−電圧変換回路２４１は、負荷トランジスタ２０５，
２０６，インバータ２０７から構成されている。
【００３８】図２に示すように差動部２０１は、差動増
幅回路にて構成され、その一方の入力端子にリファレン
ス回路１０６からの電圧ＶＲＥＦ（参照電圧）が入力さ
れ、他方の入力端子に電流−電圧変換回路２４０からの
電圧ＶＳＡが入力されるようになっている。
幅回路にて構成され、その一方の入力端子にリファレン
ス回路１０６からの電圧ＶＲＥＦ（参照電圧）が入力さ
れ、他方の入力端子に電流−電圧変換回路２４０からの
電圧ＶＳＡが入力されるようになっている。
【００３９】ここで、本来センスアンプ１０５を用いる
ユーザーの読み出し動作や自動モード中で用いるベリフ
ァイの場合には、メモリセル２１２とリファレンスセル
２３１のそれぞれ出力する電流に応じた電圧ＶＳＡ及び
ＶＲＥＦが差動部２０１に入力する。
ユーザーの読み出し動作や自動モード中で用いるベリフ
ァイの場合には、メモリセル２１２とリファレンスセル
２３１のそれぞれ出力する電流に応じた電圧ＶＳＡ及び
ＶＲＥＦが差動部２０１に入力する。
【００４０】差動部２０１に入力する電圧ＶＳＡ及びＶ
ＲＥＦが出力される際の電流−電圧変換利得は、電流−
電圧変換回路２４０及び２４１によって決定され、その
特性は、負荷トランジスタ２０２及び２０５のドレイン
電流−ソース・ドレイン間電圧特性によって求まる。
ＲＥＦが出力される際の電流−電圧変換利得は、電流−
電圧変換回路２４０及び２４１によって決定され、その
特性は、負荷トランジスタ２０２及び２０５のドレイン
電流−ソース・ドレイン間電圧特性によって求まる。
【００４１】負荷トランジスタ２０２及び２０５の電気
特性が等価になるように設定すれば、メモリセル２１２
の出力する電流とリファレンスセル２３１の出力する電
流の大小を単純に比較した結果が差動部２０１の出力と
なる。
特性が等価になるように設定すれば、メモリセル２１２
の出力する電流とリファレンスセル２３１の出力する電
流の大小を単純に比較した結果が差動部２０１の出力と
なる。
【００４２】これらの負荷トランジスタ２０２及び２０
５の電気特性を変化させる、つまり、例えば同種のトラ
ンジスタでゲートの幅と長さを異なる値に設定すること
により、メモリセル２１２とリファレンスセル２３１の
電流比較の際に比がとられることとなる。
５の電気特性を変化させる、つまり、例えば同種のトラ
ンジスタでゲートの幅と長さを異なる値に設定すること
により、メモリセル２１２とリファレンスセル２３１の
電流比較の際に比がとられることとなる。
【００４３】さらに図１及び図２に示すように定電流源
回路１０９は、直列接続のメモリセルアレイ１０３及び
カラムスイッチ１０４と並列にノードＤＩＧｉに接続さ
れており、制御回路１０８からの信号ＲＥＦＴＲＭに基
づいて駆動されるようになっている。図２に示すように
定電流源回路１０９は、制御回路１０８からの信号ＲＥ
ＦＴＲＭに基づいて駆動するトランジスタ２１０と、電
流源２２２と、分圧手段２２０，２２１とから構成され
ている。
回路１０９は、直列接続のメモリセルアレイ１０３及び
カラムスイッチ１０４と並列にノードＤＩＧｉに接続さ
れており、制御回路１０８からの信号ＲＥＦＴＲＭに基
づいて駆動されるようになっている。図２に示すように
定電流源回路１０９は、制御回路１０８からの信号ＲＥ
ＦＴＲＭに基づいて駆動するトランジスタ２１０と、電
流源２２２と、分圧手段２２０，２２１とから構成され
ている。
【００４４】以上の構成から明らかなように、本発明の
実施形態１では、ノードＤＩＧｉの箇所を放電する経路
は、制御回路１０８からの信号ＲＥＦＴＲＭによって選
択される。
実施形態１では、ノードＤＩＧｉの箇所を放電する経路
は、制御回路１０８からの信号ＲＥＦＴＲＭによって選
択される。
【００４５】信号ＲＥＦＴＲＭがＬレベルの場合には、
定電流源回路１０９は、ノードＤＩＧｉから電気的に切
り離され、メモリセル２１２の駆動によってノードＤＩ
Ｇｉの箇所での放電を行なう。
定電流源回路１０９は、ノードＤＩＧｉから電気的に切
り離され、メモリセル２１２の駆動によってノードＤＩ
Ｇｉの箇所での放電を行なう。
【００４６】信号ＲＥＦＴＲＭがＨレベルの場合には、
メモリセル２１２を選択するカラムスイッチ１０４は全
非選択となり、かつ定電流源回路１０９が選択されるこ
ととなる。このとき、差動部２０１への入力電圧ＶＳＡ
と入力電圧ＶＲＥＦとを比較することにより、定電流源
回路１０９の放電する電流とリファレンスセル２３１の
出力する電流の大小を比較することが可能となる。
メモリセル２１２を選択するカラムスイッチ１０４は全
非選択となり、かつ定電流源回路１０９が選択されるこ
ととなる。このとき、差動部２０１への入力電圧ＶＳＡ
と入力電圧ＶＲＥＦとを比較することにより、定電流源
回路１０９の放電する電流とリファレンスセル２３１の
出力する電流の大小を比較することが可能となる。
【００４７】次に、図１に示す本発明の実施形態１に係
る不揮発性半導体記憶装置の動作について説明する。
る不揮発性半導体記憶装置の動作について説明する。
【００４８】センスアンプ１０５は、通常リファレンス
セル２３１の電流に対するメモリセル２１２の電流が多
いときに外部出力信号ＤＱｉをＨレベルにし、その逆の
場合にはＬレベルにする。
セル２３１の電流に対するメモリセル２１２の電流が多
いときに外部出力信号ＤＱｉをＨレベルにし、その逆の
場合にはＬレベルにする。
【００４９】ウェハ選別時、リファレンスセル２３１の
ゲートにワ−ド線ＷＬＲ０〜ＷＬＲ２の電圧を与えてリ
ファレンスセル２３１を駆動した状態において、入出力
バッファ１０７からの外部出力信号ＤＱｉをモニタすれ
ば、リファレンスセル２３１の閾値電圧が求まる。
ゲートにワ−ド線ＷＬＲ０〜ＷＬＲ２の電圧を与えてリ
ファレンスセル２３１を駆動した状態において、入出力
バッファ１０７からの外部出力信号ＤＱｉをモニタすれ
ば、リファレンスセル２３１の閾値電圧が求まる。
【００５０】具体的に図１及び図２に示した回路の動作
を図３を用いて説明する。
を図３を用いて説明する。
【００５１】図３において、リファレンスセル２３１の
閾値電圧状態について最終的に設定すべき状態Ｒ０に対
して、書き込み動作が必要なリファレンスセル２３１の
状態Ｒ１若しくはＲ２、状態Ｒ０に対して、消去が必要
なリファレンスセル２３１の状態Ｒ３若しくはＲ４の状
態を仮定する。
閾値電圧状態について最終的に設定すべき状態Ｒ０に対
して、書き込み動作が必要なリファレンスセル２３１の
状態Ｒ１若しくはＲ２、状態Ｒ０に対して、消去が必要
なリファレンスセル２３１の状態Ｒ３若しくはＲ４の状
態を仮定する。
【００５２】ここで、Ｒ１はＲ２よりも多く書き込みを
必要とし、また、Ｒ４はＲ３よりも多く消去を必要とす
る。
必要とし、また、Ｒ４はＲ３よりも多く消去を必要とす
る。
【００５３】また、定電流源回路１０９の放電する電流
は、センスアンプ１０５毎に異なる値をもつように設定
してある。図３では、外部出力信号ＤＱ０，ＤＱ１，Ｄ
Ｑ２を出力するセンスアンプ１０５が複数あり、外部出
力信号ＤＱ０，ＤＱ１，ＤＱ２に対応させて各センスア
ンプ１０５のセンス基準電流を１０μＡ，２０μＡ，３
０μＡにそれぞれ設定している。
は、センスアンプ１０５毎に異なる値をもつように設定
してある。図３では、外部出力信号ＤＱ０，ＤＱ１，Ｄ
Ｑ２を出力するセンスアンプ１０５が複数あり、外部出
力信号ＤＱ０，ＤＱ１，ＤＱ２に対応させて各センスア
ンプ１０５のセンス基準電流を１０μＡ，２０μＡ，３
０μＡにそれぞれ設定している。
【００５４】下位ビットから外部出力信号ＤＱ０、ＤＱ
１、ＤＱ２の順になっているとすると、リファレンスセ
ル２３１の状態がＲ１，Ｒ２，Ｒ３，Ｒ４のそれぞれの
場合における入出力バッファ１０７からの出力は、順に
（ＤＱ０、ＤＱ１、ＤＱ２）＝（０００）、（００
１）、（０１１）、（１１１）となる。
１、ＤＱ２の順になっているとすると、リファレンスセ
ル２３１の状態がＲ１，Ｒ２，Ｒ３，Ｒ４のそれぞれの
場合における入出力バッファ１０７からの出力は、順に
（ＤＱ０、ＤＱ１、ＤＱ２）＝（０００）、（００
１）、（０１１）、（１１１）となる。
【００５５】これにより、出力に応じて書き込みを行う
か消去を行うかの選択や、書き込み若しくは消去の際の
パルス長、もしくは印加電圧の大きさを多段階的に決定
することができる。
か消去を行うかの選択や、書き込み若しくは消去の際の
パルス長、もしくは印加電圧の大きさを多段階的に決定
することができる。
【００５６】（実施形態２）図４は、本発明の実施形態
２に係る不揮発性半導体記憶装置を示す回路図である。
２に係る不揮発性半導体記憶装置を示す回路図である。
【００５７】一つのフラッシュメモリトランジスタに二
値を超える値を記憶させる多値メモリの場合、リファレ
ンスセル２３１を複数備える必要がある。
値を超える値を記憶させる多値メモリの場合、リファレ
ンスセル２３１を複数備える必要がある。
【００５８】この場合、リファレンスセル２３１の閾値
制御は、２値記憶セルの場合よりも精度が要求される。
この場合には、図４に示すように、図２に示す定電流源
２２２に代えて、複数の定電流源３０１，３０２・・・
３０３を並列に設置し、複数のリファレンスセル２３１
と複数の定電流源３０１，３０２・・・３０３との組み
合わせよって出力電流の大小を比較することを行なうよ
うにしてもよい。
制御は、２値記憶セルの場合よりも精度が要求される。
この場合には、図４に示すように、図２に示す定電流源
２２２に代えて、複数の定電流源３０１，３０２・・・
３０３を並列に設置し、複数のリファレンスセル２３１
と複数の定電流源３０１，３０２・・・３０３との組み
合わせよって出力電流の大小を比較することを行なうよ
うにしてもよい。
【００５９】図４に示すように本発明の実施形態２によ
れば、複数のセンスアンプ１０５に対応して異なる電流
値をもつ定電流源回路１０９を配置するため、リファレ
ンス回路１０６の閾値電圧モニタの時間を短縮でき、し
かも異なる閾値電圧をもつリファレンスセルの設定が可
能であることなどの利点がある。
れば、複数のセンスアンプ１０５に対応して異なる電流
値をもつ定電流源回路１０９を配置するため、リファレ
ンス回路１０６の閾値電圧モニタの時間を短縮でき、し
かも異なる閾値電圧をもつリファレンスセルの設定が可
能であることなどの利点がある。
【００６０】したがって、本発明の実施形態２によるト
リミング手法を用いれば、リファレンスセル２３１を複
数備える場合にも、必要な高精度のリファレンスセル閾
値電圧モニタを精度よく行なうことができるという利点
がある。
リミング手法を用いれば、リファレンスセル２３１を複
数備える場合にも、必要な高精度のリファレンスセル閾
値電圧モニタを精度よく行なうことができるという利点
がある。
【００６１】なお、上述した本発明の実施形態において
は、電流−電圧変換回路の負荷トランジスタの抵抗値が
メモリセル側の負荷トランジスタ２０２とリファレンス
セル側の負荷トランジスタ２０５で同じ場合について説
明したが、この二つの負荷トランジスタの比をとること
も可能である。例えば、この比をセンスアンプ毎に変
え、外部信号ＤＱｉ毎に異なる判定をさせることによ
り、定電流源回路１０９の電流値を変化させるのと等価
な効果を得られることができるものである。
は、電流−電圧変換回路の負荷トランジスタの抵抗値が
メモリセル側の負荷トランジスタ２０２とリファレンス
セル側の負荷トランジスタ２０５で同じ場合について説
明したが、この二つの負荷トランジスタの比をとること
も可能である。例えば、この比をセンスアンプ毎に変
え、外部信号ＤＱｉ毎に異なる判定をさせることによ
り、定電流源回路１０９の電流値を変化させるのと等価
な効果を得られることができるものである。
【００６２】また図４に示すように異なる定電流値を持
つ定電流源３０１，３０２，３０３を用いることによ
り、設定したいリファレンスセル閾値電圧を変化させる
ことが可能であるが、複数の定電流源３０１，３０２，
３０３の使用と併用し、若しくは独立に、リファレンス
セル２３１のゲート電圧（ＷＬＲ０からＷＬＲ２）の値
を変化させることにより、同様なリファレンスセルの閾
値電圧のモニタ手段が得られる。
つ定電流源３０１，３０２，３０３を用いることによ
り、設定したいリファレンスセル閾値電圧を変化させる
ことが可能であるが、複数の定電流源３０１，３０２，
３０３の使用と併用し、若しくは独立に、リファレンス
セル２３１のゲート電圧（ＷＬＲ０からＷＬＲ２）の値
を変化させることにより、同様なリファレンスセルの閾
値電圧のモニタ手段が得られる。
【００６３】このリファレンスセル２３１のワード電圧
ＷＬＲ０からＷＬＲ２は、内部で可変電圧を発生させる
ことにより生成可能なばかりでなく、新規の外部端子、
もしくは既存の外部端子の流用で外部から可変電圧を与
える方法も考えられる。
ＷＬＲ０からＷＬＲ２は、内部で可変電圧を発生させる
ことにより生成可能なばかりでなく、新規の外部端子、
もしくは既存の外部端子の流用で外部から可変電圧を与
える方法も考えられる。
【００６４】尚、前記各実施形態では、メモリセルアレ
イからの電圧値とリファレンス回路からの電圧値を差動
部にて比較検査する機能をもつ不揮発性半導体記憶装置
を対象としたが、これに限定されるものではなく、本発
明は、メモリセルアレイからの電流値とリファレンス回
路からの電流値を差動部にて比較検査するものにも同様
に適用することができる。
イからの電圧値とリファレンス回路からの電圧値を差動
部にて比較検査する機能をもつ不揮発性半導体記憶装置
を対象としたが、これに限定されるものではなく、本発
明は、メモリセルアレイからの電流値とリファレンス回
路からの電流値を差動部にて比較検査するものにも同様
に適用することができる。
【００６４】この場合、前記差動部は、カレントミラー
回路にて構成し、電流値を比較検査する必要がある。ま
た、電流−電圧変換回路の負荷トランジスタは、図１の
ものと異なる導電型のものを用いればよい。
回路にて構成し、電流値を比較検査する必要がある。ま
た、電流−電圧変換回路の負荷トランジスタは、図１の
ものと異なる導電型のものを用いればよい。
【００６５】
【発明の効果】以上説明したように本発明によれば、内
部に基準となる電流源をもつことによりメモリセルと定
電流源を切り替えるのみでリファレンスセルの閾値モニ
タを行なうことができ、従来例必要であった外部端子を
削除することができる。
部に基準となる電流源をもつことによりメモリセルと定
電流源を切り替えるのみでリファレンスセルの閾値モニ
タを行なうことができ、従来例必要であった外部端子を
削除することができる。
【００６６】さらに、電流−電圧変換回路を差動部の入
力側に対称的に配置することにより、センスアンプの製
造ばらつきによる影響をキャンセルし、製造ばらつきに
よる影響を受けにくい構成とすることができる。
力側に対称的に配置することにより、センスアンプの製
造ばらつきによる影響をキャンセルし、製造ばらつきに
よる影響を受けにくい構成とすることができる。
【００６７】さらに、メモリセルアレイからの電圧値と
リファレンス回路からの電圧値を差動部にて比較検査す
る構成、及びメモリセルアレイからの電流値とリファレ
ンス回路からの電流値を差動部にて比較検査する構成の
いずれをも用いることができ、不揮発性半導体記憶装置
の仕様に合わせて汎用性を拡大することができる。
リファレンス回路からの電圧値を差動部にて比較検査す
る構成、及びメモリセルアレイからの電流値とリファレ
ンス回路からの電流値を差動部にて比較検査する構成の
いずれをも用いることができ、不揮発性半導体記憶装置
の仕様に合わせて汎用性を拡大することができる。
【図１】本発明の実施形態１に係る不揮発性半導体記憶
装置を示す回路図である。
装置を示す回路図である。
【図２】図１に示す本発明の実施形態１に係る不揮発性
半導体記憶装置の詳細を示す回路図である。
半導体記憶装置の詳細を示す回路図である。
【図３】図１に示す本発明の実施形態１に係る不揮発性
半導体記憶装置の動作を説明する特性図である。
半導体記憶装置の動作を説明する特性図である。
【図４】本発明の実施形態２に係る不揮発性半導体記憶
装置を示す回路図である。
装置を示す回路図である。
【図５】従来例に係る不揮発性半導体記憶装置を示す回
路図である。
路図である。
１０３ メモリセルアレイ １０４ カラムスイッチ １０５ センスアンプ １０６ リファレンス回路 １０８ 制御回路 １０９ 定電流源回路
Claims (9)
- 【請求項１】 メモリセルアレイから出力される信号と
リファレンス回路から出力される信号との差分を比較判
定する差動部を有する不揮発性半導体記憶装置であっ
て、前記差動部は、不揮発性半導体記憶装置からの外部出力
信号の各ビット対応に設けられ、 前記差動部のうち複数の差動部は、前記メモリセルアレ
イからの信号を、前記メモリセルアレイと並列に配置さ
れ、前記複数の差動部対応に設けられた定電流源回路か
らの信号に切り替え、前記定電流源回路からの信号と前
記リファレンス回路からの信号とを比較する機能を備
え、 前記複数の差動部対応に設けられた定電流源回路の定電
流値は、それぞれ異なる定電流値に設定され、 前記複数の差動部は、それぞれ異なる定電流値に設定さ
れ定電流源回路からの信号と、前記リファレンス回路か
らの信号との比較判定結果を各差動部に対応する外部出
力信号の各ビットに出力することにより、 リファレンス
セルの閾値が、前記異なる定電流値に対応する閾値電圧
範囲内であることをモニターすることを特徴とする不揮
発性半導体記憶装置。 - 【請求項２】 メモリセルアレイから出力される信号と
リファレンス回路から出力される信号との差分を比較判
定する差動部を有する不揮発性半導体記憶装置であっ
て、前記差動部は、不揮発性半導体記憶装置からの外部出力
信号の各ビット対応に設けられ、 前記メモリセルアレイと並列に配置された定電流源回路
と、並列配置された前記メモリセルアレイの出力信号と
前記定電流源回路の出力信号とを切り替える制御回路
と、前記制御回路により切り換えられた信号を変換しＶ
ＳＡ信号を出力する電流−電圧変換回路と、リファレン
スセルと前記リファレンスセルからの信号を変換しＶＲ
ＥＦ信号を出力する電流−電圧変換回路とを有するリフ
ァレンス回路と、前記ＶＳＡ信号と前記ＶＲＥＦ信号と
を比較し判定結果を出力する差動部とから構成される回
路を、前記外部出力信号のうち複数のビットに対応して
それぞれ備え、 複数個の前記回路内で使用される 定電流源回路の定電流
値は、それぞれ異なる定電流値に設定され、前記差動部は前記ＶＳＡ信号と前記ＶＲＥＦ信号とを比
較判定することにより、リファレンスセル の閾値が、前
記異なる定電流値に対応する閾値電圧範囲内であること
をモニターすることを特徴とする不揮発性半導体記憶装
置。 - 【請求項３】 前記メモリセルアレイと並列に配置され
た前記定電流源回路は、複数の定電流源回路で構成さ
れ、前記複数の定電流源回路の定電流値はそれぞれ異な
る定電流値に設定され、前記制御回路により、並列配置
された前記メモリセルアレイの出力信号と複数の前記定
電流源回路のうちの一つの出力信号とを選択的に切り替
え、前記リファレンス回路からの出力と比較すること
で、前記リファレンスセルの閾値が、前記異なる定電流
値に対応する閾値電圧範囲内であることをモニターする
ことを特徴とする請求項２記載の不揮発性半導体記憶装
置。 - 【請求項４】 前記リファレンス回路に含まれるリファ
レンスセルのゲート電圧を可変とする構造としたことを
特徴とする請求項１または２に記載の不揮発性半導体記
憶装置。 - 【請求項５】 前記メモリセルアレイからの電圧値とリ
ファレンス回路からの電圧値を差動部にて比較検査する
ものであることを特徴とする請求項１または２に記載の
不揮発性半導体記憶装置。 - 【請求項６】 前記差動部は、差動増幅回路にて構成さ
れたものであることを特徴とする請求項５に記載の不揮
発性半導体記憶装置。 - 【請求項７】 前記差動部の入力側に電流−電圧変換回
路を対称に配置したことを特徴とする請求項５に記載の
不揮発性半導体記憶装置。 - 【請求項８】 前記メモリセルアレイからの電流値とリ
ファレンス回路からの電流値を差動部にて比較検査する
ものであることを特徴とする請求項１または２に記載の
不揮発性半導体記憶装置。 - 【請求項９】 前記差動部は、カレントミラー回路にて
構成されたものであることを特徴とする請求項８に記載
の不揮発性半導体記憶装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13687898A JP3237610B2 (ja) | 1998-05-19 | 1998-05-19 | 不揮発性半導体記憶装置 |
| EP99109756A EP0962940B1 (en) | 1998-05-19 | 1999-05-18 | Method and apparatus capable of trimming a nonvolatile semiconductor storage device without any superfluous pads or terminals |
| DE69900191T DE69900191T2 (de) | 1998-05-19 | 1999-05-18 | Vorrichtung und Verfahren zum Trimmen einer nichtflüchtigen Halbleiterspeicheranordnung ohne irgendwelche überflüssigen Kontaktflächen oder Stifte |
| KR1019990017971A KR100320889B1 (ko) | 1998-05-19 | 1999-05-19 | 여분의 패드 또는 단자없이도 불휘발성 반도체 기억 장치를 트리밍할 수 있는 방법 및 장치 |
| US09/313,989 US6118701A (en) | 1998-05-19 | 1999-05-19 | Method and apparatus capable of trimming a nonvolatile semiconductor storage device without any superfluous pads or terminals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13687898A JP3237610B2 (ja) | 1998-05-19 | 1998-05-19 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11328987A JPH11328987A (ja) | 1999-11-30 |
| JP3237610B2 true JP3237610B2 (ja) | 2001-12-10 |
Family
ID=15185658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13687898A Expired - Fee Related JP3237610B2 (ja) | 1998-05-19 | 1998-05-19 | 不揮発性半導体記憶装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6118701A (ja) |
| EP (1) | EP0962940B1 (ja) |
| JP (1) | JP3237610B2 (ja) |
| KR (1) | KR100320889B1 (ja) |
| DE (1) | DE69900191T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8331157B2 (en) | 2009-09-16 | 2012-12-11 | Panasonic Corporation | Semiconductor memory device |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1031991B1 (en) * | 1999-02-26 | 2004-04-28 | STMicroelectronics S.r.l. | Method for reading a multilevel nonvolatile memory and multilevel nonvolatile memory |
| JP3886669B2 (ja) * | 1999-06-10 | 2007-02-28 | 株式会社東芝 | 半導体記憶装置 |
| KR100300549B1 (ko) | 1999-06-16 | 2001-11-01 | 김영환 | 비휘발성 메모리 센싱장치 및 방법 |
| US6232801B1 (en) * | 1999-08-04 | 2001-05-15 | Vlsi Technology, Inc. | Comparators and comparison methods |
| KR100322471B1 (ko) * | 1999-10-01 | 2002-02-07 | 윤종용 | 불휘발성 반도체 메모리 장치의 감지 증폭기 회로 |
| EP1160794B1 (en) * | 2000-05-31 | 2008-07-23 | STMicroelectronics S.r.l. | Circuit structure for programming data in reference cells of a multibit non-volatile memory device |
| US6411549B1 (en) * | 2000-06-21 | 2002-06-25 | Atmel Corporation | Reference cell for high speed sensing in non-volatile memories |
| JP2002100192A (ja) * | 2000-09-22 | 2002-04-05 | Toshiba Corp | 不揮発性半導体メモリ |
| US6466480B2 (en) * | 2001-03-27 | 2002-10-15 | Micron Technology, Inc. | Method and apparatus for trimming non-volatile memory cells |
| JP4144784B2 (ja) * | 2002-07-30 | 2008-09-03 | シャープ株式会社 | 半導体記憶装置の読み出し回路、そのリファレンス回路および半導体記憶装置 |
| JP4689973B2 (ja) * | 2004-06-09 | 2011-06-01 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| US8094493B2 (en) * | 2004-11-12 | 2012-01-10 | Macronix International Co., Ltd. | Memory devices and methods using improved reference cell trimming algorithms for accurate read operation window control |
| US7313019B2 (en) * | 2004-12-21 | 2007-12-25 | Intel Corporation | Step voltage generation |
| JP4772363B2 (ja) * | 2005-04-12 | 2011-09-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2007042193A (ja) * | 2005-08-02 | 2007-02-15 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP4942990B2 (ja) * | 2005-12-12 | 2012-05-30 | パナソニック株式会社 | 半導体記憶装置 |
| US7551489B2 (en) * | 2005-12-28 | 2009-06-23 | Intel Corporation | Multi-level memory cell sensing |
| US7532515B2 (en) * | 2007-05-14 | 2009-05-12 | Intel Corporation | Voltage reference generator using big flash cell |
| JP5668489B2 (ja) * | 2011-01-20 | 2015-02-12 | 富士通セミコンダクター株式会社 | 半導体メモリおよび半導体メモリの製造方法 |
| US8345483B2 (en) * | 2011-01-21 | 2013-01-01 | Spansion Llc | System and method for addressing threshold voltage shifts of memory cells in an electronic product |
| KR102168652B1 (ko) * | 2013-12-16 | 2020-10-23 | 삼성전자주식회사 | 감지 증폭기, 그것을 포함하는 반도체 메모리 장치 및 그것의 읽기 방법 |
| JP6589320B2 (ja) * | 2015-03-23 | 2019-10-16 | セイコーエプソン株式会社 | 不揮発性記憶装置、ドライバー、電気光学装置、電子機器及び不揮発性記憶装置の検査方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5172338B1 (en) * | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
| JP3454520B2 (ja) * | 1990-11-30 | 2003-10-06 | インテル・コーポレーション | フラッシュ記憶装置の書込み状態を確認する回路及びその方法 |
| US5444656A (en) * | 1994-06-02 | 1995-08-22 | Intel Corporation | Apparatus for fast internal reference cell trimming |
| KR0154193B1 (ko) * | 1994-12-30 | 1998-12-01 | 김주용 | 센스 앰프회로 |
| DE69621323T2 (de) * | 1995-02-10 | 2002-09-05 | Micron Technology, Inc. | Schneller leseverstärker für einen flash-speicher |
| JP2800740B2 (ja) * | 1995-09-28 | 1998-09-21 | 日本電気株式会社 | 半導体記憶装置 |
| KR100205530B1 (ko) * | 1996-04-24 | 1999-07-01 | 윤종용 | 감지 증폭기 |
| DE69630024D1 (de) * | 1996-06-18 | 2003-10-23 | St Microelectronics Srl | Nichtflüchtiger Speicher mit Einzelzellenreferenzsignalgeneratorschaltung zum Auslesen von Speicherzellen |
| FR2762434B1 (fr) * | 1997-04-16 | 1999-05-28 | Sgs Thomson Microelectronics | Circuit de lecture de memoire avec dispositif de limitation de precharge |
-
1998
- 1998-05-19 JP JP13687898A patent/JP3237610B2/ja not_active Expired - Fee Related
-
1999
- 1999-05-18 EP EP99109756A patent/EP0962940B1/en not_active Expired - Lifetime
- 1999-05-18 DE DE69900191T patent/DE69900191T2/de not_active Expired - Fee Related
- 1999-05-19 KR KR1019990017971A patent/KR100320889B1/ko not_active IP Right Cessation
- 1999-05-19 US US09/313,989 patent/US6118701A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8331157B2 (en) | 2009-09-16 | 2012-12-11 | Panasonic Corporation | Semiconductor memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990088387A (ko) | 1999-12-27 |
| EP0962940A1 (en) | 1999-12-08 |
| DE69900191D1 (de) | 2001-08-30 |
| EP0962940B1 (en) | 2001-07-25 |
| KR100320889B1 (ko) | 2002-02-04 |
| DE69900191T2 (de) | 2002-03-14 |
| JPH11328987A (ja) | 1999-11-30 |
| US6118701A (en) | 2000-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237610B2 (ja) | 不揮発性半導体記憶装置 | |
| US4779272A (en) | Testable variable-threshold non-volatile semiconductor memory | |
| JP3346274B2 (ja) | 不揮発性半導体記憶装置 | |
| US6411549B1 (en) | Reference cell for high speed sensing in non-volatile memories | |
| US4999813A (en) | Nonvolatile semiconductor memory having a stress test circuit | |
| JP3563452B2 (ja) | セル閾値分布検知回路およびセル閾値分布検知方法 | |
| US6324094B1 (en) | Apparatus for reading state of multistate non-volatile memory cells | |
| US5568419A (en) | Non-volatile semiconductor memory device and data erasing method therefor | |
| US5790453A (en) | Apparatus and method for reading state of multistate non-volatile memory cells | |
| EP0753859B1 (en) | Method for setting the threshold voltage of a reference memory cell | |
| US5331594A (en) | Semiconductor memory device having word line and bit line test circuits | |
| US7352639B2 (en) | Method and apparatus for increasing yield in a memory circuit | |
| KR20070094508A (ko) | 비트 심볼 인식방법 및 비휘발성 메모리에 다수 비트를저장하는 장치 | |
| JPH06176585A (ja) | 半導体記憶装置 | |
| JPH0467280B2 (ja) | ||
| JP5300771B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH10326495A (ja) | 不揮発性半導体記憶装置 | |
| KR101035580B1 (ko) | 플래시 메모리 장치의 기준 셀 트리밍 방법 | |
| US20050162955A1 (en) | Nonvolatile semiconductor memory device | |
| JP2006216196A (ja) | 不揮発性半導体記憶装置 | |
| JPH0817190A (ja) | ベリファイ電圧発生装置およびベリファイ電圧測定方法 | |
| JPH06223587A (ja) | 不揮発性半導体記憶装置 | |
| JP3467853B2 (ja) | 不揮発性半導体メモリ | |
| JP2919198B2 (ja) | 読み出し専用半導体記憶装置 | |
| JP3594218B2 (ja) | 不揮発性半導体記憶装置、及びそのテスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111005 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121005 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131005 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |