JP3454520B2 - フラッシュ記憶装置の書込み状態を確認する回路及びその方法 - Google Patents
フラッシュ記憶装置の書込み状態を確認する回路及びその方法Info
- Publication number
- JP3454520B2 JP3454520B2 JP33941691A JP33941691A JP3454520B2 JP 3454520 B2 JP3454520 B2 JP 3454520B2 JP 33941691 A JP33941691 A JP 33941691A JP 33941691 A JP33941691 A JP 33941691A JP 3454520 B2 JP3454520 B2 JP 3454520B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- current
- transistor
- reference current
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、金属酸化物半導体（Ｍ
ＯＳ）の電気的書込み可能読出専用記憶装置（ＥＰＲＯ
Ｍ）および電気的消去可能電気的書込み可能読出専用記
憶装置（ＥＥＰＲＯＭ）の分野に関し、特に「フラッシ
ュ」ＥＰＲＯＭおよび「フラッシュ」ＥＥＰＲＯＭの分
野に関する。
ＯＳ）の電気的書込み可能読出専用記憶装置（ＥＰＲＯ
Ｍ）および電気的消去可能電気的書込み可能読出専用記
憶装置（ＥＥＰＲＯＭ）の分野に関し、特に「フラッシ
ュ」ＥＰＲＯＭおよび「フラッシュ」ＥＥＰＲＯＭの分
野に関する。
【０００２】
【従来技術】金属酸化物半導体（ＭＯＳ）の電気的書込
み可能読出専用記憶装置（ＥＰＲＯＭ）は、普通に浮動
ゲートと言われている電気的に絶縁されたゲートを備え
ている記憶セルを頻繁に使用している。これら浮動ゲー
トは、ほとんどの場合酸化物で完全に囲まれ、多結晶シ
リコン（すなわち、ポリシリコン）層から形成されてい
る。情報は記憶セルまたは記憶装置に浮動ゲート上の電
荷の形で格納されている。電荷は、セルの構造により、
電子なだれ注入、チャンネル注入、トンネル貫通などの
ような多様な機構により浮動ゲートに輸送される。これ
らセルは一般にアレイを紫外（ＵＶ）線に暴露すること
により消去される。これらセルの一例は米国特許3,500,
142、3,660,819、3,755,721、および4,099,196に見出す
ことができる。
み可能読出専用記憶装置（ＥＰＲＯＭ）は、普通に浮動
ゲートと言われている電気的に絶縁されたゲートを備え
ている記憶セルを頻繁に使用している。これら浮動ゲー
トは、ほとんどの場合酸化物で完全に囲まれ、多結晶シ
リコン（すなわち、ポリシリコン）層から形成されてい
る。情報は記憶セルまたは記憶装置に浮動ゲート上の電
荷の形で格納されている。電荷は、セルの構造により、
電子なだれ注入、チャンネル注入、トンネル貫通などの
ような多様な機構により浮動ゲートに輸送される。これ
らセルは一般にアレイを紫外（ＵＶ）線に暴露すること
により消去される。これらセルの一例は米国特許3,500,
142、3,660,819、3,755,721、および4,099,196に見出す
ことができる。
【０００３】電気的に消去可能で且つ電気的に書込み可
能なセル（たとえば、ＥＥＰＲＯＭ）では、電荷は基板
上に形成される薄いゲート酸化物領域を通る電子のトン
ネル貫通により浮動ゲートに載せられたり浮動ゲートか
ら取出されたりする（例として、米国特許第4,203,158
号を参照）。他の例では、電荷は、米国特許第4,099,19
6号に記されているように上部制御電極を通して取出さ
れる。
能なセル（たとえば、ＥＥＰＲＯＭ）では、電荷は基板
上に形成される薄いゲート酸化物領域を通る電子のトン
ネル貫通により浮動ゲートに載せられたり浮動ゲートか
ら取出されたりする（例として、米国特許第4,203,158
号を参照）。他の例では、電荷は、米国特許第4,099,19
6号に記されているように上部制御電極を通して取出さ
れる。
【０００４】更に最近では、新しい部類の電気的消去可
能装置が出現してきており、この装置は屡々「フラッシ
ュ」ＥＰＲＯＭまたは「フラッシュ」ＥＥＰＲＯＭと言
われる。これら記憶装置では、記憶セルは電気的に消去
されるが、それにもかかわらずセル自身はセルあたり１
個の装置のみから構成されている。また、アレイ全体
を、または個々の記憶セルのブロックを消去することが
できる。
能装置が出現してきており、この装置は屡々「フラッシ
ュ」ＥＰＲＯＭまたは「フラッシュ」ＥＥＰＲＯＭと言
われる。これら記憶装置では、記憶セルは電気的に消去
されるが、それにもかかわらずセル自身はセルあたり１
個の装置のみから構成されている。また、アレイ全体
を、または個々の記憶セルのブロックを消去することが
できる。
【０００５】ＥＰＲＯＭは、「フラッシュ」ＥＰＲＯＭ
を含めて、消去および書込みの双方の場合に伝統的にそ
の印刷回路板から取外されるが、ＥＥＰＲＯＭおよび
「フラッシュ」ＥＥＰＲＯＭは、記憶装置からデータを
読出すのに使用される同じ回路（たとえば、印刷回路
板）に取付けられている間に書込まれたり消去されたり
するのが一般的である。したがって、各種ＥＥＰＲＯＭ
の場合には特別な書込み装置は不要である。或る状況に
おいては、「オンチップ」回路を使用して書込みおよび
消去の動作が正しく行われていることを確認する。たと
えば、米国特許4,460,982 は、書込みおよび消去の双方
を確認する手段を備えた「知能」ＥＥＰＲＯＭを開示し
ている。
を含めて、消去および書込みの双方の場合に伝統的にそ
の印刷回路板から取外されるが、ＥＥＰＲＯＭおよび
「フラッシュ」ＥＥＰＲＯＭは、記憶装置からデータを
読出すのに使用される同じ回路（たとえば、印刷回路
板）に取付けられている間に書込まれたり消去されたり
するのが一般的である。したがって、各種ＥＥＰＲＯＭ
の場合には特別な書込み装置は不要である。或る状況に
おいては、「オンチップ」回路を使用して書込みおよび
消去の動作が正しく行われていることを確認する。たと
えば、米国特許4,460,982 は、書込みおよび消去の双方
を確認する手段を備えた「知能」ＥＥＰＲＯＭを開示し
ている。
【０００６】消去および書込みの確認を行うにあたり、
従来技術では多様なセンス増幅器を使用して記憶セルの
状態を検知している。検知により確認を行うには、確認
される記憶セルの語線にゲート電位を印加することによ
りその記憶セルから電流を発生させる。その電流を、セ
ンス増幅器により、基準セルからの電流と比較する。典
型的には、ＥＰＲＯＭは、構造が記憶セルと同一でそれ
ら基準セルとして働く一例のＵＶ消去セルを使用する。
アレイに対してまたは各Ｉ／Ｏに対して一つの列が存在
することができる。各Ｉ／Ｏに対して複数の列を有する
構成も従来技術では実施されている。すべての基準列構
成は少なくとも一つの基準セルを各行の記憶セルと関連
づけている。センス増幅器は、確認される記憶セルから
引出されている電流が、記憶セルに対して或る関係で載
荷されている基準セルからの電流より多いか少ないかを
判定する。これを行うにあたり、センス増幅器は、記憶
セルの書込み状態を確認する。
従来技術では多様なセンス増幅器を使用して記憶セルの
状態を検知している。検知により確認を行うには、確認
される記憶セルの語線にゲート電位を印加することによ
りその記憶セルから電流を発生させる。その電流を、セ
ンス増幅器により、基準セルからの電流と比較する。典
型的には、ＥＰＲＯＭは、構造が記憶セルと同一でそれ
ら基準セルとして働く一例のＵＶ消去セルを使用する。
アレイに対してまたは各Ｉ／Ｏに対して一つの列が存在
することができる。各Ｉ／Ｏに対して複数の列を有する
構成も従来技術では実施されている。すべての基準列構
成は少なくとも一つの基準セルを各行の記憶セルと関連
づけている。センス増幅器は、確認される記憶セルから
引出されている電流が、記憶セルに対して或る関係で載
荷されている基準セルからの電流より多いか少ないかを
判定する。これを行うにあたり、センス増幅器は、記憶
セルの書込み状態を確認する。
【０００７】典型的なＥＰＲＯＭの記憶セルおよび基準
セルは共にＵＶ消去であるから、それぞれの電流分布は
異なっている。通常、この分布の差のため、電流が直接
比較されることがない。何故なら確認される消去セルが
書込まれているようにまたはその逆に見える可能性があ
るからである。この問題を解決するには、抵抗性負荷を
使用して基準電流を有効に分割するかまたは載荷するか
して基準電流が常に記憶セル電流より低くなるようにす
る。使用される典型的な負荷は、記憶セルの負荷の半分
または三分の一であり、得られる２対１または３対１の
比をセンス増幅器比率（ＳＡＲ）と言う。このように、
従来技術では、電流の比較を１対１以外のＳＡＲで行っ
ていた。
セルは共にＵＶ消去であるから、それぞれの電流分布は
異なっている。通常、この分布の差のため、電流が直接
比較されることがない。何故なら確認される消去セルが
書込まれているようにまたはその逆に見える可能性があ
るからである。この問題を解決するには、抵抗性負荷を
使用して基準電流を有効に分割するかまたは載荷するか
して基準電流が常に記憶セル電流より低くなるようにす
る。使用される典型的な負荷は、記憶セルの負荷の半分
または三分の一であり、得られる２対１または３対１の
比をセンス増幅器比率（ＳＡＲ）と言う。このように、
従来技術では、電流の比較を１対１以外のＳＡＲで行っ
ていた。
【０００８】
【発明が解決しようとする課題】１対１以外のＳＡＲを
用いると、単一セル基準からの電流に頼るセンス増幅器
による記憶セルの消去および書込みの確認は、基準セル
および記憶セルの双方のしきい電圧に他に各々に加えら
れるゲート電位によっても変わってくる（すなわち、３
対１のＳＡＲの場合、発明の詳細な説明において示す方
程式１、２、および３を使用して後に得られるように、
ＶWL1 ＝ 1.5＊Ｖt1a − 0.5＊Ｖt1r）。フラッシュ記
憶装置は通常、書込みおよび消去の動作を確認条件が、
したがって上記方程式が満たされるまで続ける反復ルー
プにより書込まれ、消去される。得られるアレイしきい
電圧は Ｖt1a ＝ （２／３）＊ ＶWL1 ＋ （１／３）＊
Ｖt1r で与えられる。
用いると、単一セル基準からの電流に頼るセンス増幅器
による記憶セルの消去および書込みの確認は、基準セル
および記憶セルの双方のしきい電圧に他に各々に加えら
れるゲート電位によっても変わってくる（すなわち、３
対１のＳＡＲの場合、発明の詳細な説明において示す方
程式１、２、および３を使用して後に得られるように、
ＶWL1 ＝ 1.5＊Ｖt1a − 0.5＊Ｖt1r）。フラッシュ記
憶装置は通常、書込みおよび消去の動作を確認条件が、
したがって上記方程式が満たされるまで続ける反復ルー
プにより書込まれ、消去される。得られるアレイしきい
電圧は Ｖt1a ＝ （２／３）＊ ＶWL1 ＋ （１／３）＊
Ｖt1r で与えられる。
【０００９】Ｖt1aは生産速度および他の因子を決定す
るのでＶt1aを正確に制御することが重要である。上記
方程式を見ると、消去および書込みの確認のためＶt1a
を正確に置く（すなわち、制御する）ためには、語線電
圧を非常に良好に制御することが必要である。また、方
程式の性格は、温度が変化すれば、アレイによる基準セ
ルの追跡が、負荷比率が理想的でないため、困難にな
る。この困難は、しきい電圧に対して生ずる変化が互い
に完全に相殺しないことによるものである。このため
１：１の比が存在しないことから生ずる差異に適応する
ために語線電圧に温度を追跡させるという要件が更に加
わるが、これは現状技術では行われていない。
るのでＶt1aを正確に制御することが重要である。上記
方程式を見ると、消去および書込みの確認のためＶt1a
を正確に置く（すなわち、制御する）ためには、語線電
圧を非常に良好に制御することが必要である。また、方
程式の性格は、温度が変化すれば、アレイによる基準セ
ルの追跡が、負荷比率が理想的でないため、困難にな
る。この困難は、しきい電圧に対して生ずる変化が互い
に完全に相殺しないことによるものである。このため
１：１の比が存在しないことから生ずる差異に適応する
ために語線電圧に温度を追跡させるという要件が更に加
わるが、これは現状技術では行われていない。
【００１０】最後に、記憶セルは、基準セルが遮断する
（オフになる）ため、基準セルのしきい値より低い電圧
では確認することができない。基準セル電流と記憶セル
電流との間の関係を示す方程式は、ゲート電位（ＶWL
1）が基準セルのしきい電圧（Ｖt1r）に近づくと無効に
なる。
（オフになる）ため、基準セルのしきい値より低い電圧
では確認することができない。基準セル電流と記憶セル
電流との間の関係を示す方程式は、ゲート電位（ＶWL
1）が基準セルのしきい電圧（Ｖt1r）に近づくと無効に
なる。
【００１１】
【課題を解決するための手段】わかるとおり、本発明
は、読取り動作および書込み／消去の確認についてフラ
ッシュ記憶装置検知用の単一セル基準構造を備えてお
り、これは抵抗性負荷を１：１の関係（ＳＡＲ）に合わ
せることにより書込み／消去確認のための温度およびプ
ロセスの追跡を行っている。これにより本発明を制御ゲ
ート電圧に不感にすることができる。
は、読取り動作および書込み／消去の確認についてフラ
ッシュ記憶装置検知用の単一セル基準構造を備えてお
り、これは抵抗性負荷を１：１の関係（ＳＡＲ）に合わ
せることにより書込み／消去確認のための温度およびプ
ロセスの追跡を行っている。これにより本発明を制御ゲ
ート電圧に不感にすることができる。
【００１２】シリコン基板上に作られ且つ、各々が浮動
ゲートを備えている、複数の記憶セルを有する電気的消
去可能電気的書込み可能読出専用記憶装置（ＥＥＰＲＯ
Ｍ）アレイにおいて消去および書込みを確認する回路に
ついて述べる。一実施例によれば、基板に組込まれた第
１の回路手段が記憶セルの語線に結合されている。第１
の回路手段は、アレイ記憶セルに調和する単一セル基準
装置を備えており、これはアレイ内のセルに書込まれて
いるか否かを確認するのに使用される。この単一セル基
準装置のしきい電圧は、それより上ではアレイ内のすべ
てのセルが書込まれていると考えられるレベルに調節さ
れている。語線にゲート電圧が加えられることにより、
確認される記憶セルだけでなく第１の調節可能基準装置
も導通する。これらの電流は、記憶セルおよび第１の調
節可能基準装置に結合された等しい抵抗を使用するセン
ス増幅器により直接比較されて、電流を表す電位を発生
する。単純に、確認される記憶セルのしきい電圧が第１
の調節可能基準装置のしきい電圧より大きい場合に、記
憶セルが引出す電流は第１の調節可能基準装置が引出す
電流より少なく、センス増幅器は、記憶セルが書込まれ
たと確認されたことを示す信号を発生する。
ゲートを備えている、複数の記憶セルを有する電気的消
去可能電気的書込み可能読出専用記憶装置（ＥＥＰＲＯ
Ｍ）アレイにおいて消去および書込みを確認する回路に
ついて述べる。一実施例によれば、基板に組込まれた第
１の回路手段が記憶セルの語線に結合されている。第１
の回路手段は、アレイ記憶セルに調和する単一セル基準
装置を備えており、これはアレイ内のセルに書込まれて
いるか否かを確認するのに使用される。この単一セル基
準装置のしきい電圧は、それより上ではアレイ内のすべ
てのセルが書込まれていると考えられるレベルに調節さ
れている。語線にゲート電圧が加えられることにより、
確認される記憶セルだけでなく第１の調節可能基準装置
も導通する。これらの電流は、記憶セルおよび第１の調
節可能基準装置に結合された等しい抵抗を使用するセン
ス増幅器により直接比較されて、電流を表す電位を発生
する。単純に、確認される記憶セルのしきい電圧が第１
の調節可能基準装置のしきい電圧より大きい場合に、記
憶セルが引出す電流は第１の調節可能基準装置が引出す
電流より少なく、センス増幅器は、記憶セルが書込まれ
たと確認されたことを示す信号を発生する。
【００１３】基板には第２の回路手段も組込まれてお
り、記憶セルの語線に結合されている。第２の回路手段
は、アレイ記憶セルに調和する第２の単一セル基準装置
を備えており、これはアレイ内のセルが消去されてしま
っているか否かを確認するのに使用される。この単一セ
ル基準装置のしきい電圧は、それより下ではアレイ内の
すべてのセルが消去されたと考えられるレベルに調節さ
れている。語線にゲート電位が印加されると確認される
記憶セルの他に第２の調節可能基準装置も導通する。こ
れら電流は、記憶セルおよび第２の調節可能基準装置に
結合された等しい抵抗を使用するセンス増幅器により直
接比較されて電流を表す電位を発生する。単純に、確認
される記憶セルのしきい電圧が第２の調節可能基準装置
のしきい電圧より小さい場合に、記憶セルは基準セルよ
り多い電流を引出し、センス増幅器は記憶セルが消去さ
れたと確認されたことを示す信号を発生する。
り、記憶セルの語線に結合されている。第２の回路手段
は、アレイ記憶セルに調和する第２の単一セル基準装置
を備えており、これはアレイ内のセルが消去されてしま
っているか否かを確認するのに使用される。この単一セ
ル基準装置のしきい電圧は、それより下ではアレイ内の
すべてのセルが消去されたと考えられるレベルに調節さ
れている。語線にゲート電位が印加されると確認される
記憶セルの他に第２の調節可能基準装置も導通する。こ
れら電流は、記憶セルおよび第２の調節可能基準装置に
結合された等しい抵抗を使用するセンス増幅器により直
接比較されて電流を表す電位を発生する。単純に、確認
される記憶セルのしきい電圧が第２の調節可能基準装置
のしきい電圧より小さい場合に、記憶セルは基準セルよ
り多い電流を引出し、センス増幅器は記憶セルが消去さ
れたと確認されたことを示す信号を発生する。
【００１４】読出し動作に適応する第３の基準セルも調
節可能単一セル基準装置の形を取ることができ、その場
合そのしきい電圧は読出し速度および他の生産上の考慮
事項に対して最適化されたレベルに調節される。好適実
施例では、二つの単一セル基準装置を並列に結合して普
通のトランジスタ切換えにより二つの装置の組合わせが
読出し動作を支持することができるが、一方二つの基準
セルをその個々の指定動作を続行することができるよう
にすることもできる。
節可能単一セル基準装置の形を取ることができ、その場
合そのしきい電圧は読出し速度および他の生産上の考慮
事項に対して最適化されたレベルに調節される。好適実
施例では、二つの単一セル基準装置を並列に結合して普
通のトランジスタ切換えにより二つの装置の組合わせが
読出し動作を支持することができるが、一方二つの基準
セルをその個々の指定動作を続行することができるよう
にすることもできる。
【００１５】スイッチを使用して一方の、または両方の
（二重セル読出し基準の場合）セルを、どの動作を取る
かに従ってセンス増幅器に結合する。
（二重セル読出し基準の場合）セルを、どの動作を取る
かに従ってセンス増幅器に結合する。
【００１６】
【実施例】電気的消去可能電気的書込み可能読出専用記
憶装置における消去および書込みを確認する回路につい
て述べる。下記説明において、本発明を完全に理解する
ために、特定の装置形式、電圧などのような多数の特定
の細目を示してある。しかし、当業者には本発明をこれ
ら特定の細目無しで実施することができることが明らか
であろう。その他の場合には、周知のプロセルおよび回
路については本発明を不必要に不明瞭にしないために詳
細には説明しなかった。
憶装置における消去および書込みを確認する回路につい
て述べる。下記説明において、本発明を完全に理解する
ために、特定の装置形式、電圧などのような多数の特定
の細目を示してある。しかし、当業者には本発明をこれ
ら特定の細目無しで実施することができることが明らか
であろう。その他の場合には、周知のプロセルおよび回
路については本発明を不必要に不明瞭にしないために詳
細には説明しなかった。
【００１７】通常、典型的な「フラッシュ」ＥＰＲＯＭ
の記憶装置は、記憶セルの語線または制御ゲートを約12
ボルトの電位に、ドレイン領域を約７ボルトに、および
ソース領域を大地に結合することにより書込まれる（す
なわち、負電荷を浮動ゲートに載せる）。これらの条件
のもとで、チャンネル熱電子注入を記憶セルの酸化物層
を通して行う。典型的には、記憶セルは 5.5ボルトを超
えるしきい電圧に書込まれる。セルを消去するには、ド
レインを浮かし、語線または制御ゲートを接地し、約12
ボルトの電位をソース領域に印加する。これら条件下
で、電荷は浮動ゲートから基板内に突抜ける。セルの読
出し中、正電位（電荷を浮動ゲートに転送させる電位よ
り少ない）を制御ゲートに印加し、低電位（電荷を基板
内に突抜けさせる電位より低い、たとえば、１ボルト）
をドレイン領域に印加する。装置を通る電流を検知して
浮動ゲートが負に帯電しているか否かを判定する。浮動
ゲートに負電荷が載っていれば装置のしきい電圧が上に
移動して、その導電性が低くなる。このようにして、セ
ンス増幅器を用いれば、浮動ゲートに電荷が存在するか
存在しないかを判断することができる。
の記憶装置は、記憶セルの語線または制御ゲートを約12
ボルトの電位に、ドレイン領域を約７ボルトに、および
ソース領域を大地に結合することにより書込まれる（す
なわち、負電荷を浮動ゲートに載せる）。これらの条件
のもとで、チャンネル熱電子注入を記憶セルの酸化物層
を通して行う。典型的には、記憶セルは 5.5ボルトを超
えるしきい電圧に書込まれる。セルを消去するには、ド
レインを浮かし、語線または制御ゲートを接地し、約12
ボルトの電位をソース領域に印加する。これら条件下
で、電荷は浮動ゲートから基板内に突抜ける。セルの読
出し中、正電位（電荷を浮動ゲートに転送させる電位よ
り少ない）を制御ゲートに印加し、低電位（電荷を基板
内に突抜けさせる電位より低い、たとえば、１ボルト）
をドレイン領域に印加する。装置を通る電流を検知して
浮動ゲートが負に帯電しているか否かを判定する。浮動
ゲートに負電荷が載っていれば装置のしきい電圧が上に
移動して、その導電性が低くなる。このようにして、セ
ンス増幅器を用いれば、浮動ゲートに電荷が存在するか
存在しないかを判断することができる。
【００１８】記憶セルが消去されているか書込まれてい
るか否かを確認するには、セルのしきい電圧を確かめな
ければならない。それ故、記憶セルを通る電流を発生し
なければならない。一旦発生すれば、この電流を基準電
流と比較する。基準電圧を特定のレベルに設定して多量
のまたは少量の電流を引出している記憶セルが、その記
憶セルがそれぞれ消去されているかまたは書込まれてい
るかを示すようにする。このように、記憶セルの確認
は、基準セル電流に対する記憶セルが引出す電流の量に
依存する。
るか否かを確認するには、セルのしきい電圧を確かめな
ければならない。それ故、記憶セルを通る電流を発生し
なければならない。一旦発生すれば、この電流を基準電
流と比較する。基準電圧を特定のレベルに設定して多量
のまたは少量の電流を引出している記憶セルが、その記
憶セルがそれぞれ消去されているかまたは書込まれてい
るかを示すようにする。このように、記憶セルの確認
は、基準セル電流に対する記憶セルが引出す電流の量に
依存する。
【００１９】本発明の基準機構の基本的考え方は、消去
および書込みの双方の確認に対して別々の基準装置を使
用することである。消去確認動作の場合、消去基準セル
のしきい電圧は、「フラッシュ」ＥＰＲＯＭが消去され
ていると考えられるレベルより下のレベルに「調節」さ
れる。換言すれば、消去基準セルのしきい電圧は、消去
基準セルより低いしきい電圧を有する記憶セルが消去さ
れていると考えられる点に設定される。アレイ記憶セル
と消去基準セルとの双方が導通すれば、しきい電位が低
い方のセルが多量の電流を引出す。それ故、記憶セルが
消去基準セルより多い電流を引出せばその記憶セルは確
認される。同様に、書込み確認動作については、書込み
確認基準装置は、「フラッシュ」ＥＰＲＯＭが書込まれ
ていると考えられるレベルより上のレベルに「調節」さ
れる。したがって、記憶セルと書込み確認基準セルとの
双方が導通すると、記憶セルは、基準セルより少ない電
流を引出す場合確認されたと考えられる。
および書込みの双方の確認に対して別々の基準装置を使
用することである。消去確認動作の場合、消去基準セル
のしきい電圧は、「フラッシュ」ＥＰＲＯＭが消去され
ていると考えられるレベルより下のレベルに「調節」さ
れる。換言すれば、消去基準セルのしきい電圧は、消去
基準セルより低いしきい電圧を有する記憶セルが消去さ
れていると考えられる点に設定される。アレイ記憶セル
と消去基準セルとの双方が導通すれば、しきい電位が低
い方のセルが多量の電流を引出す。それ故、記憶セルが
消去基準セルより多い電流を引出せばその記憶セルは確
認される。同様に、書込み確認動作については、書込み
確認基準装置は、「フラッシュ」ＥＰＲＯＭが書込まれ
ていると考えられるレベルより上のレベルに「調節」さ
れる。したがって、記憶セルと書込み確認基準セルとの
双方が導通すると、記憶セルは、基準セルより少ない電
流を引出す場合確認されたと考えられる。
【００２０】従来技術では、確認に使用される基準列に
ある基準セルのしきい電圧は、電気的調節の代わりに、
ＵＶ消去により設定されている。
ある基準セルのしきい電圧は、電気的調節の代わりに、
ＵＶ消去により設定されている。
【００２１】図１を参照して、典型的なＵＶ消去ＥＰＲ
ＯＭのしきい電圧、 Ｖt1i、の範囲は2.6±0.3ボルトで
ある。この分布は、温度（125℃から-55℃までの範囲）
および電源電圧（12Ｖ± 0.6Ｖ）の変化を受ける。従来
技術の基準機構では、消去分布の最高点は、消去確認動
作中に印加されているゲート電圧によって決まる。消去
分布の対応する最高点（Ｖter、max）は、この考え方に
基き３Ｖ±0.4 Ｖである。本発明は、従来技術の消去分
布の位置の不確実性をその位置を消去基準装置のしきい
電圧に固定することにより回避している。それ故、アレ
イ消去分布の位置は、温度、書込み／消去電源電圧（Ｖ
pp）、またはゲート分布の変動に影響されない。
ＯＭのしきい電圧、 Ｖt1i、の範囲は2.6±0.3ボルトで
ある。この分布は、温度（125℃から-55℃までの範囲）
および電源電圧（12Ｖ± 0.6Ｖ）の変化を受ける。従来
技術の基準機構では、消去分布の最高点は、消去確認動
作中に印加されているゲート電圧によって決まる。消去
分布の対応する最高点（Ｖter、max）は、この考え方に
基き３Ｖ±0.4 Ｖである。本発明は、従来技術の消去分
布の位置の不確実性をその位置を消去基準装置のしきい
電圧に固定することにより回避している。それ故、アレ
イ消去分布の位置は、温度、書込み／消去電源電圧（Ｖ
pp）、またはゲート分布の変動に影響されない。
【００２２】同様に、図２は典型的な従来技術のＥＰＲ
ＯＭセルの書込み分布を示す。温度変化および書込み／
消去電源電圧Ｖppに関して同じ不確実性が存在する。書
込み分布の対応する最低点（Ｖtp r、min）は5.7Ｖ±0.7
Ｖにある。本発明は、フラッシュＥＰＲＯＭセルの書込
み分布の最低点を書込み確認装置のしきい電圧に固定す
ることにより不確実性を回避している。したがって、書
込み確認基準装置のしきい電圧は書込み分布最小の所要
最低点に設定される。
ＯＭセルの書込み分布を示す。温度変化および書込み／
消去電源電圧Ｖppに関して同じ不確実性が存在する。書
込み分布の対応する最低点（Ｖtp r、min）は5.7Ｖ±0.7
Ｖにある。本発明は、フラッシュＥＰＲＯＭセルの書込
み分布の最低点を書込み確認装置のしきい電圧に固定す
ることにより不確実性を回避している。したがって、書
込み確認基準装置のしきい電圧は書込み分布最小の所要
最低点に設定される。
【００２３】図３は、従来技術の検知回路の簡略図を示
す。記憶セル10は、「フラッシュ」ＥＰＲＯＭの典型的
なアレイセルを表すトランジスタである。記憶セル10の
ゲートは語線12aに取付けられ、ドレインは、線路 41を
介して、センス増幅器30に取付けられている。記憶セル
10に電位を印加すると、電位がそのしきい電位 Ｖt1aよ
り大きければ、セルが導通する。基準セル20は、記憶セ
ル10に対する基準セルであり、記憶セルの浮動ゲートに
電荷が存在することを判定するのに使用される基準電流
を発生するのに使用される。基準セル20のゲートは語線
12b に取付けられ、ソースは、線路42を介して、センス
増幅器30に結合されている。基準セル20のゲートに電位
が印加されると、その電位がそのしきい電位 Ｖt1rより
大きければセルが導通する。記憶セル10の書込み状態が
確認中であるとき、ゲート電位は記憶セル10の語線ＶWL
1aにおよび基準セル20の語線ＶWL1rに印加されて、それ
ぞれ記憶セル電流Ｉaおよび基準セル電流Ｉrを発生す
る。電流ＩaおよびＩrが流れていると、アレイ側負荷抵
抗11および基準セル側負荷抵抗21が電圧Ｖ+およびＶ-を
発生する。電圧Ｖ+およびＶ-はセンス増幅器（ＳＡ）30
への入力電圧を表す。
す。記憶セル10は、「フラッシュ」ＥＰＲＯＭの典型的
なアレイセルを表すトランジスタである。記憶セル10の
ゲートは語線12aに取付けられ、ドレインは、線路 41を
介して、センス増幅器30に取付けられている。記憶セル
10に電位を印加すると、電位がそのしきい電位 Ｖt1aよ
り大きければ、セルが導通する。基準セル20は、記憶セ
ル10に対する基準セルであり、記憶セルの浮動ゲートに
電荷が存在することを判定するのに使用される基準電流
を発生するのに使用される。基準セル20のゲートは語線
12b に取付けられ、ソースは、線路42を介して、センス
増幅器30に結合されている。基準セル20のゲートに電位
が印加されると、その電位がそのしきい電位 Ｖt1rより
大きければセルが導通する。記憶セル10の書込み状態が
確認中であるとき、ゲート電位は記憶セル10の語線ＶWL
1aにおよび基準セル20の語線ＶWL1rに印加されて、それ
ぞれ記憶セル電流Ｉaおよび基準セル電流Ｉrを発生す
る。電流ＩaおよびＩrが流れていると、アレイ側負荷抵
抗11および基準セル側負荷抵抗21が電圧Ｖ+およびＶ-を
発生する。電圧Ｖ+およびＶ-はセンス増幅器（ＳＡ）30
への入力電圧を表す。
【００２４】セルが二つとも導通していれば、センス増
幅器30への入力電圧は次の近似方程式または一次方程式
で表される。
幅器30への入力電圧は次の近似方程式または一次方程式
で表される。
【００２５】
Ｖ+ ＝ ＩaＲa ＝ （１／２）β（ＶWL1a − Ｖt1a）Ｒa ．．． （１）
Ｖ- ＝ ＩrＲr ＝ （１／２）β（ＶWL1r − Ｖt1r）Ｒa ．．． （２）
センス増幅器30は、Ｖ+およびＶ-が等しい、すなわち
（ＶWL1a − Ｖt1a）Ｒa ＝ （ＶWL1r − Ｖt1r）Ｒr . ．．．. （３）
のとき、出力信号、ＳＡout、すなわち「トリップ」を
発生する。
発生する。
【００２６】従来技術の基準機構では、先に言及したよ
うに、ゲート電位の制御は、「フラッシュ」ＥＰＲＯＭ
セルの消去および書込み分布の位置を制御するために、
十分洗練されていなければならなかった。
うに、ゲート電位の制御は、「フラッシュ」ＥＰＲＯＭ
セルの消去および書込み分布の位置を制御するために、
十分洗練されていなければならなかった。
【００２７】図４に示す現在のところ好適な実施例は、
従来技術に関する制限を、各動作（たとえば、書込み確
認、消去確認など）について別々の基準装置を使用する
ことによって回避している。基準機構を備えた基準装置
は、大きさおよび構造とも記憶装置と同じである。基準
装置群は共に、アレイ内の各行について、各Ｉ／Ｏまた
はＩ／Ｏ群について、またはアレイ全体について、基準
となることができるアレイを形成している。
従来技術に関する制限を、各動作（たとえば、書込み確
認、消去確認など）について別々の基準装置を使用する
ことによって回避している。基準機構を備えた基準装置
は、大きさおよび構造とも記憶装置と同じである。基準
装置群は共に、アレイ内の各行について、各Ｉ／Ｏまた
はＩ／Ｏ群について、またはアレイ全体について、基準
となることができるアレイを形成している。
【００２８】記憶セルを装置10として示してある。語線
12は、装置10および行内の他の記憶セルにわたって延
び、行内の記憶セルのゲートに取付けられる。通常の復
号を通じて、行デコーダはアレー内の語線を選択する。
同様に、アレイ内の列は列デコーダを用いて選択され
る。これにより記憶セル10は線路41を介してセンス増幅
器30に結合される。語線12にゲート電位を印加すると記
憶セル10によりそれが持っている電荷の量（すなわち、
ＶWL1a − Ｖt1a）に従って電流が発生する。
12は、装置10および行内の他の記憶セルにわたって延
び、行内の記憶セルのゲートに取付けられる。通常の復
号を通じて、行デコーダはアレー内の語線を選択する。
同様に、アレイ内の列は列デコーダを用いて選択され
る。これにより記憶セル10は線路41を介してセンス増幅
器30に結合される。語線12にゲート電位を印加すると記
憶セル10によりそれが持っている電荷の量（すなわち、
ＶWL1a − Ｖt1a）に従って電流が発生する。
【００２９】語線12は、通常のトランジスタおよびデコ
ーダ論理により切換え制御されて基準装置20aおよび20b
（および20cなど）にも結合される。基準装置20aおよび
20b（および20cなど） は記憶セルと調和している。し
たがって、基準装置は大きさおよび構造が記憶セルと同
一の基準セルである。基準セルのゲートは確認動作中ス
イッチ44により語線12に取付けられる。スイッチ44は通
常のトランジスタ論理から構成されている。基準セルの
ソースはアレイ内の記憶セルのソースと全く同様に接地
されている。基準セルのドレインは、基準セルを線路42
を介してセンス増幅器30に結合するスイッチ43に取付け
られている。スイッチ43は通常のトランジスタ論理から
構成されている。
ーダ論理により切換え制御されて基準装置20aおよび20b
（および20cなど）にも結合される。基準装置20aおよび
20b（および20cなど） は記憶セルと調和している。し
たがって、基準装置は大きさおよび構造が記憶セルと同
一の基準セルである。基準セルのゲートは確認動作中ス
イッチ44により語線12に取付けられる。スイッチ44は通
常のトランジスタ論理から構成されている。基準セルの
ソースはアレイ内の記憶セルのソースと全く同様に接地
されている。基準セルのドレインは、基準セルを線路42
を介してセンス増幅器30に結合するスイッチ43に取付け
られている。スイッチ43は通常のトランジスタ論理から
構成されている。
【００３０】基準セル20aは、消去確認基準セルを表す
が、基準セル20bは、書込み確認基準セルである。 読出
し基準セルは基準装置20cにより表すことができるが、
読出し基準装置は、後に説明するように更に適切な他の
実施例（すなわち、二重セル読出し基準装置）を取るこ
とができる。語線12を選択すると、基準機構（またはア
レイ）内の基準セルのどれをも選択してセンス増幅器に
結合することができ、いずれの装置の対応する基準電流
をも同時に発生する記憶セル電流と比較することができ
る。
が、基準セル20bは、書込み確認基準セルである。 読出
し基準セルは基準装置20cにより表すことができるが、
読出し基準装置は、後に説明するように更に適切な他の
実施例（すなわち、二重セル読出し基準装置）を取るこ
とができる。語線12を選択すると、基準機構（またはア
レイ）内の基準セルのどれをも選択してセンス増幅器に
結合することができ、いずれの装置の対応する基準電流
をも同時に発生する記憶セル電流と比較することができ
る。
【００３１】記憶セル電流および基準電流はセンス増幅
器30により比較されるが、これらは直接比較されない。
センス増幅器30は、アレイセル電流および基準電流によ
り線路41および42にそれぞれの抵抗11および21で発生さ
れた電位を比較する。現在のところ好適な実施例では、
センス増幅器30の比較のための電位を発生するのに使用
される、記憶セル10の抵抗11および消去および書込み確
認基準セル （20aおよび20b） の抵抗21は等しい。この
１：１の比により、記憶セル10が基準セルより多量のま
たは少量の電流を引出すとき、確認が可能になる。この
ように、センス増幅器30の構成がはるかに簡単になる。
また、記憶セル10および基準セル20aおよび20bは、 同
じ基板上に製作され且つ等しい負荷を利用しているの
で、温度追跡が行われる。
器30により比較されるが、これらは直接比較されない。
センス増幅器30は、アレイセル電流および基準電流によ
り線路41および42にそれぞれの抵抗11および21で発生さ
れた電位を比較する。現在のところ好適な実施例では、
センス増幅器30の比較のための電位を発生するのに使用
される、記憶セル10の抵抗11および消去および書込み確
認基準セル （20aおよび20b） の抵抗21は等しい。この
１：１の比により、記憶セル10が基準セルより多量のま
たは少量の電流を引出すとき、確認が可能になる。この
ように、センス増幅器30の構成がはるかに簡単になる。
また、記憶セル10および基準セル20aおよび20bは、 同
じ基板上に製作され且つ等しい負荷を利用しているの
で、温度追跡が行われる。
【００３２】二つの基準セル20aと20bとは大きさおよび
構造が同じであるが、同じゲートまたは語線電位に対し
て各々が発生する基準電流は異なる。センス増幅器30の
線路42に現れる電位は、基準電流に帰因するが、語線12
に載っているゲート電位、基準セルのしきい電位、およ
び側負荷抵抗21の一要因である。二つの基準セルにより
発生される基準電流の差は、そのしきい電圧の差による
ものである。上に言及したように、消去および書込み確
認セルのしきい電圧は、それぞれフラッシュＥＰＲＯＭ
セルに対する消去分布の最高点および書込み分布の最低
点に設定されている。読出し動作の性能は、図５に示す
ように有効検知窓（すなわち、利用可能信号）によって
決まる。これは、消去分布の最高 Ｖt（Ｖt1a、max）、
書込み分布の最低 Ｖt（Ｖt1a、min）、およびセンスア
ンプ比率（ＳＡＲ）によって決まる。
構造が同じであるが、同じゲートまたは語線電位に対し
て各々が発生する基準電流は異なる。センス増幅器30の
線路42に現れる電位は、基準電流に帰因するが、語線12
に載っているゲート電位、基準セルのしきい電位、およ
び側負荷抵抗21の一要因である。二つの基準セルにより
発生される基準電流の差は、そのしきい電圧の差による
ものである。上に言及したように、消去および書込み確
認セルのしきい電圧は、それぞれフラッシュＥＰＲＯＭ
セルに対する消去分布の最高点および書込み分布の最低
点に設定されている。読出し動作の性能は、図５に示す
ように有効検知窓（すなわち、利用可能信号）によって
決まる。これは、消去分布の最高 Ｖt（Ｖt1a、max）、
書込み分布の最低 Ｖt（Ｖt1a、min）、およびセンスア
ンプ比率（ＳＡＲ）によって決まる。
【００３３】基準セルのしきい電位を設定する望ましい
方法は、最初に基準セルをＵＶでまたは電気的に消去す
ることである。次いで基準セルのトランジスタにゲート
電圧およびドレイン電圧の制御により所要しきい電圧ま
で書込む。基準セルのしきい電圧を設定する別の方法
は、アナログトリミングであり、これにより基準セルの
トランジスタは所要しきい電圧レベルより上の一定のレ
ベルまで書込まれ、次いで消去されてその値を達成す
る。たとえば、しきい電圧が 5.7ボルトの書込み確認基
準セルを作るには、基準トランジスタに最初 5.7ボルト
より高いレベルまで書込まなければならない。基準セル
に書込むには、高電圧（たとえば、12Ｖ）をトランジス
タの制御ゲートに印加し、低電圧（たとえば、７Ｖ）を
ドレイン領域に印加し、ソース領域を接地する。これら
の状態のもとで、浮動ゲートを負に帯電させる。一旦浮
動ゲート上の電荷によりしきい電圧が 5.7ボルトより大
きくなると、書込みを停止する。次にドレイン領域を浮
かし、制御ゲートを接地し、高電圧をソース領域に印加
する。これらの条件下で、電荷は浮動ゲートから突抜け
て消去が行われる。書込み確認セルのしきい電圧は 5.7
ボルトの電圧にまで消去される。それ故、しきい電圧を
有するトランジスタ基準装置が作られる。消去確認基準
セルは同じようにして作ることができる。
方法は、最初に基準セルをＵＶでまたは電気的に消去す
ることである。次いで基準セルのトランジスタにゲート
電圧およびドレイン電圧の制御により所要しきい電圧ま
で書込む。基準セルのしきい電圧を設定する別の方法
は、アナログトリミングであり、これにより基準セルの
トランジスタは所要しきい電圧レベルより上の一定のレ
ベルまで書込まれ、次いで消去されてその値を達成す
る。たとえば、しきい電圧が 5.7ボルトの書込み確認基
準セルを作るには、基準トランジスタに最初 5.7ボルト
より高いレベルまで書込まなければならない。基準セル
に書込むには、高電圧（たとえば、12Ｖ）をトランジス
タの制御ゲートに印加し、低電圧（たとえば、７Ｖ）を
ドレイン領域に印加し、ソース領域を接地する。これら
の状態のもとで、浮動ゲートを負に帯電させる。一旦浮
動ゲート上の電荷によりしきい電圧が 5.7ボルトより大
きくなると、書込みを停止する。次にドレイン領域を浮
かし、制御ゲートを接地し、高電圧をソース領域に印加
する。これらの条件下で、電荷は浮動ゲートから突抜け
て消去が行われる。書込み確認セルのしきい電圧は 5.7
ボルトの電圧にまで消去される。それ故、しきい電圧を
有するトランジスタ基準装置が作られる。消去確認基準
セルは同じようにして作ることができる。
【００３４】図４を参照して、今度はアレイ内のセルが
書込まれており、書込みが完了していることを確認する
ことが必要であると仮定する。記憶装置10のような記憶
セルを、通常のデコーダ論理を用いて選択する。このプ
ロセルにより語線12に電位が載り、語線12はその電位を
記憶装置10のゲートに載せる。記憶装置に載っているゲ
ート電位により、ゲート電位が記憶セル10のしきい電圧
（Ｖt1a） より大きいとき、記憶セル10が導通する。方
程式（１）により上に示したように、この電流は記憶セ
ル10のゲート電位およびしきい電圧に関係している。記
憶セル電流は、抵抗11と関連して、センス増幅器30の入
力の一つから線路41に載る電位を発生する。同時に、語
線12の上のゲート電位が基準装置のゲートに現れる。書
込み確認基準セル20bは、基準セル20bからの書込み確認
基準電流を伝える。通常デコーダ論理はスイッチ43を制
御してセンス増幅器30が基準電流を受けることができる
ようにする。基準電流は、抵抗性素子21と関連して、セ
ンス増幅器30の入力点で線路42の上に別の電位を発生す
る。センス増幅器30は次に記憶セル電流を書込み確認基
準電流と比較する。記憶装置10および基準セル 20bの双
方のゲート電位が同じである場合、 書込み確認基準セ
ル20bのしきい電圧が記憶装置10のしきい電圧より小さ
いと、記憶セル10は書込み確認基準セル20bより少ない
電流を引出す。この場合には、記憶装置10の書込みが確
認され、 センス増幅器30はＳＡout信号を発生する。
書込まれており、書込みが完了していることを確認する
ことが必要であると仮定する。記憶装置10のような記憶
セルを、通常のデコーダ論理を用いて選択する。このプ
ロセルにより語線12に電位が載り、語線12はその電位を
記憶装置10のゲートに載せる。記憶装置に載っているゲ
ート電位により、ゲート電位が記憶セル10のしきい電圧
（Ｖt1a） より大きいとき、記憶セル10が導通する。方
程式（１）により上に示したように、この電流は記憶セ
ル10のゲート電位およびしきい電圧に関係している。記
憶セル電流は、抵抗11と関連して、センス増幅器30の入
力の一つから線路41に載る電位を発生する。同時に、語
線12の上のゲート電位が基準装置のゲートに現れる。書
込み確認基準セル20bは、基準セル20bからの書込み確認
基準電流を伝える。通常デコーダ論理はスイッチ43を制
御してセンス増幅器30が基準電流を受けることができる
ようにする。基準電流は、抵抗性素子21と関連して、セ
ンス増幅器30の入力点で線路42の上に別の電位を発生す
る。センス増幅器30は次に記憶セル電流を書込み確認基
準電流と比較する。記憶装置10および基準セル 20bの双
方のゲート電位が同じである場合、 書込み確認基準セ
ル20bのしきい電圧が記憶装置10のしきい電圧より小さ
いと、記憶セル10は書込み確認基準セル20bより少ない
電流を引出す。この場合には、記憶装置10の書込みが確
認され、 センス増幅器30はＳＡout信号を発生する。
【００３５】今度はアレイ内のセルが消去されており、
消去が完了したことを確認する必要があると仮定する。
通常のデコーダ論理を用いて、記憶装置10のような記憶
セルを選択する。このプロセスにより電位が語線12に載
り、語線12はこの電位を記憶装置10のゲートに載せる。
記憶装置10に載っているゲート電位により、ゲート電位
や記憶セル10のしきい電圧より大きいとき記憶セル10が
導通する。上に方程式（１）により示したように、この
電流は記憶セル10のゲート電位およびしきい電圧（Ｖt1
a） に関係している。記憶セル電流は、抵抗11と関連し
て、センス増幅器30の入力の一つから線路41の上に電位
を発生する。同時に、語線12に載っているゲート電位が
基準装置に現れる。消去確認基準セル 20aは消去確認基
準電流を伝える。通常デコーダ論理は、スイッチ43を制
御してセンス増幅器30が基準セル20aからの基準電流を
受けることができるようにする。基準電流は、抵抗性素
子21と関連して、センス増幅器30の入力点で線路42の上
に別の電位を発生する。センス増幅器30は次に、記憶セ
ル電流を消去確認基準電流と比較する。記憶装置10およ
び基準セル20bの双方のゲート電位が同じである場合、
消去確認基準セル20aのしきい電位が記憶装置10のしき
い電位より大きいと、記憶セル10は消去確認基準セル20
aより多い電流を引出す。この場合には、記憶装置10 の
消去が確認され、センス増幅器30はＳＡout信号を発生
する。
消去が完了したことを確認する必要があると仮定する。
通常のデコーダ論理を用いて、記憶装置10のような記憶
セルを選択する。このプロセスにより電位が語線12に載
り、語線12はこの電位を記憶装置10のゲートに載せる。
記憶装置10に載っているゲート電位により、ゲート電位
や記憶セル10のしきい電圧より大きいとき記憶セル10が
導通する。上に方程式（１）により示したように、この
電流は記憶セル10のゲート電位およびしきい電圧（Ｖt1
a） に関係している。記憶セル電流は、抵抗11と関連し
て、センス増幅器30の入力の一つから線路41の上に電位
を発生する。同時に、語線12に載っているゲート電位が
基準装置に現れる。消去確認基準セル 20aは消去確認基
準電流を伝える。通常デコーダ論理は、スイッチ43を制
御してセンス増幅器30が基準セル20aからの基準電流を
受けることができるようにする。基準電流は、抵抗性素
子21と関連して、センス増幅器30の入力点で線路42の上
に別の電位を発生する。センス増幅器30は次に、記憶セ
ル電流を消去確認基準電流と比較する。記憶装置10およ
び基準セル20bの双方のゲート電位が同じである場合、
消去確認基準セル20aのしきい電位が記憶装置10のしき
い電位より大きいと、記憶セル10は消去確認基準セル20
aより多い電流を引出す。この場合には、記憶装置10 の
消去が確認され、センス増幅器30はＳＡout信号を発生
する。
【００３６】読出し動作は、消去確認および書込み確認
の動作と同じように行われ、この場合、 20cのような読
出し基準セルを利用する。ゲート電圧がアレイおよび基
準セルのしきい電圧のすべてより高ければ、ゲート電圧
の値に関係なく、読出し基準セル 20cのしきい電位が記
憶装置10のしきい電位より大きければ、読出し動作を行
うことができる。
の動作と同じように行われ、この場合、 20cのような読
出し基準セルを利用する。ゲート電圧がアレイおよび基
準セルのしきい電圧のすべてより高ければ、ゲート電圧
の値に関係なく、読出し基準セル 20cのしきい電位が記
憶装置10のしきい電位より大きければ、読出し動作を行
うことができる。
【００３７】調節可能単一セル基準セルを読出し動作を
行うのに使用することができるとしても、現在のところ
好適な実施例では、二重セル読出し基準構成を利用して
いる。図６に示すが、二重セル読出し基準機構は、二つ
の基準セル、20gおよび20h、を２：１のセンス増幅器比
率（ＳＡＲ）でセンス増幅器30になるように並列に結合
することから構成される。基準セル20gおよび20hは、そ
れぞれ書込み確認および消去確認基準セルとすることが
できる。基準セル20gおよび20hは、書込み確認基準セル
および単一読出し基準セルから構成することもでき、こ
れらセルは共に読出し基準セルを作る。結合の効果は、
二つの基準セル20gおよび20hからの電流の和を因数２
（ＳＡＲ）で割ったものである基準電流を発生すること
である。二重セル基準機構に帰因する電圧分布の図を図
７に示す。曲線Ａは３：１のＳＡＲを有する基準列でＵ
Ｖ消去基準を利用する従来技術の機構を示す。曲線Ｂは
上述の単一セル基準機構に対する読出し基準電流を表
す。曲線Ｃは二重セル読出し基準機構に対する基準電流
特性を示す。読出し基準電流の曲線は通常、消去と書込
みとの確認基準電流分布の間にある。
行うのに使用することができるとしても、現在のところ
好適な実施例では、二重セル読出し基準構成を利用して
いる。図６に示すが、二重セル読出し基準機構は、二つ
の基準セル、20gおよび20h、を２：１のセンス増幅器比
率（ＳＡＲ）でセンス増幅器30になるように並列に結合
することから構成される。基準セル20gおよび20hは、そ
れぞれ書込み確認および消去確認基準セルとすることが
できる。基準セル20gおよび20hは、書込み確認基準セル
および単一読出し基準セルから構成することもでき、こ
れらセルは共に読出し基準セルを作る。結合の効果は、
二つの基準セル20gおよび20hからの電流の和を因数２
（ＳＡＲ）で割ったものである基準電流を発生すること
である。二重セル基準機構に帰因する電圧分布の図を図
７に示す。曲線Ａは３：１のＳＡＲを有する基準列でＵ
Ｖ消去基準を利用する従来技術の機構を示す。曲線Ｂは
上述の単一セル基準機構に対する読出し基準電流を表
す。曲線Ｃは二重セル読出し基準機構に対する基準電流
特性を示す。読出し基準電流の曲線は通常、消去と書込
みとの確認基準電流分布の間にある。
【００３８】二重セル基準機構には上述の従来技術の基
準機構に対して長所がある。たとえば、図７に示すよう
に、Ｖccもの高い電圧で消去された書込みセルを読出す
危険が無くなっている。また、単一セル基準機構と同じ
温度およびプロセスを追跡する利益が二重セル基準機構
では広く行われている。単一セル基準機構との一つの差
違は、二重セル基準機構が単一セル基準よりも低い電力
供給（ゲート電圧）で働くということである。
準機構に対して長所がある。たとえば、図７に示すよう
に、Ｖccもの高い電圧で消去された書込みセルを読出す
危険が無くなっている。また、単一セル基準機構と同じ
温度およびプロセスを追跡する利益が二重セル基準機構
では広く行われている。単一セル基準機構との一つの差
違は、二重セル基準機構が単一セル基準よりも低い電力
供給（ゲート電圧）で働くということである。
【００３９】二重セル読出し基準機構には種々な変形が
存在し、その第１を図６に示す。図６で、書込み確認基
準セルおよび読出し基準セル、それぞれ20gおよび20h、
は並列に結合されている。スイッチ43を使用して、その
制御によりセンス増幅器30が見る基準電流が調整され
る。他の実施例は、基準列の配列を維持することであ
り、これでは列内の基準セルは消去確認基準セルであ
る。スイッチを介してこの消去確認基準セルに結合され
て、書込み確認基準として働くことができるかまたはス
イッチにより消去確認基準に結合されたとき、二重セル
読出し基準セルとして働くことができる書込み確認基準
セルがあることになる。別の方法は、書込みおよび消去
の確認基準セルを並列に結合するが、一方または他方に
出力読出し基準電流に大きい負荷を与えることである。
この場合には、読出し基準の最適速度が各基準セルが持
つべき負荷（すなわち、先に説明した現在のところ好適
な実施例では各々について0.5以外）を指示する。最後
に、４セル基準機構も可能である。この場合には、二つ
の基準セルが消去確認基準セルおよび書込み確認基準セ
ルとしてそのそれぞれの役割を果すが、他の二つは組み
合わされて二重セル読出し基準セルを形成する。結局、
使用する変形案は、どの変形案が読出し動作に対して最
大速度を発生するかによって決まる。
存在し、その第１を図６に示す。図６で、書込み確認基
準セルおよび読出し基準セル、それぞれ20gおよび20h、
は並列に結合されている。スイッチ43を使用して、その
制御によりセンス増幅器30が見る基準電流が調整され
る。他の実施例は、基準列の配列を維持することであ
り、これでは列内の基準セルは消去確認基準セルであ
る。スイッチを介してこの消去確認基準セルに結合され
て、書込み確認基準として働くことができるかまたはス
イッチにより消去確認基準に結合されたとき、二重セル
読出し基準セルとして働くことができる書込み確認基準
セルがあることになる。別の方法は、書込みおよび消去
の確認基準セルを並列に結合するが、一方または他方に
出力読出し基準電流に大きい負荷を与えることである。
この場合には、読出し基準の最適速度が各基準セルが持
つべき負荷（すなわち、先に説明した現在のところ好適
な実施例では各々について0.5以外）を指示する。最後
に、４セル基準機構も可能である。この場合には、二つ
の基準セルが消去確認基準セルおよび書込み確認基準セ
ルとしてそのそれぞれの役割を果すが、他の二つは組み
合わされて二重セル読出し基準セルを形成する。結局、
使用する変形案は、どの変形案が読出し動作に対して最
大速度を発生するかによって決まる。
【００４０】
【発明の効果】以上説明したとおり、フラッシュＥＰＲ
ＯＭにおいて消去および書込みを確認するための、温度
変化およびゲート電圧に実質上無関係な電圧を発生する
回路が提供される。
ＯＭにおいて消去および書込みを確認するための、温度
変化およびゲート電圧に実質上無関係な電圧を発生する
回路が提供される。
【図１】典型的な従来技術のＥＰＲＯＭセルの消去確認
範囲の図である。
範囲の図である。
【図２】典型的な従来技術のＥＰＲＯＭセルの書込み確
認範囲の図である。
認範囲の図である。
【図３】従来技術の回路の簡略回路図である。
【図４】本発明の、確認動作中の概略回路図である。
【図５】書込みおよび消去の確認動作に対する典型的な
電圧分布の図である。
電圧分布の図である。
【図６】二重セル読出し基準機構の回路概要である。
【図７】二重セル読出し基準機構に対する電圧分布の図
である。
である。
10 記憶セル
12a,12b 語線
20.20a,20b, 20c, 20g, 20h 基準セル
30 センス増幅器
43, 44 スイッチ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ニール・アール・ミールク
アメリカ合衆国 94022 カリフォルニ
ア州・ロス アルトス ヒルズ・ラ ロ
ーマ ドライブ・25026
(72)発明者 ブラニスラブ・ヴァジック
アメリカ合衆国 95032 カリフォルニ
ア州・ロス ガトス・サウス ケネディ
ロード・16505
(56)参考文献 特開 昭63−133399（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/115
H01L 21/8247
H01L 29/788
H01L 29/792
Claims (9)
- 【請求項１】 シリコン基板上に作られ且つ、浮動ゲー
トをそれぞれ有している複数の記憶セルを備えていて、
前記浮動ゲートの各々が複数の語線の１つに結合されて
いる電気的消去可能電気的書込み可能読出専用記憶装置
（ＥＥＰＲＯＭ）アレイにおいて、前記複数の記憶セル
の１つのセルの状態を確認する確認回路であって、 前記シリコン基板に組込まれた第１の基準電流を発生す
る第１の回路手段にして、前記１つのセルの語線に結合
され、第１の所定レベルに設定された第１の閾値電位を
有している第１の回路手段を備え、前記第１の閾値電位
より大きい第１のゲート電位が当該語線に加えられる
と、その第１の回路手段から前記第１の基準電流が生
じ、前記１つのセルから記憶セル電流が生じるよう構成
されており、 前記シリコン基板に組込まれた第２の基準電流を発生す
る第２の回路手段にして、前記１つのセルの語線に結合
され、前記第１の所定レベルとは異なる第２の所定レベ
ルに設定された第２の閾値電位を有している第２の回路
手段を備え、前記第２の閾値電位より大きい第２のゲー
ト電位が当該語線に加えられると、その第２の回路手段
から前記第２の基準電流が生じ、前記１つのセルから記
憶セル電流が生じるよう構成されており、 前記１つの記憶セルに結合され且つ、前記第１の基準電
流および前記第２の基準電流に応動する検知手段にし
て、前記第１の基準電流を前記記憶セル電流と比較して
前記記憶セル電流が前記第１の基準電流よりも小さい場
合に書込み状態と確認し、前記第２の基準電流を前記記
憶セル電流と比較して前記記憶セル電流が前記第２の基
準電流よりも大きい場合に消去状態と確認する検知手段
を備えていることを特徴とする確認回路。 - 【請求項２】 シリコン基板上に作られ且つ、浮動ゲー
トをそれぞれ有している複数の記憶セルを備えていて、
前記浮動ゲートの各々が複数の語線の１つに結合されて
いる電気的消去可能電気的書込み可能読出専用記憶装置
（ＥＥＰＲＯＭ）アレイにおいて、前記複数の記憶セル
の１つのセルの状態を確認する確認回路であって、 前記シリコン基板に組込まれた第１の基準電流を発生す
る第１の回路手段にして、前記１つのセルの語線に結合
され、第１の所定レベルに設定された第１の閾値電位を
有している第１の回路手段を備え、前記第１の閾値電位
より大きい第１のゲート電位が当該語線に加えられる
と、その第１の回路手段から前記第１の基準電流が生
じ、前記１つのセルから記憶セル電流が生じるよう構成
されており、 前記シリコン基板に組込まれた第２の基準電流を発生す
る第２の回路手段にして、前記１つのセルの語線に結合
され、前記第１の所定レベルとは異なる第２の所定レベ
ルに設定された第２の閾値電位を有している第２の回路
手段を備え、前記第２の閾値電位より大きい第２のゲー
ト電位が当該語線に加えられると、その第２の回路手段
から前記第２の基準電流が生じ、前記１つのセルから記
憶セル電流が生じるよう構成されており、 前記１つの記憶セルに結合され且つ、前記第１又は第２
の基準電流に応動する検知手段にして、前記第１の基準
電流および前記第２の基準電流を前記記憶セル電流と比
較する検知手段を備え、 前記シリコン基板に組込まれ且つ、前記検知手段と前記
第１の回路手段および前記第２の回路手段に結合された
スイッチ手段にして、前記検知手段が前記１つのセルの
消去状態を確認したときは、前記第１の回路手段を前記
検知手段から切り離して前記第２の回路手段を前記検知
手段に結合し、前記検知手段が前記１つのセルの書込み
状態を確認したときは、前記第２の回路手段を前記検知
手段から切り離して前記第１の回路手段を前記検知手段
に結合するスイッチ手段を備え、前記検知手段は、前記
記憶セル電流が前記第１の基準電流よりも小さい場合に
書込み状態と確認し、前記記憶セル電流が前記第２の基
準電流よりも大きい場合に消去状態と確認するものであ
る、ことを特徴とする確認回路。 - 【請求項３】 シリコン基板上に作られ且つ、浮動ゲー
トおよび抵抗性手段をそれぞれ有している複数の記憶セ
ルを備えていて、前記浮動ゲートの各々が複数の語線の
１つに結合されている電気的消去可能電気的書込み可能
読出専用記憶装置（ＥＥＰＲＯＭ）アレイにおいて、前
記複数の記憶セルの１つのセルの状態を確認する確認回
路であって、 前記シリコン基板に組込まれた第１の基準電流を発生す
る第１の回路手段にして、前記１つのセルとほぼ同じ大
きさおよび構造の第１のトランジスタを含み、前記第１
のトランジスタは第１の所定レベルに設定された第１の
閾値電位を有し、前記第１のトランジスタのゲートは前
記１つのセルの語線に結合されていて、前記第１の閾値
電位より大きいゲート電位が当該語線に加えられると、
前記第１のトランジスタから前記第１の基準電流が生
じ、前記１つのセルから記憶セル電流が生じるよう構成
されている、第１の回路手段を備え、 前記シリコン基板に組込まれた第２の基準電流を発生す
る第２の回路手段にして、前記１つのセルとほぼ同じ大
きさおよび構造の第２のトランジスタを含み、前記第２
のトランジスタは第２の所定レベルに設定された第２の
閾値電位を有し、前記第２のトランジスタのゲートは前
記１つのセルの語線に結合されていて、前記第２の閾値
電位より大きいゲート電位が当該語線に加えられると、
前記第２のトランジスタから前記第２の基準電流が生
じ、前記１つのセルから記憶セル電流が生じるよう構成
されている、第２の回路手段を備え、 前記シリコン基板に組込まれた第３の基準電流を発生す
る第３の回路手段にして、前記１つのセルとほぼ同じ大
きさおよび構造の第３のトランジスタを含み、前記第３
のトランジスタは第３の所定レベルに設定された第３の
閾値電位を有し、前記第３のトランジスタのゲートは前
記１つのセルの語線に結合されていて、前記第３の閾値
電位より大きいゲート電位が当該語線に加えられると、
前記第３のトランジスタから前記第３の基準電流が生
じ、前記１つのセルから記憶セル電流が生じるよう構成
されている、第３の回路手段を備え、 前記１つの記憶セルに結合され且つ、前記第１，前記第
２，前記第３のトランジスタのドレインに結合され、前
記第１，前記第２，前記第３の基準電流に応動して、前
記第１，前記第２または前記第３の基準電流を前記記憶
セル電流と比較する検知手段を備え、 前記シリコン基板に組込まれていて、前記検知手段が前
記１つのセルの書込み状態を確認したときは、前記第２
および前記第３の回路手段を前記検出手段から切り離
し、前記検知手段が前記１つのセルの消去状態を確認し
たときは、前記第１および前記第３の回路手段を前記検
出手段から切り離し、前記検知手段が前記１つのセルの
読出しを行うときは、前記第１および前記第２の回路手
段を前記検出手段から切り離すスイッチ手段を備え、 前記記憶セル電流が、前記第１の基準電流より小さいと
き、前記第２の基準電流より大きいとき、または、前記
第３の基準電流より小さいときに、書込み状態の確認、
消去状態の確認、または、読出しを、前記検知手段が行
うことを特徴とする確認回路。 - 【請求項４】 シリコン基板上に作られ且つ、浮動ゲー
トおよびセル抵抗性手段をそれぞれ有している複数の記
憶セルを備えていて、前記浮動ゲートの各々が複数の語
線の１つに結合されている電気的消去可能電気的書込み
可能読出専用記憶装置（ＥＥＰＲＯＭ）アレイにおい
て、前記複数の記憶セルの１つのセルの状態を確認する
確認回路であって、 前記シリコン基板に組込まれた第１の基準電流を発生す
る第１の回路手段にして、前記１つのセルおよび前記セ
ル抵抗性手段とほぼ同じ大きさおよび構造をそれぞれ有
している第１のトランジスタおよび第１の抵抗性手段を
含み、前記第１のトランジスタは第１の所定レベルに設
定された第１の閾値電位を有し、前記第１のトランジス
タのゲートは前記１つのセルの語線に結合されていて、
前記第１の閾値電位より大きいゲート電位が当該語線に
加えられると、前記第１のトランジスタから前記第１の
基準電流が生じ、前記１つのセルから記憶セル電流が生
じるよう構成されている、第１の回路手段を備え、 前記シリコン基板に組込まれた第２の基準電流を発生す
る第２の回路手段にして、前記１つのセルおよび前記セ
ル抵抗性手段とほぼ同じ大きさおよび構造をそれぞれ有
している第２のトランジスタおよび前記第１の抵抗性手
段を含み、前記第２のトランジスタは第２の所定レベル
に設定された第２の閾値電位を有し、前記第２のトラン
ジスタのゲートは前記１つのセルの語線に結合されてい
て、前記第２の閾値電位より大きいゲート電位が当該語
線に加えられると、前記第２のトランジスタから前記第
２の基準電流が生じ、前記１つのセルから記憶セル電流
が生じるよう構成されている、第２の回路手段を備え、 前記シリコン基板に組込まれた第３の基準電流を発生す
る第３の回路手段にして、前記１つのセルおよび前記セ
ル抵抗性手段とほぼ同じ大きさおよび構造をそれぞれ有
している第３のトランジスタおよび前記第１の抵抗性手
段を含み、前記第３のトランジスタは第３の所定レベル
に設定された第３の閾値電位を有し、前記第３のトラン
ジスタのゲートは前記１つのセルの語線に結合されてい
て、前記第３の閾値電位より大きいゲート電位が当該語
線に加えられると、前記第３のトランジスタから前記第
３の基準電流が生じ、前記１つのセルから記憶セル電流
が生じるよう構成されている、第３の回路手段を備え、 前記１つの記憶セルに結合され且つ、前記第１，前記第
２，前記第３のトランジスタのドレインに結合され、前
記第１，前記第２，前記第３の基準電流に応動して、前
記第１，前記第２または前記第３の基準電流を前記記憶
セル電流と比較する検知手段を備え、 前記シリコン基板に組込まれていて、前記検知手段が前
記１つのセルの書込み状態を確認したときは、前記第２
および前記第３の回路手段を前記検出手段から切り離
し、前記検知手段が前記１つのセルの消去状態を確認し
たときは、前記第１および前記第３の回路手段を前記検
出手段から切り離し、前記検知手段が前記１つのセルの
読出しを行うときは、前記第１および前記第２の回路手
段を前記検出手段から切り離すスイッチ手段を備え、前
記記憶セル電流が、前記第１の基準電流より小さいと
き、前記第２の基準電流より大きいとき、または、前記
第３の基準電流より小さいときに、書込み状態の確認、
消去状態の確認、または、読出しを、前記検知手段が行
える、ことを特徴とする確認回路。 - 【請求項５】 シリコン基板上に作られ且つ、浮動ゲー
トおよびセル抵抗性手段をそれぞれ有している複数の記
憶セルを備えていて、前記浮動ゲートの各々が複数の語
線の１つに結合されている電気的消去可能電気的書込み
可能読出専用記憶装置（ＥＥＰＲＯＭ）アレイにおい
て、前記複数の記憶セルの１つのセルの状態を確認する
確認回路であって、 前記シリコン基板に組込まれた第１の基準電流を発生す
る第１の回路手段にして、前記１つのセルおよび前記セ
ル抵抗性手段とほぼ同じ大きさおよび構造をそれぞれ有
している第１のトランジスタおよび第１の抵抗性手段を
含み、前記第１のトランジスタは第１の所定レベルに設
定された第１の閾値電位を有し、前記第１のトランジス
タのゲートは前記１つのセルの語線に結合されていて、
前記第１の閾値電位より大きいゲート電位が当該語線に
加えられると、前記第１のトランジスタから前記第１の
基準電流が生じ、前記１つのセルから記憶セル電流が生
じるよう構成されている、第１の回路手段を備え、 前記シリコン基板に組込まれた第２の基準電流を発生す
る第２の回路手段にして、前記１つのセルおよび前記セ
ル抵抗性手段とほぼ同じ大きさおよび構造をそれぞれ有
している第２のトランジスタおよび前記第１の抵抗性手
段を含み、前記第２のトランジスタは第２の所定レベル
に設定された第２の閾値電位を有し、前記第２のトラン
ジスタのゲートは前記１つのセルの語線に結合されてい
て、前記第２の閾値電位より大きいゲート電位が当該語
線に加えられると、前記第２のトランジスタから前記第
２の基準電流が生じ、前記１つのセルから記憶セル電流
が生じるよう構成されている、第２の回路手段を備え、 前記第１および第２の回路手段は、前記第２の回路手段
が前記第１の回路手段と並列に結合されている場合に、
前記ゲート電位が加えられると、第１の基準電流と第２
の基準電流は同時に生じ、これらの第１及び第２の基準
電流の組み合わせが第３の基準電流となるよう構成さ
れ、 前記１つの記憶セルに結合され且つ、前記第１および前
記第２のトランジスタのドレインに結合され、前記第
１，前記第２，前記第３の基準電流に応動して、前記第
１，前記第２または前記第３の基準電流を前記記憶セル
電流と比較する検知手段を備え、 前記シリコン基板に組込まれていて、前記検知手段が前
記１つのセルの書込み状態を確認したときは、前記第１
の回路手段を前記検出手段に結合し且つ前記第２の回路
手段を前記検出手段から切離し、前記検知手段が前記１
つのセルの消去状態を確認したときは、前記第１の回路
手段を前記検出手段から切離し且つ前記第２の回路手段
を前記検出手段に結合し、前記１つのセルの読出しを行
うためには前記第１および前記第２の回路手段を並列に
前記検出手段に結合するスイッチ手段を備え、前記記憶
セル電流が、前記第１の基準電流より小さいとき、前記
第２の基準電流より大きいとき、または、前記第３の基
準電流より小さいときに、書込み状態の確認、消去状態
の確認、または、読出しを、前記検知手段が行えるよう
にされている、ことを特徴とする確認回路。 - 【請求項６】 シリコン基板上に作られ且つ、浮動ゲー
トをそれぞれ有している複数の記憶セルを備えていて、
前記浮動ゲートの各々が複数の語線の１つに結合されて
いる電気的消去可能電気的書込み可能読出専用記憶装置
（ＥＥＰＲＯＭ）アレイにおいて、前記複数の記憶セル
の１つのセルの状態を確認する確認方法であって、 前記１つのセルの選択を行い、それによって、当該１つ
のセルに付随の語線に第１の電位が加えられて記憶セル
電流が生じさせられる、選択のステップを備え、 所定のレベルに調整された第１の閾値電位を有する第１
の基準装置のゲートに、前記第１の電位を加えることに
よって、第１の基準電流を発生させるステップを備え、 前記記憶セル電流を前記第１の基準電流と比較するステ
ップを備え、 前記記憶セル電流が前記第１の基準電流より小さいとき
に当該１つのセルの書込み状態の確認をするステップを
備え、 前記第１の閾値電位とは異なる所定のレベルに調整され
た第２の閾値電位を有する第２の基準装置のゲートに、
前記第１の電位を加えることによって、第２の基準電流
を発生させるステップを備え、 前記記憶セル電流を前記第２の基準電流と比較するステ
ップを備え、 前記記憶セル電流が前記第２の基準電流より大きいとき
に当該１つのセルの消去状態の確認をするステップを備
えることを特徴とする確認方法。 - 【請求項７】 シリコン基板上に作られ且つ、浮動ゲー
トをそれぞれ有している複数の記憶セルを備えていて、
前記浮動ゲートの各々が複数の語線の１つに結合されて
いる電気的消去可能電気的書込み可能読出専用記憶装置
（ＥＥＰＲＯＭ）アレイにおいて、前記複数の記憶セル
の１つのセルの状態を確認する確認回路であって、 前記シリコン基板に組込まれた第１の基準電流を発生す
る第１のトランジスタにして、前記１つのセルの語線に
結合され、第１の所定レベルに設定された第１の閾値電
位を有している第１のトランジスタを備え、前記第１の
閾値電位より大きい第１のゲート電位が当該語線に加え
られると、その第１のトランジスタから前記第１の基準
電流が生じ、前記１つのセルから記憶セル電流が生じる
よう構成されており、 前記シリコン基板に組込まれた第２の基準電流を発生す
る第２のトランジスタにして、前記１つのセルの語線に
結合され、前記第１の所定レベルとは異なる第２の所定
レベルに設定された第２の閾値電位を有している第２の
トランジスタを備え、前記第２の閾値電位より大きい第
２のゲート電位が当該語線に加えられると、その第２の
トランジスタから前記第２の基準電流が生じ、前記１つ
のセルから記憶セル電流が生じるよう構成されており、 前記１つのセルに結合され、前記第１の基準電流および
前記第２の基準電流に応動するセンス増幅器にして、前
記第１の基準電流を前記記憶セル電流と比較して前記記
憶セル電流が前記第１の基準電流よりも小さい場合に書
込み状態と確認し、前記第２の基準電流を前記記憶セル
電流と比較して前記記憶セル電流が前記第２の基準電流
よりも大きい場合に消去状態と確認するセンス増幅器を
備えていることを特徴とする確認回路。 - 【請求項８】 シリコン基板上に作られ且つ、浮動ゲー
トをそれぞれ有している複数の記憶セルを備えていて、
前記浮動ゲートの各々が複数の語線の１つに結合されて
いる電気的消去可能電気的書込み可能読出専用記憶装置
（ＥＥＰＲＯＭ）アレイにおいて、前記複数の記憶セル
の１つのセルの状態を確認する確認回路であって、 前記シリコン基板に組込まれた第１の基準電流を発生す
る第１のトランジスタにして、前記１つのセルの語線に
結合され、第１の所定レベルに設定された第１の閾値電
位を有している第１のトランジスタを備え、前記第１の
閾値電位より大きい第１のゲート電位が当該語線に加え
られると、その第１のトランジスタから前記第１の基準
電流が生じ、前記１つのセルから記憶セル電流が生じる
よう構成されており、 前記シリコン基板に組込まれた第２の基準電流を発生す
る第２のトランジスタにして、前記１つのセルの語線に
結合され、前記第１の所定レベルとは異なる第２の所定
レベルに設定された第２の閾値電位を有している第２の
トランジスタを備え、前記第２の閾値電位より大きい第
２のゲート電位が当該語線に加えられると、その第２の
トランジスタから前記第２の基準電流が生じ、前記１つ
のセルから記憶セル電流が生じるよう構成されており、 前記シリコン基板に組込まれた第３の基準電流を発生す
る第３のトランジスタにして、前記１つのセルの語線に
結合され、前記第１および第２の所定レベルとは異なる
第３の所定レベルに設定された第３の閾値電位を有して
いる第３のトランジスタを備え、前記第３の閾値電位よ
り大きい第３のゲート電位が当該語線に加えられると、
その第３のトランジスタから前記第３の基準電流が生
じ、前記１つのセルから記憶セル電流が生じるよう構成
されており、 前記１つのセルに結合され、前記第１，第２，第３の基
準電流を受けるよう結合されているセンス増幅器にし
て、前記第１，第２，第３の基準電流を前記記憶セル電
流と比較し、前記第１，第２，第３の基準電流に応じて
前記１つのセルが、第１の状態，第２の状態，第３の状
態の何れにあるかについての決定をするセンス増幅器を
備え、 前記シリコン基板に組込まれたスイッチにして、前記第
２および第３のトランジスタを前記検出手段から切離し
て前記検知手段が前記１つのセルの第１の状態にあるか
否かを決定し、前記第１および第３のトランジスタを前
記検出手段から切離して前記検知手段が前記１つのセル
の第２の状態にあるか否かを決定し、前記第１および第
２のトランジスタを前記検出手段から切離して前記検知
手段が前記１つのセルの第３の状態にあるか否かを決定
するスイッチを備えている、ことを特徴とする確認回
路。 - 【請求項９】 シリコン基板上に作られ且つ、浮動ゲー
トをそれぞれ有している複数の記憶セルを備えていて、
前記浮動ゲートの各々が複数の語線の１つに結合されて
いる電気的消去可能電気的書込み可能読出専用記憶装置
（ＥＥＰＲＯＭ）アレイにおいて、前記複数の記憶セル
の１つのセルの状態を確認する確認回路であって、 前記シリコン基板に組込まれた第１の基準電流を発生す
る第１のトランジスタにして、前記１つのセルの語線に
結合され、第１の閾値電位を有している第１のトランジ
スタを備え、前記第１の閾値電位より大きい第１のゲー
ト電位が当該語線に加えられると、その第１のトランジ
スタから前記第１の基準電流が生じ、前記１つのセルか
ら記憶セル電流が生じるよう構成されており、 前記シリコン基板に組込まれた第２の基準電流を発生す
る第２のトランジスタにして、前記１つのセルの語線に
結合され、前記第１の閾値電池とは異なる第２の閾値電
位を有している第２のトランジスタを備え、前記第２の
閾値電位より大きい第２のゲート電位が当該語線に加え
られると、その第２のトランジスタから前記第２の基準
電流が生じ、前記１つのセルから記憶セル電流が生じる
よう構成されており、 前記シリコン基板に組込まれて前記１つのセルに結合さ
れ且つ前記第１および前記第２のトランジスタに結合さ
れ、前記第１のトランジスタをノードから切り離し前記
第２のトランジスタを前記ノードに結合して前記１つの
セルの消去状態を確認し、前記第２のトランジスタを前
記ノードから切り離し前記第１のトランジスタを前記ノ
ードに結合して前記１つのセルの書込み状態を確認する
スイッチを備えていることを特徴とする確認回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US62014990A | 1990-11-30 | 1990-11-30 | |
| US620,149 | 1990-11-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629494A JPH0629494A (ja) | 1994-02-04 |
| JP3454520B2 true JP3454520B2 (ja) | 2003-10-06 |
Family
ID=24484796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33941691A Expired - Fee Related JP3454520B2 (ja) | 1990-11-30 | 1991-11-29 | フラッシュ記憶装置の書込み状態を確認する回路及びその方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5386388A (ja) |
| JP (1) | JP3454520B2 (ja) |
Families Citing this family (80)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5268319A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
| US5268870A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Flash EEPROM system and intelligent programming and erasing methods therefor |
| US7190617B1 (en) * | 1989-04-13 | 2007-03-13 | Sandisk Corporation | Flash EEprom system |
| US5218569A (en) * | 1991-02-08 | 1993-06-08 | Banks Gerald J | Electrically alterable non-volatile memory with n-bits per memory cell |
| US5386132A (en) * | 1992-11-02 | 1995-01-31 | Wong; Chun C. D. | Multimedia storage system with highly compact memory device |
| EP0631382B1 (de) * | 1993-06-25 | 2001-05-09 | Siemens Aktiengesellschaft | Verfahren zur Optimierung der automatischen Verstärkereinstellung in Funkempfängern |
| US5563823A (en) * | 1993-08-31 | 1996-10-08 | Macronix International Co., Ltd. | Fast FLASH EPROM programming and pre-programming circuit design |
| US5828601A (en) * | 1993-12-01 | 1998-10-27 | Advanced Micro Devices, Inc. | Programmed reference |
| US5608679A (en) * | 1994-06-02 | 1997-03-04 | Intel Corporation | Fast internal reference cell trimming for flash EEPROM memory |
| JP3610621B2 (ja) * | 1994-11-11 | 2005-01-19 | ソニー株式会社 | 不揮発性半導体メモリ装置 |
| US5537358A (en) * | 1994-12-06 | 1996-07-16 | National Semiconductor Corporation | Flash memory having adaptive sensing and method |
| US5600593A (en) * | 1994-12-06 | 1997-02-04 | National Semiconductor Corporation | Apparatus and method for reducing erased threshold voltage distribution in flash memory arrays |
| US5539695A (en) * | 1995-01-23 | 1996-07-23 | Solidas Corporation | Fast access multi-bit random access memory |
| US6353554B1 (en) * | 1995-02-27 | 2002-03-05 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
| US5561631A (en) * | 1995-03-03 | 1996-10-01 | Xilinx, Inc. | High-speed minimal logic self blank checking method for programmable logic device |
| EP0753859B1 (en) * | 1995-07-14 | 2000-01-26 | STMicroelectronics S.r.l. | Method for setting the threshold voltage of a reference memory cell |
| US5568426A (en) * | 1995-07-26 | 1996-10-22 | Micron Quantum Devices, Inc. | Method and apparatus for performing memory cell verification on a nonvolatile memory circuit |
| US5945705A (en) * | 1995-08-01 | 1999-08-31 | Advanced Micro Devices, Inc. | Three-dimensional non-volatile memory |
| US5672524A (en) * | 1995-08-01 | 1997-09-30 | Advanced Micro Devices, Inc. | Three-dimensional complementary field effect transistor process |
| US5629892A (en) * | 1995-10-16 | 1997-05-13 | Advanced Micro Devices, Inc. | Flash EEPROM memory with separate reference array |
| EP0805454A1 (en) * | 1996-04-30 | 1997-11-05 | STMicroelectronics S.r.l. | Sensing circuit for reading and verifying the content of a memory cell |
| DE69630024D1 (de) * | 1996-06-18 | 2003-10-23 | St Microelectronics Srl | Nichtflüchtiger Speicher mit Einzelzellenreferenzsignalgeneratorschaltung zum Auslesen von Speicherzellen |
| EP0814482B1 (en) * | 1996-06-18 | 2003-08-27 | STMicroelectronics S.r.l. | Method and circuit for generating a read reference signal for nonvolatile memory cells |
| KR100223868B1 (ko) * | 1996-07-12 | 1999-10-15 | 구본준 | 비휘발성 메모리를 프로그램하는 방법 |
| US5959891A (en) * | 1996-08-16 | 1999-09-28 | Altera Corporation | Evaluation of memory cell characteristics |
| US5790453A (en) * | 1996-10-24 | 1998-08-04 | Micron Quantum Devices, Inc. | Apparatus and method for reading state of multistate non-volatile memory cells |
| US6078518A (en) * | 1998-02-25 | 2000-06-20 | Micron Technology, Inc. | Apparatus and method for reading state of multistate non-volatile memory cells |
| US5768287A (en) | 1996-10-24 | 1998-06-16 | Micron Quantum Devices, Inc. | Apparatus and method for programming multistate memory device |
| US5764568A (en) * | 1996-10-24 | 1998-06-09 | Micron Quantum Devices, Inc. | Method for performing analog over-program and under-program detection for a multistate memory cell |
| US5771346A (en) | 1996-10-24 | 1998-06-23 | Micron Quantum Devices, Inc. | Apparatus and method for detecting over-programming condition in multistate memory device |
| JPH10261768A (ja) * | 1997-03-18 | 1998-09-29 | Fujitsu Ltd | 半導体集積回路 |
| JPH10326494A (ja) * | 1997-03-24 | 1998-12-08 | Seiko Epson Corp | 半導体記憶装置 |
| JP3001454B2 (ja) * | 1997-04-23 | 2000-01-24 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
| US5805500A (en) * | 1997-06-18 | 1998-09-08 | Sgs-Thomson Microelectronics S.R.L. | Circuit and method for generating a read reference signal for nonvolatile memory cells |
| US6146943A (en) * | 1997-07-09 | 2000-11-14 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating nonvolatile memory device |
| US5949728A (en) * | 1997-12-12 | 1999-09-07 | Scenix Semiconductor, Inc. | High speed, noise immune, single ended sensing scheme for non-volatile memories |
| JP3237610B2 (ja) * | 1998-05-19 | 2001-12-10 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| TW417306B (en) * | 1998-07-17 | 2001-01-01 | Koninkl Philips Electronics Nv | Method of erasing a non-volatile memory |
| JP3366264B2 (ja) * | 1998-09-28 | 2003-01-14 | エヌイーシーマイクロシステム株式会社 | 不揮発性メモリ、メモリ検査方法 |
| US6567302B2 (en) | 1998-12-29 | 2003-05-20 | Micron Technology, Inc. | Method and apparatus for programming multi-state cells in a memory device |
| US6317362B1 (en) * | 1999-07-13 | 2001-11-13 | Sanyo Electric Co., Ltd. | Semiconductor memory device |
| US6538922B1 (en) | 2000-09-27 | 2003-03-25 | Sandisk Corporation | Writable tracking cells |
| US6515906B2 (en) * | 2000-12-28 | 2003-02-04 | Intel Corporation | Method and apparatus for matched-reference sensing architecture for non-volatile memories |
| EP1229553A1 (en) * | 2001-02-05 | 2002-08-07 | STMicroelectronics S.r.l. | Testing method for a reading operation in a non volatile memory |
| US6584017B2 (en) * | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
| US6400608B1 (en) * | 2001-04-25 | 2002-06-04 | Advanced Micro Devices, Inc. | Accurate verify apparatus and method for NOR flash memory cells in the presence of high column leakage |
| US6370061B1 (en) | 2001-06-19 | 2002-04-09 | Advanced Micro Devices, Inc. | Ceiling test mode to characterize the threshold voltage distribution of over programmed memory cells |
| ITMI20011311A1 (it) * | 2001-06-21 | 2002-12-21 | St Microelectronics Srl | Memoria con sistema di lettura differenziale perfezionato |
| US6567330B2 (en) * | 2001-08-17 | 2003-05-20 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| US7057935B2 (en) * | 2001-08-30 | 2006-06-06 | Micron Technology, Inc. | Erase verify for non-volatile memory |
| US6434074B1 (en) * | 2001-09-04 | 2002-08-13 | Lsi Logic Corporation | Sense amplifier imbalance compensation for memory self-timed circuits |
| JP3821066B2 (ja) | 2002-07-04 | 2006-09-13 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
| AU2003272370A1 (en) * | 2002-09-13 | 2004-04-30 | Atmel Corporation | Fast dynamic mirror sense amplifier with separate comparison equalization and evaluation paths |
| ITTO20020798A1 (it) * | 2002-09-13 | 2004-03-14 | Atmel Corp | Amplificatore di rilevamento a specchio a dinamica rapida |
| US7237074B2 (en) * | 2003-06-13 | 2007-06-26 | Sandisk Corporation | Tracking cells for a memory system |
| US7301807B2 (en) | 2003-10-23 | 2007-11-27 | Sandisk Corporation | Writable tracking cells |
| FR2874449B1 (fr) * | 2004-08-17 | 2008-04-04 | Atmel Corp | Circuit de retard de programme auto-adaptatif pour memoires programmables |
| EP1782426B1 (en) * | 2004-08-17 | 2015-10-28 | Atmel Corporation | Self-adaptive program delay circuitry for programmable memories |
| US7417918B1 (en) * | 2004-09-29 | 2008-08-26 | Xilinx, Inc. | Method and apparatus for configuring the operating speed of a programmable logic device through a self-timed reference circuit |
| ITMI20042473A1 (it) * | 2004-12-23 | 2005-03-23 | Atmel Corp | Sistema per l'effettuazione di verifiche rapide durante la configurazione delle celle di riferimento flash |
| ITMI20042538A1 (it) * | 2004-12-29 | 2005-03-29 | Atmel Corp | Metodo e sistema per la riduzione del soft-writing in una memoria flash a livelli multipli |
| US7656710B1 (en) | 2005-07-14 | 2010-02-02 | Sau Ching Wong | Adaptive operations for nonvolatile memories |
| US7447077B2 (en) * | 2005-08-05 | 2008-11-04 | Halo Lsi, Inc. | Referencing scheme for trap memory |
| KR100554024B1 (ko) * | 2005-10-17 | 2006-02-21 | 김종순 | 셰브론형 피엠10 필터여과장치 |
| WO2008024291A2 (en) * | 2006-08-22 | 2008-02-28 | Greene Donald D | Multi-function exercise machine |
| US7564716B2 (en) * | 2006-11-16 | 2009-07-21 | Freescale Semiconductor, Inc. | Memory device with retained indicator of read reference level |
| US7865797B2 (en) * | 2006-11-16 | 2011-01-04 | Freescale Semiconductor, Inc. | Memory device with adjustable read reference based on ECC and method thereof |
| US7619934B2 (en) * | 2006-12-20 | 2009-11-17 | Spansion Llc | Method and apparatus for adaptive memory cell overerase compensation |
| JP2009117006A (ja) * | 2007-11-09 | 2009-05-28 | Toshiba Corp | 抵抗変化メモリ装置 |
| US7782664B2 (en) * | 2008-05-30 | 2010-08-24 | Freescale Semiconductor, Inc. | Method for electrically trimming an NVM reference cell |
| US8465471B2 (en) | 2009-08-05 | 2013-06-18 | Rocin Laboratories, Inc. | Endoscopically-guided electro-cauterizing power-assisted fat aspiration system for aspirating visceral fat tissue within the abdomen of a patient |
| US8348929B2 (en) | 2009-08-05 | 2013-01-08 | Rocin Laboratories, Inc. | Endoscopically-guided tissue aspiration system for safely removing fat tissue from a patient |
| CN102347084B (zh) * | 2010-08-03 | 2014-05-07 | 北京兆易创新科技股份有限公司 | 参考单元阈值电压的调整方法、装置和测试系统 |
| CN103578548B (zh) * | 2012-08-09 | 2016-08-03 | 北京兆易创新科技股份有限公司 | 快闪存储器及其参考单元的确定方法 |
| KR102172869B1 (ko) * | 2014-08-11 | 2020-11-03 | 삼성전자주식회사 | 기준 전압 발생기를 포함하는 메모리 장치 |
| US9361992B1 (en) * | 2014-12-30 | 2016-06-07 | Globalfoundries Singapore Pte. Ltd. | Low voltage semiconductor memory device and method of operation |
| US10490270B2 (en) * | 2015-10-28 | 2019-11-26 | Hewlett Packard Enterprise Development Lp | Reference column sensing for resistive memory |
| US10290327B2 (en) * | 2017-10-13 | 2019-05-14 | Nantero, Inc. | Devices and methods for accessing resistive change elements in resistive change element arrays |
| CN110047523B (zh) * | 2018-01-15 | 2021-07-27 | 珠海兴芯存储科技有限公司 | 电阻性内存单元的准定压降自我中止写入方法及其电路 |
| CN114664355B (zh) * | 2022-03-16 | 2022-11-25 | 珠海博雅科技股份有限公司 | 非易失性存储器的参考电流产生模块和参考电流设置方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3755721A (en) * | 1970-06-15 | 1973-08-28 | Intel Corp | Floating gate solid state storage device and method for charging and discharging same |
| US3660819A (en) * | 1970-06-15 | 1972-05-02 | Intel Corp | Floating gate transistor and method for charging and discharging same |
| US4100437A (en) * | 1976-07-29 | 1978-07-11 | Intel Corporation | MOS reference voltage circuit |
| US4099196A (en) * | 1977-06-29 | 1978-07-04 | Intel Corporation | Triple layer polysilicon cell |
| US4203158A (en) * | 1978-02-24 | 1980-05-13 | Intel Corporation | Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same |
| US4223394A (en) * | 1979-02-13 | 1980-09-16 | Intel Corporation | Sensing amplifier for floating gate memory devices |
| US4287570A (en) * | 1979-06-01 | 1981-09-01 | Intel Corporation | Multiple bit read-only memory cell and its sense amplifier |
| US4460982A (en) * | 1982-05-20 | 1984-07-17 | Intel Corporation | Intelligent electrically programmable and electrically erasable ROM |
| US4763305A (en) * | 1985-11-27 | 1988-08-09 | Motorola, Inc. | Intelligent write in an EEPROM with data and erase check |
| US4943948A (en) * | 1986-06-05 | 1990-07-24 | Motorola, Inc. | Program check for a non-volatile memory |
| US4875188A (en) * | 1988-01-12 | 1989-10-17 | Intel Corporation | Voltage margining circuit for flash eprom |
| US5043940A (en) * | 1988-06-08 | 1991-08-27 | Eliyahou Harari | Flash EEPROM memory systems having multistate storage cells |
| GB8907045D0 (en) * | 1989-03-29 | 1989-05-10 | Hughes Microelectronics Ltd | Sense amplifier |
| US5163021A (en) * | 1989-04-13 | 1992-11-10 | Sundisk Corporation | Multi-state EEprom read and write circuits and techniques |
| US5172338B1 (en) * | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
-
1991
- 1991-11-29 JP JP33941691A patent/JP3454520B2/ja not_active Expired - Fee Related
-
1993
- 1993-06-28 US US08/085,127 patent/US5386388A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5386388A (en) | 1995-01-31 |
| JPH0629494A (ja) | 1994-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3454520B2 (ja) | フラッシュ記憶装置の書込み状態を確認する回路及びその方法 | |
| US10032517B2 (en) | Memory architecture having two independently controlled voltage pumps | |
| JP3783885B2 (ja) | 不揮発性半導体メモリ装置 | |
| US6560152B1 (en) | Non-volatile memory with temperature-compensated data read | |
| US5666307A (en) | PMOS flash memory cell capable of multi-level threshold voltage storage | |
| US5602775A (en) | Flash EEPROM Memory system for low voltage operation and method | |
| EP0755559B1 (en) | Memory array utilizing multi-state memory cells | |
| US5773997A (en) | Reference circuit for sense amplifier | |
| US5638327A (en) | Flash-EEPROM memory array and method for biasing the same | |
| US6680865B2 (en) | Nonvolatile memory for which program operation is optimized by controlling source potential | |
| US20140269100A1 (en) | Shared bit line string architecture | |
| US10910069B2 (en) | Manage source line bias to account for non-uniform resistance of memory cell source lines | |
| JP2568792B2 (ja) | 電気的消去可能でプログラム可能な読出し専用メモリの消去方法 | |
| JP4606682B2 (ja) | 昇圧されたワード線電圧のプロセス変動を最小限にするワード線ブースタのためのトリミング方法およびシステム | |
| JP2011159355A (ja) | 半導体記憶装置 | |
| KR20040015161A (ko) | 높은 칼럼 누설이 존재하는 ｎｏｒ 플래쉬 메모리 셀들을위한 정확한 검증 장치 및 방법 | |
| JPH06334153A (ja) | 不揮発性半導体記憶装置 | |
| US5392248A (en) | Circuit and method for detecting column-line shorts in integrated-circuit memories | |
| JP2953196B2 (ja) | 不揮発性半導体記憶装置 | |
| US6272051B1 (en) | Nonvolatile semiconductor memory device having a reference cell array | |
| JP2736988B2 (ja) | 電気的にプログラム可能な読出し専用メモリセルを充電するための負荷を供給する回路 | |
| US7599228B1 (en) | Flash memory device having increased over-erase correction efficiency and robustness against device variations | |
| EP0903754B1 (en) | Nonvolatile semiconductor memory | |
| KR100265852B1 (ko) | 스플릿게이트형플래쉬메모리장치 | |
| JP2005004872A (ja) | 不揮発性メモリ用のデュアル比較セル検知方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100725 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |