CN114664355B - 非易失性存储器的参考电流产生模块和参考电流设置方法 - Google Patents
非易失性存储器的参考电流产生模块和参考电流设置方法 Download PDFInfo
- Publication number
- CN114664355B CN114664355B CN202210259267.7A CN202210259267A CN114664355B CN 114664355 B CN114664355 B CN 114664355B CN 202210259267 A CN202210259267 A CN 202210259267A CN 114664355 B CN114664355 B CN 114664355B
- Authority
- CN
- China
- Prior art keywords
- cells
- reference cell
- array
- reference cells
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Abstract
本申请公开了非易失性存储器的参考电流产生模块和参考电流设置方法。所述参考电流设置方法包括:对多个参考单元进行编程操作;采用多次弱擦除从高至低调节所述多个参考单元的阈值电压;根据所述多个参考单元的测试电流选择多个读取条件的参考单元;以及将多个读取条件的参考单元组成参考单元组。该参考电流设置方法对所述参考单元阵列的多个参考单元进行并行的阈值电压调整,以及从所述多个参考单元中选择多个读取条件的参考单元作为所述选定参考单元,从而节省参考电流设置阶段的测试时间和测试成本。
Description
技术领域
本发明涉及存储器技术领域,特别涉及非易失性存储器的参考电流产生模块和参考电流设置方法。
背景技术
在计算机系统中使用的存储器可以根据断电状态下的数据存储能力分为易失性存储器和非易失性存储器。易失性存储器仅在上电状态下存储数据,在断电状态下损失数据,例如,包括静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。非易失性存储器在上电状态下和断电状态下均可存储数据,例如包括传统上称为只读存储器(ROM)的多种存储器。只读存储器例如包括闪存。
计算机系统采用不同类型的存储器组成的层次存储结构存储数据,例如,内存采用易失性存储器实现,固态硬盘采用NAND闪存实现。此外,NOR闪存由于允许访问单个存储单元和读写速度快的特点,适合于直接在闪存内运行程序,在嵌入式应用中获得越来越多的应用。
在NAND闪存或NOR闪存之类的非易失性存储器中,存储单元的基本结构为浮栅型晶体管,利用浮栅中的电荷状态表示数据。在读操作中,将存储单元的检测电流与参考电流进行比较以获得电荷状态,从而读取数据。例如,当存储单元的检测电流大于参考电流时表示数据1,反之表示数据0。参考单元例如是与存储单元类似的浮栅型晶体管。
在出厂测试时,将参考单元的阈值电压设置为预定电压值,在施加读取电压时,参考单元产生的参考电流为预定电流值。在闪存芯片出厂时,采用非常耗时的参考电流设置阶段调节参考单元的阈值电压以获得精确的参考电流。在闪存芯片的使用期间,涉及多个读取条件下的数据读取,包括:读取操作和多种校验操作(例如,预编程校验,编程校验,擦校验,弱编程校验)。因此,对于不同条件下的数据读取均需预先设置不同的参考电流。
期望进一步改进非易失性存储器中的参考电流产生模块和参考电流设置方法以节省参考电流设置阶段的测试时间和测试成本。
发明内容
鉴于上述问题,本发明的目的在于提供非易失性存储器的参考电流产生模块和参考电流设置方法,其中,在参考电流设置阶段对所述参考单元阵列的多个参考单元进行并行的阈值电压调整,以节省参考电流设置阶段的测试时间和测试成本。
根据本发明的第一方面,提供一种非易失性存储器的参考电流设置方法,包括:对多个参考单元进行编程操作;采用多次弱擦除从高至低调节所述多个参考单元的阈值电压;根据所述多个参考单元的测试电流选择多个读取条件的参考单元;以及将多个读取条件的参考单元组成参考单元组。
优选地,所述参考单元组是参考单元阵列的子集。
优选地,按照读取条件的阈值电压从高至低的顺序依次选择所述多个读取条件的参考单元。
优选地,在选择预定读取条件的参考单元之后,对所述预定读取条件的参考单元设置屏蔽标记。
优选地,在所述多次弱擦除中,仅对所述参考单元阵列中未设置屏蔽标记的多个参考单元进行弱擦除操作。
优选地,选择预定读取条件的参考单元包括:仅对所述参考单元阵列中未设置屏蔽标记的多个参考单元上施加读取电压;采用地址递增的方式逐个测量所述多个参考单元的测试电流;以及根据所述测试电流与电流参考值的比较选择所述预定读取条件的参考单元。
优选地,在选择所述预定读取条件的参考单元之后,停止测量所述多个参考单元的测试电流。
优选地,在选择所述预定读取条件的参考单元之后,根据所述地址递增的计数值获得所述预定读取条件的参考单元的位置。
优选地,在获得所述预定读取条件的参考单元的位置之后,进行地址复位。
优选地,将多个读取条件的参考单元组成参考单元组包括:存储所述多个读取条件的参考单元的位置和相应的读取条件。
优选地,所述参考单元阵列包括第一子阵列和第二子阵列,所述第一子阵列的参考单元包括单个浮栅型晶体管,所述第二子阵列的参考单元包括彼此并联连接的多个浮栅型晶体管。
优选地,所述多个读取条件包括存储单元的读取操作和多种校验操作至少之一的阈值电压条件。
根据本发明的第二方面,提供一种非易失性存储器的参考电流产生模块,所述参考电流产生模块采用参考单元阵列中的选定参考单元产生参考电流,包括:字线选择模块,经由所述参考单元阵列的多条字线对所述参考单元阵列的参考单元进行寻址;位线选择模块,经由所述参考单元阵列的多条位线对所述参考单元阵列的参考单元进行寻址;参考单元组存储器,用于存储所述参考单元阵列中的选定参考单元的信息;以及控制模块,与所述字线选择模块和所述位线选择模块相连接,经由所述字线选择模块和所述位线选择模块访问所述参考单元阵列中的参考单元,以及与所述参考单元组存储器相连接,用于读取或存储所述选定参考单元的信息,其中,所述控制模块在参考电流设置阶段对所述参考单元阵列的多个参考单元进行并行的阈值电压调整,以及从所述多个参考单元中选择多个读取条件的参考单元作为所述选定参考单元。
优选地,所述参考单元阵列包括第一子阵列和第二子阵列,所述第一子阵列的参考单元包括单个浮栅型晶体管,所述第二子阵列的参考单元包括彼此并联连接的多个浮栅型晶体管。
优选地,还包括:位线复用模块,所述位线复用模块与所述第一子阵列和所述第二子阵列的位线相连接,所述位线选择模块经由所述位线复用模块选择所述第一子阵列和所述第二子阵列中的位线之一。
优选地,所述参考单元组存储器用于存储所述多个读取条件的参考单元的位置和相应的读取条件。
根据本发明实施例的参考电流设置方法,对参考单元阵列的全部参考单元编程之后,采用多次弱擦除从高至低调节多个参考单元的阈值电压,以及根据检测电流从多个参考单元中选择预定读取条件的参考单元。该参考电流设置方法对多个参考单元同时进行编程和弱擦除,因而可以实现并行的阈值电压调整,从而显著地节省测试时间和测试成本。
进一步地,该参考电流设置方法改变了参考单元的选择和阈值调节的顺序,在整体编程之后,在多次弱擦除的过程中从多个参考单元中选择出预定读取条件的参考单元。因此,该参考电流设置方法允许从多个参考单元中选择阈值电压最准确的参考单元,因而,可以提高参考单元的阈值电压准确度。
在优选的实施例中,根据本发明实施例的参考电流设置方法耗费的测试时间和测试成本降低。因此,在闪存芯片的使用期间,可以根据读取数据的可靠性(例如,读取操作中的误码率)重新选择参考单元组和调节阈值电压,从而动态设置不同读取条件的阈值电压,提高读取数据的可靠性。
在优选的实施例中,参考单元阵列包括第一子阵列和第二子阵列,第一子阵列的参考单元包括单个浮栅型晶体管,第二子阵列的参考单元包括彼此并联连接的多个浮栅型晶体管。在参考单元上施加相同的读取电压的情形下,第二子阵列的参考单元产生的参考电流是第一子阵列的参考单元产生的参考电流的数倍。因此,两组参考单元的等效阈值电压彼此不同,从而可以在两组参考单元中选择预定读取条件的参考单元,甚至可以在一次阈值电压调节中选择两种预定读取条件的参考单元,特别是可以更快地选择出低阈值电压的参考单元。因此,可以进一步减少预定读取条件的参考单元的阈值电压调节次数,从而显著地节省测试时间和测试成本。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出非易失性存储器系统的示意性框图。
图2示出根据本发明实施例的参考电流产生模块的示意性框图。
图3示出根据本发明实施例的数据读取方法的流程图。
图4示出根据本发明实施例的参考电流设置方法的流程图。
图5示出根据本发明实施例的参考电流设置方法的详细流程图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,可能未示出某些公知的部分。
以下基于实施例对本发明进行描述,但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中,详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质,公知的方法、过程、流程、元件和电路并没有详细叙述。
除非上下文明确要求,否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义;也就是说,是“包括但不限于”的含义。在本发明的描述中,需要理解的是,术语“第一”、“第二”等仅用于描述目的,而不能理解为指示或暗示相对重要性。此外,在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
图1示出非易失性存储器系统的示意性框图。
非易失性存储器系统100包括存储单元阵列101和参考单元阵列102。存储单元阵列101例如包括NAND闪存结构或NOR闪存结构的多个存储单元。参考单元阵列102例如包括NOR闪存结构的多个参考单元。与NAND闪存结构相比,NOR闪存结构中的晶体管可以独立寻址。因此,在参考单元阵列102中,可以选择单个参考单元,以及设置单个参考单元的阈值电压,以及获取单个参考单元产生的参考电流。
在非易失性存储器系统100中,存储单元和参考单元的基本结构是浮栅型晶体管。浮栅型晶体管包括半导体衬底、位于半导体衬底中的源区和漏区,以及位于源区和漏区之间的浮栅结构。浮栅型晶体管的栅结构包括依次堆叠的隧穿介质层、浮栅、栅极介质层以及控制栅极。
在浮栅型器件的控制栅上施加编程电压时,利用隧穿效应将电荷注入浮栅中以实现编程。在浮栅型器件的控制栅上施加擦除电压时,利用隧穿效应从浮栅中去除电荷以实现擦除。在浮栅型器件的控制栅上施加读取电压,可以利用存储单元的阈值电压获取浮栅中的电荷量以实现读取。在非易失性存储器系统的断电状态,由于隧穿介质层的绝缘作用,可以保持浮栅中的电荷。
非易失性存储系统100还包括读取电路124和参考电流产生模块150。读取电路124包括多个感测模块124-1至124-m。感测模块将存储单元阵列101中的存储单元的检测电流与参考电流进行比较。参考电流产生模块150根据不同读取条件条件的数据读取(例如,预编程校验,编程校验,擦校验,弱编程校验),选择相应阈值电压的参考单元施加电压以产生相应的参考电流。读取电路124根据检测电流与参考电流的比较结果判断存储单元中的电荷状态,从而在相应条件下读取存储单元中存储的数据。
非易失性存储系统100还包括控制模块121、列译码器122、行译码器123、以及存储器控制器110。控制模块121在主机或存储器控制器的地址与存储单元阵列101中的硬件地址之间提供地址接口。控制模块121与列译码器122和行译码器123相连接,列译码器122经由位线对存储单元寻址,行译码器123经由字线对存储单元寻址。控制模块121还提供数据操作中的字线电压和位线电压,以及与读取电路124相连接以获得从存储单元中读取的数据。非易失性存储系统100还包括存储器控制器110。存储器控制器110在主机和存储芯片120之间传送指令和数据。
本发明人注意到现有技术中的参考电流设置方法包括在参考单元102中选择不同读取条件的多个参考单元,然后对多个参考单元分别按照相应读取条件设置阈值电压。每个选定的参考单元设置阈值电压的步骤包括编程操作、以及多次弱编程和多次电流检测步骤,直至达到预定阈值电压。因此,在闪存芯片出厂时,采用非常耗时的参考电流设置方法调节参考单元的阈值电压以获得精确的参考电流。
本发明人提出对参考单元阵列的全部参考单元编程之后,采用多次弱擦除从高至低调节多个参考单元的阈值电压,以及根据测试电流从多个参考单元中选择预定读取条件的参考单元,以节省参考电流设置阶段的测试时间和测试成本。
图2示出根据本发明实施例的参考电流产生模块的示意性框图。
参考电流产生模块150包括控制模块151、参考单元组存储器152、字线选择模块153a和153b、位线选择模块154、以及位线复用模块155。字线选择模块153a与参考单元阵列102中的子阵列102a的字线相连接,用于经由字线对子阵列102a中的参考单元寻址。字线选择模块153b与参考单元阵列102中的子阵列102b的字线相连接,用于经由字线对子阵列102b中的参考单元寻址。位线复用模块155与参考单元阵列102的子阵列102a和102b的位线相连接,位线选择模块154与位线复用模块155相连接,用于指示位线复用模块155选择子阵列102a和102b中的位线之一。参考单元组存储器152与控制模块151相连接,用于存储从参考单元阵列102中选择的参考单元组的参考单元位置和相应的读取条件。
控制模块152经由字线选择模块153a、153b和位线选择模块154选择参考单元阵列102中的参考单元,以及提供数据操作中的字线电压和位线电压,以及获取数据操作中的检测电流。因此,控制模块152可以参考单元阵列102中的参考单元进行擦除、编程和读取操作。在参考电流设置阶段,控制模块151从参考单元阵列102中选择不同读取条件下的多个参考单元组成参考单元组。在存储单元读取阶段,控制模块151从参考单元阵列102中选择相应读取条件的参考单元并且施加读取电压以产生相应读取条件的参考电流。
在本实施例中,参考单元阵列102包括两个子阵列,也即,第一子阵列102a和第二子阵列102b。第一子阵列102a和第二子阵列102b分别包括排列成线性阵列的多个参考单元,每个参考单元可以经由独立的字线和位线寻址。第一子阵列102a的参考单元包括单个浮栅型晶体管,晶体管的栅极连接至相应的一条字线,漏极连接至相应的一条位线,源极连接至参考地。第二子阵列102b的参考单元为彼此并联连接的多个浮栅型晶体管,晶体管的栅极共同连接至相应的一条字线,漏极连接至相应的一条位线,源极连接至参考地。在相同的阈值电压下,第二子阵列102b中的参考单元提供的参考电流是第一子阵列102a中的参考单元提供的参考电流的两倍,因而可以更快地调整到低阈值电压。采用两个子阵列可以在相同的弱擦除条件(电压、时间等)可以获得不同的参考电流,因此,两组参考单元的等效阈值电压彼此不同,从而节省测试时间。然而,本发明不限于此。即使采用单个子阵列,也可以通过多次弱编程获得不同阈值电压。
图3示出根据本发明实施例的数据读取方法的流程图。
根据本发明实施例的数据读取方法,与根据现有技术的非易失性存储器系统的数据读取方法类似。以下仅简要描述数据读取方法的主要步骤。
在步骤S11中,根据读取条件下的阈值电压,从参考单元组中选择参考单元。
在上述的参考电流设置方法中,在参考单元组存储器中存储不同读取条件下的阈值电压和参考单元的对应关系。
在该步骤中,控制模块151根据读取条件下的阈值电压,从参考单元组存储器中查找相应读取条件的参考单元的位置,包括参考单元的行列地址。
在步骤S12中,在选定的参考单元上施加读取电压以获得参考电流。
控制模块151根据参考单元的位置,经由字线选择模块153a、153b对字线寻址,经由位线选择模块154对位线寻址,从而可以访问选定的参考单元。
进一步地,控制模块151对选定的参考单元进行读取操作,在选定的参考单元的浮栅型晶体管的栅极上施加读取电压,检测流经浮栅型晶体管的测试电流,以及将该测试电流作为参考电流输出。
在步骤S13中,将存储单元的检测电流与参考电流相比较以获得电荷状态。
参见图1,在非易失性存储器系统中,读取电路124中的感测模块包括感测放大器。感测放大器从存储单元阵列的存储单元获得检测电流Isen,从参考单元阵列102获得参考电流产生模块150产生的参考电流Iref。感测放大器将检测电流Isen与参考电流Iref相比较以获得存储单元的电荷状态,进一步根据电荷状态获得存储数据的逻辑值。例如,感测放大器的输出信号的电平状态表示数据0或数据1。
图4示出根据本发明实施例的参考电流设置方法的流程图。
在本实施例中,以图2所示的参考电流产生模块150和参考单元阵列102为例描述根据本发明实施例的参考电流设置方法。
在步骤S21中,控制模块151对参考单元阵列102中的多个参考单元进行编程操作。
参考单元阵列102中的参考单元包括单个浮栅型晶体管或并联连接的两个浮栅型晶体管。
在编程操作中,例如,在浮栅型晶体管的栅极上施加编程电压,源极和漏极上施加零电压,因而,在栅极和衬底之间形成正向高电场,利用隧穿效应将电荷从沟道注入浮栅中以实现编程。例如,浮栅型晶体管的浮栅存储电荷的状态表示数据1。在编程操作后,浮栅型晶体管的阈值电压达到较高的数值。
在步骤S22中,采用多次弱擦除从高至低对多个参考单元进行弱编程操作。
在擦除操作中,例如,在浮栅型晶体管的栅极上施加擦除电压,源极和漏极上施加零电压,因而,在栅极和衬底之间形成反向高电场,利用隧穿效应从浮栅中去除电荷以实现擦除。例如,浮栅型晶体管的浮栅未存储电荷的状态表示数据0。
在弱擦除操作中,在浮栅型晶体管的栅极上施加的弱擦除电压低于擦除电压。由于弱擦除导致浮栅中的电荷数量的变化,然而,该电荷数量变化还不足以达到对应于数据变化的电荷状态。在弱擦除操作之后,浮栅型晶体管的阈值电压随着电荷数量的变化而降低。
通过改变弱擦除操作的电压和时间可以调节擦除强度,因此,可以采用多次弱擦除从高至低调节浮栅型晶体管的阈值电压。
在步骤S23中,根据检测电流从多个参考单元中选择预定读取条件的参考单元。
对多个参考单元进行读取操作。经由字线在参考单元的浮栅型晶体管的栅极上施加读取电压,并且经由位线检测流经浮栅型晶体管的测试电流。进一步地,根据浮栅型晶体管的读取电压和测试电流之间的关系,可以获得浮栅型晶体管的阈值电压。因此,根据检测电流从多个参考单元中选择阈值电压符合预定读取条件的参考单元,从而获得预定读取条件的参考单元。
在闪存芯片的使用期间,涉及多个读取条件下的数据读取,包括:读取操作和多种校验操作(例如,预编程校验,编程校验,擦校验,弱编程校验)。对于预定读取条件,从参考单元阵列中选择至少一个参考单元。
在步骤S24中,将多个读取条件多个读取条件的参考单元组成参考单元组。
对于不同读取条件的数据读取,从参考单元阵列中选择出参考单元组。在参考单元组存储器中存储参考单元组中的参考单元位置和相应的读取条件。
根据本发明实施例的参考电流设置方法,对参考单元阵列的全部参考单元编程之后,采用多次弱擦除从高至低调节多个参考单元的阈值电压,以及根据检测电流从多个参考单元中选择预定读取条件的参考单元。该参考电流设置方法对多个参考单元同时进行编程和弱擦除,因而可以实现并行的阈值电压调整,从而显著地节省测试时间和测试成本。
进一步地,该参考电流设置方法改变了参考单元的选择和阈值调节的顺序,在整体编程之后,在多次弱擦除的过程中从多个参考单元中选择出预定读取条件的参考单元。因此,在单次阈值电压调整步骤之后可以选择多个不同阈值电压的参考单元,进一步减少预定读取条件的参考单元的阈值电压调节次数,从而显著地节省测试时间和测试成本。
进一步地,该参考电流设置方法允许从多个参考单元中选择阈值电压最准确的参考单元,因而,可以提高参考单元的阈值电压准确度。
在优选的实施例中,根据本发明实施例的参考电流设置方法耗费的测试时间和测试成本降低。因此,在闪存芯片的使用期间,可以根据读取数据的可靠性(例如,读取操作中的误码率)重新选择参考单元组和调节阈值电压,从而动态设置不同读取条件的阈值电压,提高读取数据的可靠性。
图5示出根据本发明实施例的参考电流设置方法的详细流程图。
在本实施例中,参考电流设置方法包括步骤S31至S41,其中,步骤S31和S41分别对应于图4所示的步骤S21和S24。以下对步骤S31和S41不再进行详述。
根据本实施例的参考电流设置方法中对多个参考单元进行弱编程的步骤包括步骤S32、S38至S40,选择预定读取条件的参考单元的步骤包括步骤S33至S37。以下对步骤S32至S40进行详细描述。
在步骤S32中,对未设置屏蔽标记的多个参考单元进行弱擦除操作。
在弱擦除操作中,在浮栅型晶体管的栅极上施加的弱擦除电压低于擦除电压。弱擦除导致浮栅中的电荷数量的变化,然而,该电荷数量变化还不足以达到对应于数据变化的电荷状态。在弱擦除操作之后,浮栅型晶体管的阈值电压随着电荷数量的变化而降低。
在本实施例中,步骤S32包括循环执行的多个弱擦除步骤。
在每次弱擦除循环中,逐步提高擦除强度,从而在多次弱擦除循环中从高至低调节浮栅型晶体管的阈值电压。
在第一次弱擦除步骤中,对参考单元阵列的所有参考单元并行地进行弱擦除操作。在随后的弱擦除步骤中,参考单元阵列的选定参考单元已设置屏蔽标记,因此,对未设置屏蔽标记的参考单元并行地进行弱擦除操作。因此,已经选择的参考单元不会进行弱擦除操作,可以在多次弱擦除操作中保持已经设置的阈值电压。
在步骤S33中,在多个参考单元上施加读取电压。
在该步骤中,经由字线在多个参考单元的浮栅型晶体管的栅极上施加读取电压。
在步骤S34中,获得单个参考单元的测试电流。
在闪存芯片的使用期间,涉及多个读取条件下的数据读取,包括:读取操作和多种校验操作(例如,预编程校验,编程校验,擦校验,弱编程校验),不同读取条件下的阈值电压不同。
在该步骤中,经由位线检测流经浮栅型晶体管的测试电流。根据浮栅型晶体管的读取电压和测试电流之间的关系,可以获得浮栅型晶体管的阈值电压。进一步地,在读取电压具有预定值的情形下,根据测试电流可以获得浮栅型晶体管的阈值电压。
在步骤S35中,判断测试电流是否符合预定读取条件的电流条件,以及,根据判断结果选择预定读取条件的参考单元。
该判断步骤包括将参考单元的测试电流与电流参考值进行比较。由于不同读取条件的参考单元的阈值电压不同,因此,不同读取条件的电流参考值不同。采用多次弱擦除从高至低调节参考单元的阈值电压,因此,在该判断步骤中,根据参考单元的阈值电压从高至低的顺序设置不同读取条件的电流参考值。例如,对于读取操作,参考单元在施加读取电压时产生的参考电流为10微安,因此,在测试阶段,将读取操作的参考值设置为10微安,从而在读取操作中提供10微安的参考电流。
如果在步骤S35判断参考单元的测试电流不符合条件,则执行步骤S36。在步骤S36中,以地址递增的方式选择另一个参考单元,然后,重复步骤S34和S35。如果在步骤S35判断参考单元的测试电流符合条件,则执行步骤S37。因此,在未设置屏蔽标记的多个参考单元中,逐个检测参考单元的测试电流,直至获得测试电流符合预定读取条件的参考单元,即在选择所述预定读取条件的参考单元之后,停止测量所述多个参考单元的测试电流。
在步骤S37中,获得预定读取条件的参考单元的位置。
在该步骤中,预定读取条件的定参考单元的位置是字线和位线相对应的行列地址。在上述的步骤中,以地址递增的方式选择参考单元进行参考单元的测试电流检测,在寄存器中存储地址计数值。在选择所述预定读取条件的参考单元之后,读取寄存器的地址计数值以获得预定读取条件的参考单元的位置。
在步骤S38中,对预定读取条件的参考单元设置屏蔽标记。
在该步骤中,例如在寄存器中存储所有参考单元的屏蔽参数。在参考电流设置方法开始前,将所有参考单元的屏蔽参数的初始值设置为0,表示所有参考单元均未屏蔽。在获得预定读取条件的参考单元之后,将相应位置的参考单元的屏蔽参数设置为1,表示预定读取条件的参考单元已经屏蔽。在多次弱擦除操作中,可以读取寄存器中的屏蔽参数以获得未设置屏蔽标记的多个参考单元。
在步骤S39中,判定不同读取条件的参考单元选择是否完成。
如果在步骤S39中判断不同读取条件的参考单元选择未完成,则执行步骤S40。在步骤S40中,以地址复位的方式重新选择未设置屏蔽标记的多个参考单元,然后,重复步骤S32至S38。如果在步骤S39中判断不同读取条件的参考单元选择已经完成,则执行步骤S41。因此,采用循环执行的多次弱擦除操作,根据参考单元的阈值电压从高至低的顺序设置不同读取条件的电流参考值,从而选择出不同读取条件的参考单元。
依照本发明的实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (13)
1.一种非易失性存储器的参考电流设置方法,包括:
对多个参考单元进行编程操作;
采用多次弱擦除从高至低调节所述多个参考单元的阈值电压;
根据所述多个参考单元的测试电流选择多个读取条件的参考单元;
以及
将多个读取条件的参考单元组成参考单元组,
其中,所述参考单元组是参考单元阵列的子集,所述参考单元阵列包括第一子阵列和第二子阵列,所述第一子阵列的参考单元包括单个浮栅型晶体管,所述第二子阵列的参考单元包括彼此并联连接的多个浮栅型晶体管。
2.根据权利要求1所述的参考电流设置方法,其中,按照读取条件的阈值电压从高至低的顺序依次选择所述多个读取条件的参考单元。
3.根据权利要求2所述的参考电流设置方法,其中,在选择预定读取条件的参考单元之后,对所述预定读取条件的参考单元设置屏蔽标记。
4.根据权利要求3所述的参考电流设置方法,其中,在所述多次弱擦除中,仅对所述参考单元阵列中未设置屏蔽标记的多个参考单元进行弱擦除操作。
5.根据权利要求3所述的参考电流设置方法,其中,选择预定读取条件的参考单元包括:
仅对所述参考单元阵列中未设置屏蔽标记的多个参考单元上施加读取电压;
采用地址递增的方式逐个测量所述多个参考单元的测试电流;以及
根据所述测试电流与电流参考值的比较选择所述预定读取条件的参考单元。
6.根据权利要求5所述的参考电流设置方法,其中,在选择所述预定读取条件的参考单元之后,停止测量所述多个参考单元的测试电流。
7.根据权利要求5所述的参考电流设置方法,其中,在选择所述预定读取条件的参考单元之后,根据所述地址递增的计数值获得所述预定读取条件的参考单元的位置。
8.根据权利要求7所述的参考电流设置方法,其中,在获得所述预定读取条件的参考单元的位置之后,进行地址复位。
9.根据权利要求1所述的参考电流设置方法,其中,将多个读取条件的参考单元组成参考单元组包括:存储所述多个读取条件的参考单元的位置和相应的读取条件。
10.根据权利要求1所述的参考电流设置方法,其中,所述多个读取条件包括存储单元的读取操作和多种校验操作至少之一的阈值电压条件。
11.一种非易失性存储器的参考电流产生模块,所述参考电流产生模块采用参考单元阵列中的选定参考单元产生参考电流,包括:
字线选择模块,经由所述参考单元阵列的多条字线对所述参考单元阵列的参考单元进行寻址;
位线选择模块,经由所述参考单元阵列的多条位线对所述参考单元阵列的参考单元进行寻址;
参考单元组存储器,用于存储所述参考单元阵列中的选定参考单元的信息;以及
控制模块,与所述字线选择模块和所述位线选择模块相连接,经由所述字线选择模块和所述位线选择模块访问所述参考单元阵列中的参考单元,以及与所述参考单元组存储器相连接,用于读取或存储所述选定参考单元的信息,
其中,所述控制模块在参考电流设置阶段对所述参考单元阵列的多个参考单元进行并行的阈值电压调整,以及从所述多个参考单元中选择多个读取条件的参考单元作为所述选定参考单元,
其中,所述参考单元阵列包括第一子阵列和第二子阵列,所述第一子阵列的参考单元包括单个浮栅型晶体管,所述第二子阵列的参考单元包括彼此并联连接的多个浮栅型晶体管。
12.根据权利要求11所述的参考电流产生模块,还包括:位线复用模块,所述位线复用模块与所述第一子阵列和所述第二子阵列的位线相连接,所述位线选择模块经由所述位线复用模块选择所述第一子阵列和所述第二子阵列中的位线之一。
13.根据权利要求11所述的参考电流产生模块,其中,所述参考单元组存储器用于存储所述多个读取条件的参考单元的位置和相应的读取条件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210259267.7A CN114664355B (zh) | 2022-03-16 | 2022-03-16 | 非易失性存储器的参考电流产生模块和参考电流设置方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210259267.7A CN114664355B (zh) | 2022-03-16 | 2022-03-16 | 非易失性存储器的参考电流产生模块和参考电流设置方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114664355A CN114664355A (zh) | 2022-06-24 |
CN114664355B true CN114664355B (zh) | 2022-11-25 |
Family
ID=82030018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210259267.7A Active CN114664355B (zh) | 2022-03-16 | 2022-03-16 | 非易失性存储器的参考电流产生模块和参考电流设置方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114664355B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5386388A (en) * | 1990-11-30 | 1995-01-31 | Intel Corporation | Single cell reference scheme for flash memory sensing and program state verification |
JP2008262615A (ja) * | 2007-04-10 | 2008-10-30 | Matsushita Electric Ind Co Ltd | リファレンスセルのプログラム方法及びこれを用いた不揮発性メモリ装置 |
CN106601291A (zh) * | 2016-11-15 | 2017-04-26 | 上海华虹宏力半导体制造有限公司 | 闪存的参考电流产生电路和方法 |
CN112599171A (zh) * | 2020-12-17 | 2021-04-02 | 普冉半导体(上海)股份有限公司 | 非易失存储器中参考单元的编程方法及系统 |
CN113488097A (zh) * | 2021-06-30 | 2021-10-08 | 恒烁半导体(合肥)股份有限公司 | 一种用于存储器芯片的参考电流高效调整方法、装置及应用 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2692635B2 (ja) * | 1995-03-17 | 1997-12-17 | 日本電気株式会社 | 不揮発性半導体記憶装置及びそのデータ消去方法 |
DE69702256T2 (de) * | 1996-06-24 | 2001-01-18 | Advanced Micro Devices Inc | Verfahren für einen merhfachen, bits pro zelle flash eeprom, speicher mit seitenprogrammierungsmodus und leseverfahren |
US7259993B2 (en) * | 2005-06-03 | 2007-08-21 | Infineon Technologies Ag | Reference scheme for a non-volatile semiconductor memory device |
US7443753B2 (en) * | 2006-11-21 | 2008-10-28 | Macronix International Co., Ltd. | Memory structure, programming method and reading method therefor, and memory control circuit thereof |
US7782664B2 (en) * | 2008-05-30 | 2010-08-24 | Freescale Semiconductor, Inc. | Method for electrically trimming an NVM reference cell |
KR20120011642A (ko) * | 2010-07-29 | 2012-02-08 | 삼성전자주식회사 | 기준 셀을 포함하는 불휘발성 메모리 장치 및 그것의 기준 전류 설정 방법 |
US8665651B1 (en) * | 2012-09-11 | 2014-03-04 | Winbond Electronics Corp. | Reference cell circuit and method of producing a reference current |
-
2022
- 2022-03-16 CN CN202210259267.7A patent/CN114664355B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5386388A (en) * | 1990-11-30 | 1995-01-31 | Intel Corporation | Single cell reference scheme for flash memory sensing and program state verification |
JP2008262615A (ja) * | 2007-04-10 | 2008-10-30 | Matsushita Electric Ind Co Ltd | リファレンスセルのプログラム方法及びこれを用いた不揮発性メモリ装置 |
CN106601291A (zh) * | 2016-11-15 | 2017-04-26 | 上海华虹宏力半导体制造有限公司 | 闪存的参考电流产生电路和方法 |
CN112599171A (zh) * | 2020-12-17 | 2021-04-02 | 普冉半导体(上海)股份有限公司 | 非易失存储器中参考单元的编程方法及系统 |
CN113488097A (zh) * | 2021-06-30 | 2021-10-08 | 恒烁半导体(合肥)股份有限公司 | 一种用于存储器芯片的参考电流高效调整方法、装置及应用 |
Also Published As
Publication number | Publication date |
---|---|
CN114664355A (zh) | 2022-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3976682B2 (ja) | 不揮発性メモリにおける妨害の低減方法 | |
JP4215803B2 (ja) | 読出しとベリファイの均一なしきい値を有するメモリ | |
TWI402849B (zh) | 用於控制記憶體之系統及方法 | |
US6510082B1 (en) | Drain side sensing scheme for virtual ground flash EPROM array with adjacent bit charge and hold | |
US7920428B2 (en) | Methods and apparatuses relating to automatic cell threshold voltage measurement | |
US7551503B2 (en) | Method for refreshing a flash memory | |
US7483305B2 (en) | Method, apparatus and system relating to automatic cell threshold voltage measurement | |
US7408820B2 (en) | Nonvolatile semiconductor memory with virtual ground array | |
KR20180125807A (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
US6075738A (en) | Semiconductor memory device | |
US20040042280A1 (en) | Nonvolatile semiconductor memory device, nonvolatile semiconductor memory device-integrated system, and defective block detecting method | |
US10923200B2 (en) | Apparatus and methods for determining read voltages for a read operation | |
US11610637B2 (en) | Apparatus for determining an expected data age of memory cells | |
US20070036007A1 (en) | Sticky bit buffer | |
US11776633B2 (en) | Apparatus and methods for determining data states of memory cells | |
KR100908662B1 (ko) | 불휘발성반도체기억장치 | |
US10950316B2 (en) | Apparatus for determining a pass voltage of a read operation | |
CN114664355B (zh) | 非易失性存储器的参考电流产生模块和参考电流设置方法 | |
KR20130072712A (ko) | 비휘발성 메모리 장치 및 그 제어 방법 | |
JP2003178597A (ja) | 半導体記憶装置 | |
CN114664351B (zh) | 用于非易失存储器的参考电流产生模块及其操作方法 | |
US11315641B1 (en) | Memory cell sensing | |
US20240145021A1 (en) | Flash memory for performing margin read test operation and margin read test system including the same | |
JP4047003B2 (ja) | 半導体記憶装置 | |
JP2001176297A (ja) | 半導体記憶装置およびその検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |