KR100265852B1 - 스플릿게이트형플래쉬메모리장치 - Google Patents

스플릿게이트형플래쉬메모리장치 Download PDF

Info

Publication number
KR100265852B1
KR100265852B1 KR1019970029693A KR19970029693A KR100265852B1 KR 100265852 B1 KR100265852 B1 KR 100265852B1 KR 1019970029693 A KR1019970029693 A KR 1019970029693A KR 19970029693 A KR19970029693 A KR 19970029693A KR 100265852 B1 KR100265852 B1 KR 100265852B1
Authority
KR
South Korea
Prior art keywords
gate
reference cell
cell
source
flash memory
Prior art date
Application number
KR1019970029693A
Other languages
English (en)
Other versions
KR19990005495A (ko
Inventor
박주원
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970029693A priority Critical patent/KR100265852B1/ko
Publication of KR19990005495A publication Critical patent/KR19990005495A/ko
Application granted granted Critical
Publication of KR100265852B1 publication Critical patent/KR100265852B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Abstract

본 발명은 소거된 기준셀과 선택된 셀간의 전류차가 커서 감지증폭이 용이한 스플릿 게이트형 플래쉬 메모리 장치를 제공하고자 하는 것으로, 이를 위한 본 발명의 스플릿 게이트형 플래쉬 메모리 장치는, 전기적 소거가 가능한 기준셀을 포함하며, 상기 기준셀은 기판 상에 플로팅게이트, 프로그램게이트 및 선택게이트가 상호 절연되어 적층된 스플릿 게이트형 플래쉬 메모리 셀이며, 상기 선택게이트는 워드라인에 연결되어 소거 모드시 접지전압을 인가받고 읽기 모드시 공급전압을 인가받으며, 상기 프로그램게이트는 소거 모드시 패드를 통해 칩 외부로부터 소거 전압을 인가받으며, 상기 기준셀의 드레인단은 인버터를 통해 드레인 전압을 인가받되 소거 모드시 전원전압을 인가받고 읽기 모드시 접지전압을 인가받으며, 상기 기준셀의 소스단은 기준선에 연결되고 소거모드시 접지전압을 인가받는 것을 특징으로 한다. 바람직하게, 상기 프로그램게이트는 전원공급부에 연결되며, 상기 전원공급부는, 제1노드에 연결된 상기 패드; 전원전압단과 상기 제1노드 사이에 연결된 저항; 상기 제1노드와 상기 프로그램게이트 사이에 소스-드레인 경로가 접속된 제1트랜지스터; 정전압원; 및 상기 정전압원과 상기 프로그램게이트 사이에 소스-드레인 경로가 접속된 제2트랜지스터로 구성됨을 특징으로 한다.

Description

스플릿 게이트형 플래쉬 메모리 장치{Split gate type flash memory device}
본 발명은 비휘발성 메모리 장치에 관한 것으로, 특히 플래쉬 메모리 셀의 읽기 검증시 기준이 되는 기준셀로 전기적인 소거 방법에 의해 소거한 셀을 사용하는 플래쉬 메모리 장치에 관한 것이다.
최근 VLSI 기술이 발달함에 따라 플래쉬 메모리 셀 또한 고집적화가 요구되고 있다. 도 1에서와 같이 플래쉬 메모리 셀 타입을 스플릿 게이트형 플래쉬 메모리 셀로 사용할 경우, 고집적화 되면서 플래쉬 메모리 셀의 크기가 작아짐에 따라 전류량이 감소할 뿐만 아니라, 선택 트랜지스터(A)의 선택 게이트(10)와 플로팅 게이트 트랜지스터(B)의 게이트(20, 30) 사이를 절연시키기 위하여 형성한 셀 스페이서(40)가 차지하는 비중이 상대적으로 커져 전류량이 감소하게 된다. 따라서, 종래에 자외선으로 소거한 메모리 셀(이하, UV 소거 셀)을 기준 셀로 사용할 경우, 읽기 위하여 선택된 플래쉬 메모리 셀을 충분히 소거시킨다고 하더라도 UV 소거 셀과 플래쉬 메모리 셀과의 전류 차가 충분하지 않아 감지하기 어렵다.
도 2는, 도 1의 선택 게이트(10)에 전원 전압 Vcc(=Vsg)를, 프로그램 게이트(20)에는 Vpg를 인가하여 각 Vcc에 따라 소거된 플래쉬 메모리 셀 및 기준 셀에 흐르는 전류량을 측정한 것이다. 도 2의 전류 곡선을 보면, 각 Vcc에 대해 플래쉬 메모리 셀의 전류량과 UV 소거 셀의 전류량은 Vpg가 증가함에 따라 증가하지만, 실제로 읽기시 인가되는 Vpg(약 4V)에서는 플래쉬 메모리 셀과 UV 소거 셀 간의 전류량의 차가 미소하여 감지하기 어렵고, 또한 Vpg를 낮춘다고 해도 기준 셀에 흐르는 전류량이 미소하여 감지하기 어렵다.
본 발명은 소거된 기준 셀과 선택된 셀간의 전류차가 커서 감지증폭이 용이한 스플릿 게이트형 플래쉬 메모리 장치를 제공하는데 그 목적이 있다.
도 1은 스플릿 게이트형 플래쉬 메모리 셀의 단면도.
도 2는 종래의 기준 셀인 UV 소거 셀 및 각각의 Vcc와 관련하여 소거된 플래쉬 메모리 셀들의 소거 후 전류 파형도.
도 3은 본 발명의 일실시예에 따른 플래쉬 메모리 장치의 회로도.
* 도면의 주요 부분에 대한 부호의 설명
10: 선택 게이트 20: 프로그램 게이트
30: 플로팅 게이트 40: 셀 스페이서
100: 외부 공급 전원 패드 200: 기준 셀부
300: 기준 셀의 드레인부 400: 기준 셀의 출력부
P1, P2: P형 모스 트랜지스터
상기 목적을 달성하기 위하여 본 발명의 스플릿 게이트형 플래쉬 메모리 장치는, 전기적 소거가 가능한 기준셀을 포함하며, 상기 기준셀은 기판 상에 플로팅게이트, 프로그램게이트 및 선택게이트가 상호 절연되어 적층된 스플릿 게이트형 플래쉬 메모리 셀이며, 상기 선택게이트는 워드라인에 연결되어 소거 모드시 접지전압을 인가받고 읽기 모드시 공급전압을 인가받으며, 상기 프로그램게이트는 소거 모드시 패드를 통해 칩 외부로부터 소거 전압을 인가받으며, 상기 기준셀의 드레인단은 인버터를 통해 드레인 전압을 인가받되 소거 모드시 전원전압을 인가받고 읽기 모드시 접지전압을 인가받으며, 상기 기준셀의 소스단은 기준선에 연결되고 소거모드시 접지전압을 인가받는 것을 특징으로 한다.
바람직하게, 상기 프로그램게이트는 전원공급부에 연결되며, 상기 전원공급부는, 제1노드에 연결된 상기 패드; 전원전압단과 상기 제1노드 사이에 연결된 저항; 상기 제1노드와 상기 프로그램게이트 사이에 소스-드레인 경로가 접속된 제1트랜지스터; 정전압원; 및 상기 정전압원과 상기 프로그램게이트 사이에 소스-드레인 경로가 접속된 제2트랜지스터로 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.
도 3은 본 발명에 따른 플래쉬 메모리 장치의 일부분으로 기준 셀을 전기적으로 소거하여 사용할 수 있도록 회로를 구성한 것으로, 네가티브 차지 펌핑에 의해 공급되는 외부 공급 전원(VNQP) 패드부(100); 기준 셀부(200); 기준 셀의 드레인부(300); 및 기준 셀의 출력부(400)를 포함한다. 구체적으로, 상기 기준 셀의 프로그램 게이트에는 노드a에 연결된 패드부(100)와, 전원전압단(Vcc)과 상기 노드a 사이에 연결된 저항(R_HILOAD)과, 상기 노드a와 상기 프로그램게이트 사이에 소스-드레인 경로가 접속된 제1트랜지스터 P1과, 정전압원(VCCR), 및 상기 정전압원(VCCR)과 상기 프로그램게이트 사이에 소스-드레인 경로가 접속된 제2트랜지스터 P2로 구성된 전원공급부가 연결되어 있다. 그리고, 상기 선택게이트는 워드라인에 연결되며, 상기 기준셀의 드레인단은 입력 TD_REF를 인가받는 인버터를 통해 드레인 전압을 인가받으며, 상기 기준셀의 소스단은 기준선(DB_REF)에 연결되되 소거모드시 게이트에 신호 YS_REF를 인가받는 트랜지스터에 의해 접지전압을 인가받는다.
상기 회로에서 기준 셀(200)의 소거시키기 위한 각 동작을 보면, VNQP패드(100)에서 출력된 낮은 전압이 패스 트랜지스터(P1)를 거쳐 기준 셀(200)의 프로그램 게이트(20)에 인가되고, 인버터가 연결된 드레인부(300)의 입력 YD_REF에 0V를 인가하여 기준 셀(200)의 드레인에 Vcc가 인가되게한다. 이와 같이, 드레인으로 소거되는 기준 셀의 소거 정도는 VNQP가 인가되는 시간에 따라 그 정도를 조절할 수 있다. 그리고, 이렇게 소거된 기준 셀(200)을 읽을 때에는 VNQP를 플로팅시켜 프로그램 게이트에 VCCR을 인가하고, 워드라인(선택 게이트)에 Vcc를 인가하여 셀을 읽는다. 기준 셀(200)에 인가되는 바이어스 조건들을 정리하면 아래 표 1과 같다.
VNQP Word Line YD_REF YS_ARRAY YS_REF
소거 동작시 -15V 0V 0V 0V Vcc
읽기 동작시 플로팅 Vcc Vcc Vcc 0V
이와 같이, 기준 셀을 전기적으로 적절히 소거하면 기준 셀은 전류량이 증가하여, 도 2를 참조하면, 기준 셀의 전류 특성 곡선이 전체적으로 좌측으로 이동하게 된다. 따라서, 읽기시 프로그램 게이트에 인가하는 전압을 낮추어도 기준 셀의 전류량이 감지할 수 있을 정도로 충분히 확보된다. 그리고, 읽기시 VNQP를 플로팅하여 프로그램 게이트에 VCCR이 인가되도록 하고 워드라인에 Vcc를 인가하면 기준 셀에 흐르는 전류뿐만 아니라 선택된 플래쉬 메모리 셀과 기준 셀의 전류량의 차도 증가시켜 그 차를 충분히 감지 할 수 있게 된다. 또한, 읽기시 프로그램 게이트에 가해지는 전압을 낮추어도 충분히 기준 셀의 전류를 확보할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상술한 바와 같이 본 발명은 플래쉬 메모리 장치의 기준 셀을 전기적으로 소거된 셀로 사용함으로써 기준 셀의 전류량 및 선택된 플래쉬 메모리 셀과의 전류량의 차를 증가시켜 변별력을 높여줄 수 있으며, 또한 기준 셀의 문턱 전압을 외부 전원에 의하여 조절할 수 있으므로 대량 생산시 수율을 향상시킬 수 있다.

Claims (3)

  1. 플래쉬 메모리 장치에 있어서,
    전기적 소거가 가능한 기준셀을 포함하며,
    상기 기준셀은 기판 상에 플로팅게이트, 프로그램게이트 및 선택게이트가 상호 절연되어 적층된 스플릿 게이트형 플래쉬 메모리 셀이며,
    상기 선택게이트는 워드라인에 연결되며,
    상기 프로그램게이트는 제1노드에 연결된 패드, 전원전압단과 상기 제1노드 사이에 연결된 저항, 상기 제1노드와 상기 프로그램게이트 사이에 소스-드레인 경로가 접속된 제1트랜지스터, 정전압원, 및 상기 정전압원과 상기 프로그램게이트 사이에 소스-드레인 경로가 접속된 제2트랜지스터로 구성된 전원공급부에 연결되며,
    상기 기준셀의 드레인단은 인버터를 통해 드레인 전압을 인가받으며,
    상기 기준셀의 소스단은 기준선에 연결되되 소거모드시 접지전압을 인가받는 것을 특징으로 하는 스플릿 게이트형 플래쉬 메모리 장치.
  2. 제1항에 있어서,
    상기 프로그램게이트는 소거 모드시 상기 패드를 통해 -15V를 공급받는 것을 특징으로 하는 스플릿 게이트형 플래쉬 메모리 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 선택게이트는 소거 모드시 접지전압을 인가받고 읽기 모드시 공급전압을 인가받으며, 상기 프로그램게이트는 소거 모드시 상기 패드를 통해 칩 외부로부터 소거 전압을 인가받으며, 상기 기준셀의 드레인단은 소거 모드시 전원전압을 인가받고 읽기 모드시 접지전압을 인가받는 것을 특징으로 하는 스플릿 게이트형 플래쉬 메모리 장치.
KR1019970029693A 1997-06-30 1997-06-30 스플릿게이트형플래쉬메모리장치 KR100265852B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970029693A KR100265852B1 (ko) 1997-06-30 1997-06-30 스플릿게이트형플래쉬메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970029693A KR100265852B1 (ko) 1997-06-30 1997-06-30 스플릿게이트형플래쉬메모리장치

Publications (2)

Publication Number Publication Date
KR19990005495A KR19990005495A (ko) 1999-01-25
KR100265852B1 true KR100265852B1 (ko) 2000-09-15

Family

ID=19512648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970029693A KR100265852B1 (ko) 1997-06-30 1997-06-30 스플릿게이트형플래쉬메모리장치

Country Status (1)

Country Link
KR (1) KR100265852B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474071B1 (ko) * 1997-04-24 2005-06-07 주식회사 하이닉스반도체 스플릿게이트형셀어레이의플래쉬메모리장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900010794A (ko) * 1988-12-28 1990-07-09 아오이 죠이치 불휘발성 반도체 메모리

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900010794A (ko) * 1988-12-28 1990-07-09 아오이 죠이치 불휘발성 반도체 메모리

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474071B1 (ko) * 1997-04-24 2005-06-07 주식회사 하이닉스반도체 스플릿게이트형셀어레이의플래쉬메모리장치

Also Published As

Publication number Publication date
KR19990005495A (ko) 1999-01-25

Similar Documents

Publication Publication Date Title
US5796656A (en) Row decoder circuit for PMOS non-volatile memory cell which uses electron tunneling for programming and erasing
EP0374936B1 (en) Nonvolatile semiconductor memory system
EP0241327B1 (en) Sense amplifier for programmable read only memory
EP0320916A2 (en) Electrically erasable and programmable read only memory using stacked-gate cell
KR100258574B1 (ko) 반도체 메모리 장치 및 그 장치의 프로그램/소거 검증 방법
JPH0746515B2 (ja) デコ−ダ回路
US5825689A (en) Nonvolatile semiconductor memory device having data detecting circuit for memory cells block
KR100893474B1 (ko) 반도체 기억 장치
JPS63188896A (ja) 不揮発性半導体メモリ
JP2725565B2 (ja) 仮想接地型フラッシュメモリの消去ベリファイ方法と仮想接地型フラッシュメモリ
US5894438A (en) Method for programming and erasing a memory cell of a flash memory device
KR100265852B1 (ko) 스플릿게이트형플래쉬메모리장치
KR100422174B1 (ko) 향상된프리-프로그램및소거특성을갖는플래시메모리셀및어레이
US6272051B1 (en) Nonvolatile semiconductor memory device having a reference cell array
US6266280B1 (en) Method of programming nonvolatile semiconductor device at low power
US5295113A (en) Flash memory source inhibit generator
US5896319A (en) Current control circuit and non-volatile semiconductor memory device having the same
KR960011187B1 (ko) 불휘발성 반도체메모리
KR0172364B1 (ko) 불휘발성 반도체 메모리의 기준셀을 이용한 소거검증 방법
US20080031051A1 (en) Memory device and method for programming a nonvolatile memory matrix
KR100200918B1 (ko) 소거 검증을 위한 불휘발성 반도체 메모리 장치
JPH05198190A (ja) フラッシュ・メモリ
KR100496794B1 (ko) 전기적으로소거및프로그램가능한셀을가지는반도체장치
KR20000027296A (ko) 플래쉬 메모리셀의 로우 디코더 회로
KR101383104B1 (ko) 센싱 효율이 개선되는 불휘발성 반도체 메모리 장치의 센스 앰프 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080527

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee