CN103578548B - 快闪存储器及其参考单元的确定方法 - Google Patents

快闪存储器及其参考单元的确定方法 Download PDF

Info

Publication number
CN103578548B
CN103578548B CN201210283445.6A CN201210283445A CN103578548B CN 103578548 B CN103578548 B CN 103578548B CN 201210283445 A CN201210283445 A CN 201210283445A CN 103578548 B CN103578548 B CN 103578548B
Authority
CN
China
Prior art keywords
unit
reference unit
flash memory
control
comparing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210283445.6A
Other languages
English (en)
Other versions
CN103578548A (zh
Inventor
胡洪
王林凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co.,Ltd.
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201210283445.6A priority Critical patent/CN103578548B/zh
Publication of CN103578548A publication Critical patent/CN103578548A/zh
Application granted granted Critical
Publication of CN103578548B publication Critical patent/CN103578548B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种快闪存储器及其参考单元的确定方法。其中，快闪存储器包括：存储单元；第一参考单元；第二参考单元，第二参考单元和第一参考单元为规格参数不同的参考单元；选择单元，选择单元的输入端与第一参考单元和第二参考单元均相连接；比较单元，比较单元的第一输入端与存储单元相连接，比较单元的第二输入端与选择单元的输出端相连接；以及控制单元，与选择单元的控制端相连接，用于接收用户指令，并发送与用户指令相对应的控制指令至选择单元以控制第一参考单元或第二参考单元与比较单元相连接。通过本发明，解决了现有技术中快闪存储器的稳定性差的问题，进而达到了提高快闪存储器稳定性的效果。

Description

快闪存储器及其参考单元的确定方法
技术领域
本发明涉及集成电路领域，具体而言，涉及一种快闪存储器及其参考单元的确定方法。
背景技术
随着消费电子产品市场的发展，快闪存储器作为主要的存储器在手机、数码相机等产品中得到了广泛应用，市场规模在不断的扩大。快闪存储器在不加电的情况下能够长期保持存储的信息，其读取操作的示意图如图1所示，在存储单元CA（ArrayCell）和参考单元CR（RefCell）的栅极上各加一定的电压，从漏极读出电流Ic和Iref，两者相互比较，如果Ic>Iref，则SA输出逻辑1；如果Ic<Iref，则SA输出逻辑0，从而达到读出存储数据的目的。
在快闪存储器工作过程中，其需要稳定的参考单元及其电流来确定存储单元在读写操作中所处的状态。然而，实际应用时，参考单元可能会受到各种因素的影响，例如，电源的扰动可能会造成加在参考单元上的电压的变化，从而引起参考单元电流的变化。另外，随着工艺节点的不断前进，各种工艺因素对参考单元造成的影响也越来越严重。对于这些工艺偏差会导致参考单元性能偏移的问题，设计者在事先无法进行准确评估，使得生产出来的快闪存储器的抗干扰能力弱，稳定性差。
针对相关技术中快闪存储器的稳定性差的问题，目前尚未提出有效的解决方案。
发明内容
本发明的主要目的在于提供一种快闪存储器及其参考单元的确定方法，以解决现有技术中快闪存储器的稳定性差的问题。
为了实现上述目的，根据本发明的一个方面，提供了一种快闪存储器，包括：存储单元；第一参考单元；第二参考单元，第二参考单元和第一参考单元为规格参数不同的参考单元；选择单元，选择单元的输入端与第一参考单元和第二参考单元均相连接；比较单元，比较单元的第一输入端与存储单元相连接，比较单元的第二输入端与选择单元的输出端相连接；以及控制单元，与选择单元的控制端相连接，用于接收用户指令，并发送与用户指令相对应的控制指令至选择单元以控制第一参考单元或第二参考单元与比较单元相连接。
进一步地，选择单元的第一输入端与第一参考单元相连接，选择单元的第二输入端与第二参考单元相连接，其中，控制单元控制选择单元的输出端与选择单元的第一输入端相连接，以使第一参考单元与比较单元相连接；以及控制单元控制选择单元的输出端与选择单元的第二输入端相连接，以使第二参考单元与比较单元相连接。
进一步地，控制单元包括：接收模块，用于接收用户指令；以及控制模块，与接收模块和选择单元的控制端均相连接，用于发送与用户指令相对应的控制指令至选择单元。
进一步地，控制单元还包括：测试模块，与第一参考单元和第二参考单元均相连接，用于对第一参考单元和第二参考单元进行测试，得到与第一参考单元相对应的第一工作参数，以及与第二参考单元相对应的第二工作参数，其中，控制模块与测试模块相连接，用于控制测试模块输出第一工作参数和第二工作参数。
为了实现上述目的，根据本发明的另一方面，提供了一种快闪存储器参考单元的确定方法，快闪存储器包括比较单元、第一参考单元和第二参考单元，其中，确定方法包括：接收用户指令；以及根据用户指令选择第一参考单元或第二参考单元与比较单元相连接，其中，第二参考单元和第一参考单元为规格参数不同的参考单元。
进一步地，在接收用户指令之前，确定方法还包括：对第一参考单元和第二参考单元进行测试，得到与第一参考单元相对应的第一工作参数，以及与第二参考单元相对应的第二工作参数；以及输出第一工作参数和第二工作参数。
通过本发明，采用包括以下结构的快闪存储器：存储单元；第一参考单元；第二参考单元，第二参考单元和第一参考单元为规格参数不同的参考单元；选择单元，选择单元的输入端与第一参考单元和第二参考单元均相连接；比较单元，比较单元的第一输入端与存储单元相连接，比较单元的第二输入端与选择单元的输出端相连接；以及控制单元，与选择单元的控制端相连接，用于接收用户指令，并发送与用户指令相对应的控制指令至选择单元以控制第一参考单元或第二参考单元与比较单元相连接。通过在快闪存储器中设置两个或两个以上的多个参考单元，然后根据用户指令选择出一个参考单元连接至比较单元，实现了为快闪存储器匹配最优的参考单元，以避免已发生性能偏移的参考单元工作在快闪存储器中所造成的快闪存储器抗干扰能力弱、稳定性差，解决了现有技术中快闪存储器的稳定性差的问题，进而达到了提高快闪存储器稳定性的效果。
附图说明
构成本申请的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据相关技术的快闪存储器的电路图；
图2是根据本发明实施例的快闪存储器的电路图；
图3是根据本发明实施例的确定方法的流程图；以及
图4是根据本发明实施例的确定方法的流程图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
本发明实施例提供了一种快闪存储器，以下对本发明实施例所提供的快闪存储器进行具体介绍：
图2是根据本发明实施例的快闪存储器的电路图，如图2所示，本发明实施例的快闪存储器包括存储单元CA、参考单元组CR、选择单元A、比较单元SA和控制单元B。
具体地，参考单元组CR由两个或两个以上的参考单元组成，其中的各个参考单元之间的规格参数（包括长度、宽度或者其它一些参数等）各不相同；以参考单元组CR包括第一参考单元CR1和第二参考单元CR1为例举例说明本发明实施例的快闪存储器：
选择单元A的输入端与第一参考单元CR1的漏极和第二参考单元CR2的漏极均相连接，选择单元A的输出端经电阻RR连接至电源Vcc，比较单元SA的一个输入端连接在选择单元A的输出端与电阻RR之间，实现将参考单元的参考电流Iref接入比较单元SA的一个输入端；存储单元CA的漏极经电阻RA连接至电源Vcc，比较单元SA的另一个输入端连接在存储单元CA与电阻RA之间，实现将存储单元CA的电流Ic接入比较单元SA的另一个输入端；控制单元B与选择单元A的控制端相连接，当控制单元B中的接收模块接收到用户指令，控制单元B中的控制模块会发送与用户指令相对应的控制指令至选择单元A以控制第一参考单元CR1或第二参考单元CR1与比较单元SA相连接。
具体地，选择单元A可以为多路复用器，比较单元SA可以为比较器，当控制单元B发送控制指令至选择单元A后，会触发选择单元A执行与控制指令相应的动作，如果用户指令表示选择第一参考单元CR1接入快闪存储器电路中，则选择单元A执行相应的动作，将第一参考单元CR1的漏极连接至选择单元A的输出端，也即，将第一参考单元CR1的漏极与比较单元SA的一个输入端连接起来，假设比较单元SA的正相输入端与选择单元A的输出端相连接，比较单元SA的负相输入端与存储单元CA的漏极相连接，则比较单元SA分别从存储单元CA的漏极和第一参考单元CR1的漏极读出电流Ic和Iref，两者相互比较，如果Ic>Iref，则SA的输出端Vo输出逻辑1；如果Ic<Iref，则SA的输出端Vo输出逻辑0，从而实现快闪存储器利用第一参考单元CR1进行读写操作；同样，若用户指令表示选择第二参考单元CR2接入快闪存储器电路中，则相应地将第二参考单元CR2的漏极与比较单元SA的一个输入端连接起来。
本发明实施例的快闪存储器通过在快闪存储器中设置两个或两个以上的多个参考单元，然后根据用户指令选择出一个参考单元连接至比较单元，实现了为快闪存储器匹配最优的参考单元，以避免已发生性能偏移的参考单元工作在快闪存储器中所造成的快闪存储器抗干扰能力弱、稳定性差，解决了现有技术中快闪存储器的稳定性差的问题，进而达到了提高快闪存储器稳定性的效果。
优选地，本发明实施例的快闪存储器中的控制单元B还包括测试模块，该测试模块用于对各个参考单元的阈值、跨导方差分布等性能参数进行测试，控制模块将测试模块测试得到的各个参考单元的性能参数反馈给用户，用户基于测试得到的性能参数确定出最优、最适合的参考单元。
通过测试模块对各个参考单元的性能参数进行测试，并将测试得到的性能参数反馈给用户，达到了为用户在选择参考单元时提供选择依据的效果。
本发明实施例还提供了一种快闪存储器参考单元的确定方法，该确定方法可以通过本发明实施例上述内容所提供的任一种快闪存储器来执行，以下对本发明实施例所提供的确定方法进行具体阐述：
图3是根据本发明实施例的确定方法的流程图，如图3所示，以快闪存储器包括两个参考单元为例来举例说明本发明实施例快闪存储器参考单元的确定方法，具体包括如下步骤S302和S304：
S302：接收用户指令，其中，用户指令表示选择第一参考单元或第二参考单元来作为快闪存储器工作时的参考单元。
S304：根据用户指令选择第一参考单元或第二参考单元与快闪存储器的比较单元相连接，其中，第二参考单元和第一参考单元为规格参数不同的参考单元，具体地，若用户指令表示选择第一参考单元作为快闪存储器工作时的参考单元，则将第一参考单元的漏极与比较单元连接起来；若用户指令表示选择第二参考单元作为快闪存储器工作时的参考单元，则将第二参考单元的漏极与比较单元连接起来。
本发明实施例的确定方法通过根据用户指令选择出一个参考单元连接至比较单元，实现了为快闪存储器匹配最优的参考单元，以避免已发生性能偏移的参考单元工作在快闪存储器中所造成的快闪存储器抗干扰能力弱、稳定性差，解决了现有技术中快闪存储器的稳定性差的问题，进而达到了提高快闪存储器稳定性的效果。
图4是根据本发明优选实施例的确定方法的流程图，如图4所示，在接收用户指令之前，确定方法还包括：对第一参考单元和第二参考单元进行测试，得到与第一参考单元相对应的第一工作参数，以及与第二参考单元相对应的第二工作参数；然后，输出第一工作参数和第二工作参数。
通过对各个参考单元的性能参数进行测试，并将测试得到的性能参数输出以反馈给用户，达到了为用户在发送用户指令时提供选择依据的效果。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种快闪存储器，其特征在于，包括：
存储单元；
第一参考单元；
第二参考单元，所述第二参考单元和所述第一参考单元为规格参数不同的参考单元；
选择单元，所述选择单元的输入端与所述第一参考单元和所述第二参考单元均相连接；
比较单元，所述比较单元的第一输入端与所述存储单元相连接，所述比较单元的第二输入端与所述选择单元的输出端相连接；以及
控制单元，与所述选择单元的控制端相连接，用于接收用户指令，并发送与所述用户指令相对应的控制指令至所述选择单元以控制所述第一参考单元或所述第二参考单元与所述比较单元相连接，其中，所述控制单元包括测试模块，所述测试模块与所述第一参考单元和所述第二参考单元均相连接，用于对所述第一参考单元和所述第二参考单元进行测试，得到与所述第一参考单元相对应的第一工作参数和与所述第二参考单元相对应的第二工作参数。
2.根据权利要求1所述的快闪存储器，其特征在于，所述选择单元的第一输入端与所述第一参考单元相连接，所述选择单元的第二输入端与所述第二参考单元相连接，其中，
所述控制单元控制所述选择单元的输出端与所述选择单元的第一输入端相连接，以使所述第一参考单元与所述比较单元相连接；以及
所述控制单元控制所述选择单元的输出端与所述选择单元的第二输入端相连接，以使所述第二参考单元与所述比较单元相连接。
3.根据权利要求1所述的快闪存储器，其特征在于，所述控制单元包括：
接收模块，用于接收所述用户指令；以及
控制模块，与所述接收模块和所述选择单元的控制端均相连接，用于发送与所述用户指令相对应的所述控制指令至所述选择单元。
4.根据权利要求3所述的快闪存储器，其特征在于，
所述控制模块与所述测试模块相连接，用于控制所述测试模块输出所述第一工作参数和所述第二工作参数。
5.一种快闪存储器参考单元的确定方法，其特征在于，快闪存储器包括比较单元、第一参考单元和第二参考单元，其中，确定方法包括：
对所述第一参考单元和所述第二参考单元进行测试，得到与所述第一参考单元相对应的第一工作参数，以及与所述第二参考单元相对应的第二工作参数；
输出所述第一工作参数和所述第二工作参数；
接收用户指令；以及
根据所述用户指令选择所述第一参考单元或所述第二参考单元与所述比较单元相连接，其中，所述第二参考单元和所述第一参考单元为规格参数不同的参考单元。
CN201210283445.6A 2012-08-09 2012-08-09 快闪存储器及其参考单元的确定方法 Active CN103578548B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210283445.6A CN103578548B (zh) 2012-08-09 2012-08-09 快闪存储器及其参考单元的确定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210283445.6A CN103578548B (zh) 2012-08-09 2012-08-09 快闪存储器及其参考单元的确定方法

Publications (2)

Publication Number Publication Date
CN103578548A CN103578548A (zh) 2014-02-12
CN103578548B true CN103578548B (zh) 2016-08-03

Family

ID=50050157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210283445.6A Active CN103578548B (zh) 2012-08-09 2012-08-09 快闪存储器及其参考单元的确定方法

Country Status (1)

Country Link
CN (1) CN103578548B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386388A (en) * 1990-11-30 1995-01-31 Intel Corporation Single cell reference scheme for flash memory sensing and program state verification
US5684739A (en) * 1994-11-30 1997-11-04 Nkk Corporation Apparatus and method for determining current or voltage of a semiconductor device
CN1505052A (zh) * 2002-12-04 2004-06-16 ������������ʽ���� 半导体存储装置和存储单元的写入以及擦除方法
CN102467967A (zh) * 2010-11-12 2012-05-23 上海复旦微电子股份有限公司 用于电可擦写只读存储器的读出电路和读出方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071771B2 (en) * 2000-12-11 2006-07-04 Kabushiki Kaisha Toshiba Current difference divider circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386388A (en) * 1990-11-30 1995-01-31 Intel Corporation Single cell reference scheme for flash memory sensing and program state verification
US5684739A (en) * 1994-11-30 1997-11-04 Nkk Corporation Apparatus and method for determining current or voltage of a semiconductor device
CN1505052A (zh) * 2002-12-04 2004-06-16 ������������ʽ���� 半导体存储装置和存储单元的写入以及擦除方法
CN102467967A (zh) * 2010-11-12 2012-05-23 上海复旦微电子股份有限公司 用于电可擦写只读存储器的读出电路和读出方法

Also Published As

Publication number Publication date
CN103578548A (zh) 2014-02-12

Similar Documents

Publication Publication Date Title
CN107771273A (zh) 用于宽带供应噪声环境中的温度检测的环形振荡器
CN106205717B (zh) 内部电源电压辅助电路、半导体存储装置及半导体装置
CN105247755A (zh) 多路径充电器及其充电方法
KR101942027B1 (ko) 디바이스의 온도 예측 방법
CN101276647A (zh) 用于非易失性存储器的自动节电待机控制的装置和方法
CN110829540B (zh) 一种负载接入识别方法、充电控制方法及装置
KR101748055B1 (ko) 감지 증폭기를 위한 저전압 전류 레퍼런스 발생기
CN109450009B (zh) 一种充电控制方法、装置以及计算机存储介质
CN102684478A (zh) 电荷泵电路
CN103426478A (zh) 一种快闪存储器的读电路
CN107508354B (zh) 一种充电方法及移动终端
CN103312158A (zh) 升压电路
US20160252938A1 (en) Device and memory control method
US20180080992A1 (en) Determination of a battery-model parameter
CN103037099B (zh) 一种手机拍照预览方法及装置
CN103578548B (zh) 快闪存储器及其参考单元的确定方法
CN203276863U (zh) 寄存器组电路以及用于存储单元中的错误检测的装置和系统
US9990025B2 (en) Power control methods and electronic devices capable of dynamically distributing power
KR20150001945A (ko) 반도체 장치
CN105280216B (zh) 半导体存储器件及其操作方法
CN116662232A (zh) 一种电子设备和检测方法
JP2014533419A (ja) メモリにおける基準ビットラインの使用
US9046551B2 (en) Voltage detection circuit and internal voltage generator using the same
CN104637523A (zh) 半位元线高电平电压产生器、存储器装置与驱动方法
US11448703B2 (en) Device and method for estimating SOC via open-circuit voltage of battery

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.