KR100300549B1 - 비휘발성 메모리 센싱장치 및 방법 - Google Patents
비휘발성 메모리 센싱장치 및 방법 Download PDFInfo
- Publication number
- KR100300549B1 KR100300549B1 KR1019990022494A KR19990022494A KR100300549B1 KR 100300549 B1 KR100300549 B1 KR 100300549B1 KR 1019990022494 A KR1019990022494 A KR 1019990022494A KR 19990022494 A KR19990022494 A KR 19990022494A KR 100300549 B1 KR100300549 B1 KR 100300549B1
- Authority
- KR
- South Korea
- Prior art keywords
- cell
- program
- voltage
- read
- reference cell
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 101100412394 Drosophila melanogaster Reg-2 gene Proteins 0.000 claims description 5
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 230000035945 sensitivity Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 10
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 8
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 4
- 229920006926 PFC Polymers 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 208000033707 Early-onset X-linked optic atrophy Diseases 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 208000025019 optic atrophy 2 Diseases 0.000 description 2
- 208000009689 optic atrophy 4 Diseases 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 208000006042 optic atrophy 5 Diseases 0.000 description 1
- 208000006497 optic atrophy 6 Diseases 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/563—Multilevel memory reading aspects
- G11C2211/5634—Reference cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로 메인 셀 또는 레퍼런스 셀에 반영되는 전압강하(voltage offset)를 상쇄시켜 읽기 동작시 센싱 마진을 확보할 수 있는 레퍼런스 구조를 개선한 비휘발성 메모리 센싱장치 및 방법에 관한 것으로 본 발명에 따른 비휘발성 메모리 센싱장치에 있는 메인 셀부와 프로그램 레퍼런스 셀부와 읽기 레퍼런스 셀부를 포함하여 구성되며, 상기 프로그램 레퍼런스 셀부와 읽기 레퍼런스 셀부의 프로그램 동작 또는 읽기 동작시 프로그램동작과 읽기 동작에 필요한 회로를공유하도록 구성하여 레퍼런스 셀부는 프로그램 동작 또는 읽기 동작시 회로의 레이아웃면적이 감소하고, 동일한 프로그램 및 읽기 패스를 활용이 가능하여 전압강하를 제거할 수 있으며, 전압강하를 방지하므로 센스마진을 충분히 확보하는 것이 가능 할 뿐만 아니라 센싱감도를 향상시킬 수 있다.
Description
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 레퍼런스 구조를 개선한 비휘발성 메모리 센싱장치 및 방법에 관한 것이다.
도 1은 종래의 투 레벨 비휘발성 메모리 센싱장치의 회로도이고, 도 2는 종래의 멀티 레벨 비휘발성 메모리 센싱장치의 회로도이다.
종래의 투 레벨 비휘발성 메모리 센싱장치는 다음과 같이 구성된다.
메인 셀(MC)을 포함하는 메인셀 에레이(110)는 워드라인신호(WL)를 받아 메인 셀(MC)을 선택 디코딩하며, 전압 클램프(130)는 메인셀(MC)의 비트라인을 빨리 충전하고 전압을 일정하게 유지한다.
정압 크램프(130)는 드레인에는 인가전압(VCC) 및 센스증폭기(150)가 각각 연결되고 소오스와 게이트사이에는 인버터(INV1)가 공통으로 연결된 두 개의(NM3)를 포함한다. 드레인이 인가전압(VCC)에 연결된 NMOS트랜지스터(NM2)와 인버터(INV1)는 메인셀(MC)을 센스 증폭기(150)에 연결하는 NMOS트랜지스터(NM3)사이에 네거티브 피드백을 형성하여 NMOS트랜지스터(NM1)의 드레인 전압을 일정하게 조정한다.
레퍼런스 셀 콘트롤부(120)는 레퍼런스 셀의 드레인 전압(Vd), 콘트롤 게이트 전압(Vcg), 삭제 게이트 전압(Veg), 삭제 게이트 전압(Veg)을 삭제 또는 프로그램 동작에 따라 삭제 디코더(125) 및 프로그램 디코더(123)에서 코딩된 삭제신호(Erase) 및 프로그램신호(Program)를 입력받은 셀 삭제 및 프로그램선택회로(121)는 삭제 또는 프로그램 레벨의 전압으로 레퍼런스 셀(RFC)의 게이트에 인가한다.
레퍼런스 셀(RFC)을 가지는 레퍼런스 셀 어레이(140)는 메인 셀(MC)에 저장된 데이터를 판별하는 기준을 클럭신호를 게이트에 인가받는 NMOS트랜지스터(NM4)를 통하여 센스 증폭기(150)에 제공한다.
센스 증폭기(150)는 레퍼런스 셀(RFC)의 레벨과 메인 셀(MC)의 레벨을 비교하여 그 결과(SA)를 출력한다. 센스 증폭기(150)는 두 개의 PMOS트랜지스터(PM1)(PM2)와 한 개의 NMOS트랜지스터(NM5) 및 래치부(151)를 포함한다. 인가전압(VCC)이 2개의 PMOS트랜지스터(PM1)(PM2)의 소오스에 연결된다. 2개의 PMOS트랜지스터(PM1)(PM2)의 게이트는 공통이며 또한 PMOS트랜지스터(PM1)의 드레인은 게이트와 공통으로 레퍼런스 셀(RFC)쪽에 연결되고 PMOS트랜지스터(PM2)의 드레인은 메인 셀(MC)쪽 및 게이트에 클럭신호(CLK)가 인가되는 NMOS트랜지스터(NM5)의 일측과 연결되며 래치부(151)는 NMOS트랜지스터(NM5)의 다른 일측에 연결되어 그 결과(SA)를 출력한다. 래치부(151)는 피드백 구조를 가지는 두 개의 인버터(INV2)(INV3)를 포함한다. 상기 센스 증폭기(150)는 메인 셀(MC)의 리드 동작시 레퍼런스 셀(RFC)의 정보를 PMOS트랜지스터(PM1)를 이용하여 레퍼런스 전압으로 변환하고 이를 메인 셀(MC)쪽의 PMOS트랜지스터(PM2)의 게이트전압으로 인가한 후 PMOS트랜지스터(PM2)의 드레인 전압을 클럭신호(CLK)의 '하이'에서 NMOS트랜지스터(NM5)를 통하여 래치부(151)로 전송된다.
상기 종래의 투 레벨 비휘발성 메모리 센싱장치는 다음과 같이 동작한다.
레퍼런스 셀(RFC)의 프로그램/삭제는 레퍼런스 셀 콘트롤부(120)가 담당하며 각 동작상태에 따라 레퍼런스 셀의 드레인 전압(Vd), 콘트롤 게이트 전압(Vcg), 삭제 게이트 전압(Veg)을 이용한다.
읽기 동작시 클럭신호(CLK)가 인에이블되면 NMOS트랜지스터(NM4)가 '온'되어 인가전압(VCC)로부터 레퍼런스 셀(RFC)로의 전하가 인가되어 PMOS트랜지스터(PM1)의 드레인전압이 레퍼런스 셀(RFC)의 레퍼런스전압이 된다. 센스 증폭기(150)의 PMOS트랜지스터(PM1) 및 PMOS트랜지스터(PM2)의 게이트에 인가된 레퍼런스전압은 거울 현상을 통하여 메인 셀(MC)쪽으로도 레퍼런스 셀(RFC)쪽과 같은 양의 전하를 흘린다. 이때 클럭신호(CLK)가 인에이블되어 있고 리드신호(READ)가 인가되어 NMOS트랜지스터(NM1)가 '턴온'되어 워드라인신호(WL)를 받아 메인 셀(MC)의 전하 레벨을 전압 클램프(130)를 통하여 센스 증폭기(150)로 출력한다. 상기 메인 셀(MC)을 통하여 흐르는 전하가 레퍼런스전하보다 적을 경우에는 NMOS트랜지스터(NM5)의 소오스에 인가되는 전압은 '하이'레벨로 인식되며 또한 메인 셀(MC)을 통하여 흐르는 전하가 레퍼런스전하보다 많이 흐를 경우에는 NMOS트랜지스터(NM5)의 소오스에 인가되는 전압은 '로우'레벨로 인식된다. 이때 NMOS트랜지스터(NM1)의 드레인 전압은 정압 크램프(130)에 의하여 일정한 전압을 유지한다. 이는 메인 셀(MC)이 비트라인 전압에 노출될 위험성이 적어지고 또한 센싱시 외부요인에 의하여 비트라인이 영향을 받을 경우 메인 셀(MC)의 전류변화가 센싱에 영향을 미치지 못하도록 하여 센스 증폭기(150)의 감도를 높인다. 상기 NMOS트랜지스터(NM5)의 소오스에 인가되는 전압 레벨은 래치부(151)를 통하여 그 결과(SA)를 출력한다.
종래의 멀티 레벨 비휘발성 메모리 센싱장치는 다음과 같이 구성된다.
메인 셀(MC)을 포함하는 메인셀 에레이(210)는 워드라인신호(WL)를 받아 메인 셀(MC)을 선택 디코딩하며, 전압 클램프(230)는 메인셀(MC)의 비트라인을 빨리 충전하고 전압을 일정하게 유지한다.
레퍼런스 셀 콘트롤부(220)는 레퍼런스 셀의 드레인 전압(Vd), 콘트롤 게이트 전압(Vcg), 삭제 게이트 전압(Veg), 삭제 게이트 전압(Veg)을 삭제 또는 프로그램 동작에 따라 삭제 디코더(225) 및 프로그램 디코더(223)에서 코딩된 삭제신호(Erase) 및 프로그램신호(Program)를 입력받은 셀 삭제 및 프로그램선택회로(221)는 삭제 또는 프로그램 레벨의 전압으로 레퍼런스 셀에레이(230)에 인가한다.
레퍼런스 셀에레이(240)의 다수개의 레퍼런스 셀(Ref Cell 1∼Ref Cell k)의 각각 서로 다른 레벨은 다수개의 클럭신호(CLK1∼CLKk)를 각각 게이트에 인가받는 다수개의 NMOS트랜지스터(NM11∼NM1k)를 통하여 센스 증폭기(260)에 제공한다.
센스 증폭기(250)는 레퍼런스 셀에레이(240)의 멀티 레벨과 메인 셀(MC)의 레벨을 비교하여 그 결과(SA1∼SAk)를 출력한다. 센스 증폭기(250)는 두 개의 PMOS트랜지스터(P1)(P2)와 다수개의 NMOS트랜지스터(N21∼N2k) 및 다수개의 래치부를 포함한다. 인가전압(VCC)이 두개의 PMOS트랜지스터(P1)(P2)의 소오스에 연결된다. 두개의 PMOS트랜지스터(P1)(P2)의 게이트는 공통이며 또한 PMOS트랜지스터(P1)의 드레인은 게이트와 공통으로 레퍼런스 셀(RFC)쪽에 연결되고 PMOS트랜지스터(P2)의 드레인은 메인 셀(MC)쪽 및 게이트에 다수개의 클럭신호(CLK1∼CLKk)가 인가되는 다수개의 NMOS트랜지스터(N21∼N2k)의 일측과 병렬로 연결되며 다수개의 래치부(151)는 다수개의 NMOS트랜지스터(N21∼N2k)의 다른 일측에 각각 연결되어 그 결과(SA∼SAk)를 출력한다. 상기 다수개의 래치부는 각각피드백 구조를 가지는 두 개의 인버터를 포함한다.
디코더(260)는 센스 증폭기(250)에서 출력되는 다수개의 결과(SA1∼SAk)를 디코딩하여 최종값(Bit 1∼Bit L)을 출력한다.
상기 종래의 멀티 레벨 비휘발성 메모리 센싱장치는 종래의 투 레벨 비휘발성 메모리 센싱장치의 종작과 동일하나 멀티 레벨(k+1개)을 센싱 하기 위하여 레퍼런스 셀에레이(240)를 다수개의 레퍼런스 셀(Ref Cell 1∼Ref Cell k)로 구성하여 k개의 각각 서로 다른 레퍼런스 전압을 프로그램한다. 그리고 읽기 동작시 다수개의 클럭신호(CLK1∼CLKk)가 순차적으로 인에이블되면 다수개의 레퍼런스 셀(Ref Cell 1∼Ref Cell k)의 전하 레벨과 메인 셀(MC)의 전하 레벨을 입력받은 센스 증폭기(250)는 레퍼런스 셀에레이(240)의 멀티 레벨과 메인 셀(MC)의 레벨을 비교하여 다수개의 래치부(151)에 저장한다. 상기 다수개의 클럭신호(CLK1∼CLKk)에 의한 동작이 순차적으로 완료되면 그 결과(SA1∼SAk)를 디코더(260)로 출력한다. 디코더(260)는 센스 증폭기(250)에서 출력되는 다수개의 결과(SA1∼SAk)를 디코딩하여 메인셀(MC)의 데이터값을 판별하여 최종값(Bit 1∼Bit L)을 출력한다.
그러나 상술한 종래의 기술인 투 레벨 메모리 센싱장치나 멀티 레벨 메모리센싱장치 모두 메인셀 프로그램이나 레퍼런스 셀 프로그램, 메인 셀의 읽기나 레퍼런스 셀 읽기 동작을 위하여 각각 별도의 프로그램 제어수단과 읽기 제어 수단등을 가지는 콘트롤 장치를 필요로 한다. 프로그램시 프로그램 수단을 이용하여 레퍼런스 셀을 프로그램하는 경우 프로그램 제어 수단이 가지는 전압강하(voltage offset)가 존재하게 된다. 이 전압강하는 제작과정의 변화나 온도, 압력등과 같은 요인에 의하여 발생하게 되는데 레퍼런스 셀 프로그램시 프로그램 제어 수단의 전압강하는 그대로 반영된다. 그리고 읽기 제어 수단을 이용하여 레퍼런스 셀을 읽을 경우에도 읽기 제어 수단이 가지는 전압강하요인이 레퍼런스 셀의 전압에 영향을 미처 센싱시 마진(margin)을 축소시킨다. 이는 기본적으로 읽기 마진이 투 레벨 메모리 센싱장치보다 적은 멀티 레벨 메모리 센싱장치에서는정확한 읽기 동작을 실패하는직접적인원인이 될 수 있다.
따라서 본 발명은 상기 종래기술의 문제점을 해결하기 위하여 안출된 것으로 메인 셀 또는 레퍼런스 셀에 반영되는 전압강하(voltage offset)를 상쇄시켜 읽기 동작시 센싱 마진을 확보할 수 있는 레퍼런스 구조를 개선한 비휘발성 메모리 센싱장치 및 방법에 관한 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 비휘발성 메모리 센싱장치에 있는 메인 셀부와 프로그램 레퍼런스 셀부와 읽기 레퍼런스 셀부를 포함한다. 상기 프로그램 레퍼런스 셀부와 읽기 레퍼런스 셀부의 프로그램 동작 또는 읽기 동작시 셀의 드레인이나 소오스 전압을 일정 레벨로 조정하는 수단을 공유하도록 구성한다.
상기 메인 셀부는 워드라인 구동신호를 각각 인가받는 다수개의 메인 셀을 가지는 메인 셀 어레이와 상기 메인 셀 에레이에 직렬로 연결되어 다수개의 메인 셀중 하나를 선택하도록 스위칭하는 다수개의 메인 셀 선택 신호(YG0-YGn)를 각각 입력받는 다수개의 스위치와, 프로그램바이어스전압(PRBIAS)를 인가받아 메인 셀의 드레인 전압을 일정하게 유지시켜주는 메인셀 비트 라인 전압조정기와, 상기 메인셀 비트 라인 전압조정기의 출력과전압소오스(VPD) 사이에 연결되어 메인셀의 상태를 출력하는 센스로드와 상기 센스로드의 출력(SENSE)과 레퍼런스 전압(RDREF)을 입력받아 비교출력하는 센스엠프를 포함하고,
상기 프로그램 레퍼런스 셀부는 프로그램 레퍼런스 워드라인 구동신호를 각각 인가받는 하나 이상의 프로그램 레퍼런스 셀과 리드바이어스전압(RDBIAS)를 인가받아 상기 프로그램 레퍼런스 셀의 드레인 전압을전압소오스(VDD)이하의 레벨로 조정하는 프로그램 셀 전압조정기와 상기 프로그램 셀 전압조정기의 출력에 직렬로 연결되어 프로그램 래퍼런스 셀중 하나를 선택하도록 스위칭하는 다수개의 프로그램 셀 게이트 선택 신호(PYG0-PYGn)를 인가받는 다수개의 스위치와 프로그램바이어스전압(PRBIAS)를 인가받아 프로그램 레퍼런스 셀을 프로그램 또는 읽기 동작시 드레인 전압을 조건맞는 일정전압으로 유지시켜주는 프로그램 셀 비트 라인 전압조정기와 상기 프로그램 셀 비트 라인 전압조정기의 출력과전압소오스(VPD) 사이에 연결되어 프로그램 레퍼런스 셀의 상태를 출력하는 프로그램 레퍼런스 셀 로드와 상기 프로그램 레퍼런스 셀 로드의 출력인 (pgmbias)과 프로그램레퍼런스전압(PGMREF)을 비교하여 프로그램중지신호(PFPMEND)를 출력하는 제 1 비교기를 포함하며,
상기 읽기 레퍼런스 셀부는 읽기 레퍼런스 워드라인 구동신호를 각각 인가받는 하나 이상의 읽기 레퍼런스 셀과 상기 프로그램 레퍼런스 셀부의 프로그램 셀 전압조정기의 출력을 입력받고 상기 읽기 레퍼런스 셀에 직렬로 연결되어 읽기 래퍼런스 셀중 하나를 선택하도록 스위칭하는 다수개의 읽기 셀 게이트 선택 신호(RYG0-RYGn)를 각각 입력받는 다수개의 스위치와 프로그램바이어스전압(PRBIAS)의 인가받아 읽기 레퍼런스 셀을 프로그램 또는 읽기 동작시 드레인 전압을 조건이 맞는 일정전압으로 유지시켜주는 읽기 셀 비트 라인 전압조정기와 상기 읽기 셀 비트 라인 전압조정기의 출력과전압소스(VPD)사이에 연결되어 레퍼런스 전압(RDREF)을 출력하는 읽기 레퍼런스 셀 로드와 상기 레퍼런스 전압(RDREF)과 프로그램 레퍼런스 셀 로드의 출력(pgmbias)을 비교하여 읽기프로그램중지신호(RFPMEND)를 출력하는 제 2 비교기를 포함한다.
또 다른 발명인 본 발명에 따른 비휘발성 메모리 센싱 방법은전압소오스(VPD)과전압소오스(VDD)을 인가하는 메모리 센싱장치를 구동시키는 단계와, 프로그램 레퍼런스 셀(PFC)을 프로그램하는 단계와, 읽기 레퍼런스 셀(RFC)을 프로그램하기 위한 프로그램 레퍼런스 셀 바이어스전압(pgmbias)을 발생시키는 단계와, 읽기 레퍼런스 셀(RFC)을 프로그램하는 단계와, 메인 셀(MC)을 프로그램 하기 위한 기준전압(rdref)을 발생시키는 단계와, 메인 셀(MC)을 프로그램 단계와, 메인 셀(MC)에 저장된 정보를 읽는 단계를 포함한다.
도 1은 종래의 투 레벨 비휘발성 메모리 센싱장치의 회로도.
도 2는 종래의 멀티 레벨 비휘발성 메모리 센싱장치의 회로도.
도 3은 본 발명에 따른 투 레벨 비휘발성 메모리 센싱장치의 회로도.
도 4는 본 발명에 따른 멀티 레벨 비휘발성 메모리 센싱장치의 회로도.
도 5는 본 발명의 다른 실시예에 따른 투 레벨 비휘발성 메모리 센싱장치의 회로도.
도 6은 본 발명에 따른 비휘발성 메모리 센싱 방법의 전체동작 흐름도.
도 7은 도 6의 프로그램 레퍼런스 셀 프로그램 단계의 구체적 흐름도.
도 8은 도 6의 프로그램 레퍼런스 셀 바이어스전압(pgmbias) 발생단계의 구체적 흐름도.
도 9는 도 6의 읽기 레퍼런스 셀 프로그램 단계의 구체적 흐름도.
도 10은 도 6의 메인 셀 프로그램을 위한 기준전압발생 단계의 구체적 흐름도.
도 11은 도 6의 메인 셀 프로그램 단계의 구체적 흐름도.
도 12는 도 6의 메인 셀 읽기 단계의 구체적 흐름도.
* 도면의 주요부분에 대한 부호설명 *
110, 210 : 메인 셀 에레이 120 : 레퍼런스 셀 콘트롤부
130 : 전압 클램프 140, 240 : 레퍼런스 셀 에레이
150, 250 : 센스 증폭기 260 : 디코더
1000,3900: 레퍼런스 셀부 1500, 4500 : 메인 셀부
2000 : 멀티 레벨 메인 셀부 3000 : 멀티 레벨 레퍼런스 셀부
900, 4000: 읽기 레퍼런스부800, 3800: 프로그램 레퍼런스부
1111, 2222 : 프로그램 셀 전압조정기
850, 950, 1555, 2111, 4555, 3950, 3850 : 비트라인 전압 조절기
870, 970, 3870, 3970 : 비교기
1566, 2333, 2444, 2555, 4566 : 센스 증폭기
이하 도면을 참고하여 본 발명의 구성 및 동작을 상세히 설명한다.
도 3은 본 발명에 따른 투 레벨 비휘발성 메모리 센싱장치의 회로도이다.
본 발명에 따른 투 레벨 비휘발성 메모리 센싱장치는 메인 셀부(1500)와 레퍼런스 셀부(1000)로 구성된다.
레퍼런스 셀부(1000)는 프로그램 동작 또는 읽기 동작시 셀의 드레인이나 소오스 전압을 일정 레벨로 조정하는 수단을 공유하는 프로그램 레퍼런스 셀부(800)와 읽기 레퍼런스 셀부(900)로 구성된다.
메인 셀부(1500)는 워드라인 구동신호(WL)를 각각 인가받는 다수개의 메인 셀(MC)을 포함하는 메인셀 어레이(150)과 메인 셀 어레이(150)에 직렬로 연결되어 다수개의 메인 셀(MC)중 하나를 선택하도록 스위칭하는 다수개의 메인 셀 선택 신호(YG0-YGn)를 각각 입력받는 다수개의 메인 셀 스위치(NM100-NM10n)와, 프로그램바이어스전압(PRBIAS)를 인가받아 메인 셀(MC)로 연결되는 비트라인전압을 일정하게 유지시켜주는 메인셀 비트 라인 전압조정기(1555)와, 메인셀 비트 라인 전압조정기(1555)의 출력과전압소오스(VPD) 사이에 연결되어 메인셀의 상태를 출력하는 센스로드(MP101)와, 센스로드의 출력(SENSE)과 레퍼런스 전압(RDREF)을 입력받아 비교출력하는 센스엠프(1566)를 포함한다.
프로그램 레퍼런스 셀부(800)는 프로그램 레퍼런스 워드라인 구동신호(PWL)를 각각 인가받는 하나 이상의 프로그램 레퍼런스 셀(PFC)과, 리드바이어스전압(RDBIAS)를 인가받아 프로그램 레퍼런스 셀(PFC)의 드레인 전압을전압소오스(VDD)이하의 레벨로 조정하는 프로그램 셀 전압조정기(1111)와,
상기 프로그램 셀 전압조정기(1111)의 출력에 직렬로 연결되어 프로그램 래퍼런스 셀(PFC)중 하나를 선택하도록 스위칭하는 다수개의 프로그램 셀 게이트 선택 신호(PYG0-PYGn)를 인가받는 다수개의 프로그램 셀 스위치(MN120-MN12n)와 프로그램바이어스전압(PRBIAS)를 인가받아 프로그램 레퍼런스 셀(PFC)을 프로그램 또는 읽기 동작시비트라인전압을 조건맞는 일정전압으로 유지시켜주는 프로그램 셀 비트 라인 전압조정기(850)와 상기 프로그램 셀 비트 라인 전압조정기(850)의 출력과전압소오스(VPD) 사이에 연결되어 프로그램 레퍼런스 셀 바이어스전압(pgmbias)을 출력하는 프로그램 레퍼런스 셀 로드(MP103)와 상기 프로그램 레퍼런스 셀 바이어스전압(pgmbias)과 프로그램레퍼런스전압(PGMREF)을 비교하여 프로그램중지신호(PFPMEND)를 출력하는 제 1 비교기(870)를 포함한다.
읽기레퍼런스 셀부(900)는 읽기 레퍼런스 워드라인 구동신호(RFC)를 각각 인가받는 하나 이상의 읽기 레퍼런스 셀(PFC)과 상기 프로그램 레퍼런스 셀부(800)의 프로그램 셀 전압조정기(1111)의 출력을 입력받고 상기 읽기 레퍼런스 셀(RFC)에 직렬로 연결되어 읽기 래퍼런스 셀(RFC)중 하나를 선택하도록 스위칭하는 다수개의 읽기 셀 게이트 선택 신호(RYG0-RYGn)를 각각 입력받는 다수개의 읽기 레퍼런스 셀 스위치(MN110-MN11n)와 프로그램바이어스전압(PRBIAS)의 인가받아 읽기 레퍼런스 셀(RFC)을 프로그램 또는 읽기 동작시비트라인전압을 조건맞는 일정전압으로 유지시켜주는 읽기 셀 비트 라인 전압조정기(950)와 상기 읽기 셀 비트 라인 전압조정기(950)의 출력과전압소오스(VPD)사이에 연결되어 레퍼런스 전압(RDREF)을 출력하는 읽기 레퍼런스 셀 로드(MP102)와 상기 레퍼런스 전압(RDREF)과 프로그램 레퍼런스 셀 로드의 출력(pgmbias)을 비교하여 읽기프로그램중지신호(RFPMEND)를 출력하는 제 2 비교기(970)를 포함한다.
메인셀 비트 라인 전압조정기(1555)는 프로그램바이어스전압(PRBIAS)은 양(+)단자로 입력되고 다수개의 메인 셀 스위치(MN100-MN10n)를 통하여메인셀(MC)의 드레인으로인가되는비트라인전압은 음(-)단자로 입력되며전압소오스(VPD)가인가되어 메인셀 전압조정신호(reg1)를 출력하는 제1OP엠프(OPA1)와, 드레인에는 메인 셀 스위치쪽에 연결되고 소오스는 센스로드(MP101)쪽에 연결되며 게이트에는 메인셀 전압조정신호(reg1)가 인가되는 NMOS트랜지스터(MN1)로 구성된다.
센스엠프(1566)는 센스로드의 출력(SENSE)는 음(-)단자에 입력되고 레퍼런스 전압(rdref)은 양(+)단자에 입력받으며전압소오스(VPD)가 인가되어 그 결과(SAOUT)를 출력하는 제2OP엠프(OPA2)로 구성된다.
프로그램 셀 비트 라인 전압조정기(850)는프로그램바이어스전압(PRBIAS)은 양(+)단자로 입력되고 다수개의 프로그램 셀 스위치(MN120-MN12n)를 통하여프로그램 레퍼런스 셀의 드레인으로인가되는비트라인전압은 음(-)단자로 입력되며전압소오스(VPD)가인가되어 프로그램 셀 전압조정신호(reg3)를 출력하는 제5OP엠프(OPA5)와, 드레인은 NMOS스위치쪽에 연결되고 소오스는 프로그램 레퍼런스 셀 로드(MP103)쪽에 연결되며 게이트에는 프로그램 셀 전압조정신호(reg3)가 인가되는 NMOS트랜지스터(MN3)로 구성된다.
읽기 셀 비트 라인 전압조정기(950)는 프로그램바이어스전압(PRBIAS)은 양(+)단자로 입력되고 다수개의 읽기 레퍼런스 셀 스위치(MN110-MN11n)를 통하여읽기 레퍼런스 셀(RFC)의 드레인으로인가되는비트라인전압은 음(-)단자로 입력되며전압소오스(VPD)가인가되어 읽기 셀 전압조정신호(reg2)를 출력하는 제3OP엠프(OPA3)와, 드레인은 읽기 레퍼런스 셀 스위치(MN110-MN11n)쪽에 연결되고 소오스는 읽기 레퍼런스 셀 로드(MP102)쪽에 연결되며 게이트에는 프로그램 셀 전압조정신호(reg2)가 인가되는 NMOS트랜지스터(MN2)로 구성된다.
제 1 비교기(870)는 상기 프로그램 레퍼런스 셀 바이어스전압(pgmbias)은 음(-)단자에 입력되고 프로그램레퍼런스전압(PGMREF)은 양(+)단자에 입력받으며전압소오스(VPD)가 인가되어 프로그램중지신호(PFPMEND)를 출력하는 제6OP엠프(OPA6)로 구성된다.
제 2 비교기(970)는 상기 프로그램 레퍼런스 셀 바이어스전압(pgmbias)은 양(+)단자에 입력되고 레퍼런스 전압(rdref)은 음(-)단자에 입력받으며 내부공급전압(VPD)이 인가되어 읽기프로그램중지신호(RFPMEND)를 출력하는 제4OP엠프(OPA4)로 구성된다.
프로그램 셀 전압조정기(1111)는 프로그램 레퍼런스 셀(PFC)의 드레인 전압은 음(-)의 단자에 입력받고 리드바이어스전압(RDBIAS)은 양(+)의 단자에 입력받으며 외부공급전압(VDD)을 인가받아 전압조정신호(reg4)를 출력하는 OP엠프와, 소오스와 드레인이 각각 프로그램 셀 스위치(MN120-MN12n)중의 하나와 공통이고 전압조정신호(reg4)를 게이트에 인가받는 NMOS트랜지스터(NM4)로 구성된다.
상기 센스로드(MP101), 프로그램 레퍼런스 셀 로드(MP103) 및 읽기 레퍼런스 셀 로드(MP102)는 소오스에전압소오스(VPD)가 인가되며 게이트와 드레인이 공통인 각각의 PMOS트랜지스터로 구성된다.
도 4는 본 발명에 따른 멀티 레벨 비휘발성 메모리 센싱장치의 회로도이다.
본 발명에 따른 멀티 레벨 비휘발성 메모리 센싱장치는 멀티 메인 셀부(2000)와 멀티 레퍼런스 셀부(3000)로 구성된다.
멀티 레퍼런스 셀부(3000)는 각각 서로 다른 다수개의 기준전압(rdref 1-rdref n)을 각각 출력하는 다수개의 레퍼런스 셀부(1000)를 포함한다.
멀티 메인 셀부(2000)는 워드라인 구동신호(WL)를 각각 인가받는 다수개의 메인 셀(MC)에 직렬로 연결되어 다수개의 메인 셀(MC)중 하나를 선택하도록 스위칭하는 다수개의 메인 셀 선택 신호(YG0-YGn)를 각각 입력받는 다수개의 멀티 메인 셀 스위치(NM200-NM20n)와, 프로그램바이어스전압(PRBIAS)를 인가받아 메인 셀(MC)의 드레인으로 인가되는 비트라인전압을 일정하게 유지시켜주는 멀티 메인셀 비트 라인 전압조정기(2111)와, 멀티 메인셀 비트 라인 전압조정기(2111)의 출력과 내부공급전압(VPD) 사이에 연결되어 메인셀의 상태를 출력하는 센스로드(MP201)와, 센스로드의 출력(SENSE)과 상기 다수개의 레퍼런스 전압(rdref 1-rdref n)을 각각 입력받아 비교출력하는 다수개의 센스엠프(2333)(2444)(2555)를 포함한다.
도 5는 본 발명의 다른 실시예에 따른 투 레벨 비휘발성 메모리 센싱장치의 회로도이다.
본 발명의 다른 실시예에 따른 투 레벨 비휘발성 메모리 센싱장치는 메인 셀부(4500)와 레퍼런스 셀부(4000)로 구성된다.
레퍼런스 셀부(4000)는 프로그램 동작 또는 읽기 동작시 셀의 드레인이나 소오스 전압을 일정 레벨로 조정하는 수단을 공유하는 프로그램 레퍼런스 셀부(3800)와 읽기 레퍼런스 셀부(3900)로 구성된다.
메인 셀부(4500)는 워드라인 구동신호(WL)를 각각 인가받는 다수개의 메인 셀(MC)을 포함하는 메인셀 어레이(450)과 메인 셀 어레이(450)에 직렬로 연결되어 다수개의 메인 셀(MC)중 하나를 선택하도록 스위칭하는 다수개의 메인 셀 선택 신호(YG0-YGn)를 각각 입력받는 다수개의 메인 셀 스위치(NM400-NM40n)와, 프로그램바이어스전압(PRBIAS)를 인가받아 메인 셀(MC)의 드레인으로인가되어 비트라인전압을 일정하게 유지시켜주는 메인셀 비트 라인 전압조정기(4555)와, 메인셀 비트 라인 전압조정기(4555)의 출력과전압소오스(VPD) 사이에 연결되어 메인셀(MC)의 상태를 출력하는 센스로드(MP301)와, 센스로드의 출력(SENSE)과 레퍼런스 전압(RDREF)을 입력받아 비교출력하는 센스엠프(4566)를 포함한다.
프로그램 레퍼런스 셀부(3800)는 프로그램 레퍼런스 워드라인 구동신호(PWL)를 각각 인가받는 하나 이상의 프로그램 레퍼런스 셀(PFC)과, 리드바이어스전압(RDBIAS)을 인가받아 프로그램 레퍼런스 셀(PFC)의 드레인 전압을 외부공급전압(VDD)이하의 레벨로 조정하는 프로그램 셀 전압조정기(2222)와,
상기 프로그램 셀 전압조정기(2222)의 출력에 직렬로 연결되어 프로그램 래퍼런스 셀(PFC)중 하나를 선택하도록 스위칭하는 다수개의 프로그램 셀 게이트 선택 신호(PYG0-PYGn)를 인가받는 다수개의 프로그램 셀 스위치(MN440-MN44n)와 프로그램바이어스전압(PRBIAS)를 인가받아 프로그램 레퍼런스 셀(PFC)을 프로그램 또는 읽기 동작시 드레인 전압을 조건맞는 일정전압으로 유지시켜주는 프로그램 셀 비트 라인 전압조정기(3850)와 상기 프로그램 셀 비트 라인 전압조정기(3850)의 출력과전압소오스(VPD) 사이에 연결되어 프로그램 레퍼런스 셀 바이어스전압(pgmbias)을 출력하는 프로그램 레퍼런스 셀 로드와 상기 프로그램 레퍼런스 셀 바이어스전압(pgmbias)과 프로그램레퍼런스전압(PGMREF)을 비교하여 프로그램중지신호(PFPMEND)를 출력하는 제 1 비교기(3870)를 포함한다.
읽기레퍼런스 셀부(3900)는 읽기 레퍼런스 워드라인 구동신호(RFC)를 각각 인가받는 하나 이상의 읽기 레퍼런스 셀(PFC)과 상기 프로그램 레퍼런스 셀부(3800)의 프로그램 셀 전압조정기(2222)의 출력을 입력받고 상기 읽기 레퍼런스 셀(RFC)에 직렬로 연결되어 읽기 래퍼런스 셀(RFC)중 하나를 선택하도록 스위칭하는 다수개의 읽기 셀 게이트 선택 신호(RYG0-RYGn)를 각각 입력받는 다수개의 읽기 레퍼런스 셀 스위치(MN420-MN42n)와 프로그램바이어스전압(PRBIAS)의 인가받아 읽기 레퍼런스 셀(RFC)을 프로그램 또는 읽기 동작시 드레인으로 인가되는 비트라인전압을 조건맞는 일정전압으로 유지시켜주는 읽기 셀 비트 라인 전압조정기(3950)와 상기 읽기 셀 비트 라인 전압조정기(3950)의 출력과전압소오스(VPD)사이에 연결되어 레퍼런스 전압(RDREF)을 출력하는 읽기 레퍼런스 셀 로드와 상기 레퍼런스 전압(RDREF)과 프로그램 레퍼런스 셀 로드의 출력(pgmbias)을 비교하여 읽기프로그램중지신호(RFPMEND)를 출력하는 제 2 비교기(3970)를 포함한다.
메인셀 비트 라인 전압조정기(1555)는 프로그램바이어스전압(PRBIAS)은 양(+)단자로 입력되고 다수개의 메인 셀 스위치(MN400-MN40n)를 통하여 인가되는 메인 셀(MC)의 드레인으로 인가되는 비트라인전압은 음(-)단자로 입력되며전압소오스(VDD)가 인가되어 메인셀 전압조정신호(reg1)를 출력하는 제101OP엠프(OPA101)와, 드레인에는 메인 셀 스위치쪽에 연결되고 소오스는 센스 로드쪽에 연결되며 게이트에는 메인셀 전압조정신호(reg1)가 인가되는 PMOS트랜지스터(PN311)로 구성된다.
센스엠프(4566)는 센스로드의 출력(SENSE)는 음(-)단자에 입력되고 레퍼런스 전압(rdref)은 양(+)단자에 입력받며전압소오스(VPD)가 인가되어 그 결과(SAOUT)를 출력하는 제102OP엠프(OPA102)로 구성된다.
프로그램 셀 비트 라인 전압조정기(850)는프로그램바이어스전압(PRBIAS)은 양(+)단자로 입력되고 다수개의 프로그램 셀 스위치(MN440-MN44n)를 통하여 인가되는 프로그램 레퍼런스 셀의 드레인으로 인가되는 비트라인전압은 음(-)단자로 입력되며전압소오스(VDD)가 인가되어 프로그램 셀 전압조정신호(reg3)를 출력하는 제105OP엠프(OPA105)와, 드레인은 프로그램 셀 스위치(MN440)의 드레인쪽에 연결되고 소오스는 프로그램 레퍼런스 셀 로드쪽에 연결되며 게이트에는 읽기 셀 전압조정신호(reg3)가 인가되는 PMOS트랜지스터(PN313)로 구성된다.
읽기 셀 비트 라인 전압조정기(3950)는 프로그램바이어스전압(PRBIAS)은 양(+)단자로 입력되고 다수개의 읽기 레퍼런스 셀 스위치(MN420-MN42n)를 통하여 인가되는 읽기 레퍼런스 셀(RFC)의 드레인으로 인가되는 비트라인전압은 음(-)단자로 입력되며전압소오스(VDD)가 인가되어 프로그램 셀 전압조정신호(reg2)를 출력하는 제103OP엠프(OPA1053)와, 드레인은 읽기 레퍼런스 셀 스위치(MN420-MN2n)쪽에 연결되고 소오스는 읽기 레퍼런스 셀 로드쪽에 연결되며 게이트에는 읽기 셀 전압조정신호(reg2)가 인가되는 PMOS트랜지스터(PN312)로 구성된다.
제 1 비교기(3870)는 상기 프로그램 레퍼런스 셀 바이어스전압(pgmbias)은 음(-)단자에 입력되고 프로그램레퍼런스전압(PGMREF)은 양(+)단자에 입력받으며전압소오스(VPD)가 인가되어 프로그램중지신호(PFPMEND)를 출력하는 제106OP엠프(OPA106)로 구성된다.
제 2 비교기(3970)는 상기 프로그램 레퍼런스 셀 바이어스전압(pgmbias)은 양(+)단자에 입력되고 레퍼런스 전압(rdref)은 음(-)단자에 입력받으며전압소오스(VPD)가 인가되어 읽기프로그램중지신호(RFPMEND)를 출력하는 제104OP엠프(OPA104)로 구성된다.
프로그램 셀 전압조정기(2222)는 프로그램 레퍼런스 셀(PFC)의 드레인 전압은 음(-)의 단자에 입력받고 리드바이어스전압(RDBIAS)은 양(+)의 단자에 입력받으며전압소오스(VDD)를 인가받아 전압조정신호(reg4)를 출력하는 제107OP엠프(OPA107)와, 소오스와 드레인이 각각 프로그램 셀 스위치(MN440-MN44n)중의 하나와 공통이고 전압조정신호(reg4)를 게이트에 인가받는 NMOS트랜지스터(NM300)로 구성된다.
상기 센스로드, 프로그램 레퍼런스 셀 로드 및 읽기 레퍼런스 셀 로드는 소오스에전압소오스(VPD)가 인가되며 게이트와 드레인이 공통인 각각의 PMOS트랜지스터(MP301)(MP303)(MP302)로 구성된다.
상기 제 3 도에 나타낸 본 발명에 따른 투 레벨 비휘발성 메모리 센싱장치를 이용한 비휘발성 메모리 센싱방법을 상세히 설명한다.
도 6은 본 발명에 따른 비휘발성 메모리 센싱 방법의 전체동작 흐름도이다.
본 발명에 따른 비휘발성 메모리 센싱 방법의 순서는 다음과 같다.
먼저 내부공급전압(VPD)과 외부공급전압(VDD)을 인가하는 메모리 센싱장치를 구동시킨후(단계1),
프로그램 레퍼런스 셀(PFC)을 프로그램한다.(단계2)
이후 읽기 레퍼런스 셀(RFC)을 프로그램하기 위하여 프로그램 레퍼런스 셀 바이어스전압(pgmbias)을 발생시킨다.(단계3)
다음으로 읽기 레퍼런스 셀(RFC)을 프로그램한다.(단계4)
메인 셀(MC)을 프로그램 하기 위한 기준전압(rdref)을 발생시킨다.(단계5) 이후 상기 발생된 기준전압(rdref)을 이용하여 메인 셀(MC)을 프로그램 한다.(단계6)
마지막으로 메인 셀(MC)에 저장된 정보를 읽어낸다.(단계7)
도 7은 도 6의 프로그램 레퍼런스 셀 프로그램 단계의 구체적 흐름도이다.
상기 프로그램 레퍼런스 셀(PFC)을 프로그램하는 (단계2)는 다음과 같다.
전압소오스(VPD)가전압소오스(VDD)보다 하이레벨로 인가되고, 제 1 비교기(870)에는 프로그램레퍼런스전압(PGMREF)이 인가되고 프로그램 레퍼런스 셀(PFC)의 프로그램셀 비트라인 전압조정기(850)의 양(+)의 단자에는 6V의 프로그램바이어스전압(PRBIAS)이 공급된다.(단계2a)
상기 인가되는 신호에 의하여 제5OP엠프와 제6OP엠프는 구동되고 제7OP엠프는 구동되지 않는다.(단계2b)
하나 이상의 프로그램 레퍼런스 셀(PFC)의 비트 라인 경로를 위하여 다수개의 프로그램 셀 게이트 선택 신호(PYG0-PYGn-1)가 선택적으로 '하이'레벨로 인가되어 다수개의 프로그램 셀 스위치(MN120-MN12n-1)를 선택 스위칭하여 턴-온시키며 프로그램 셀 게이트 선택 신호(PYGn)도 '하이'레벨로 인가되어 프로그램 셀 스위치(MN12n)을 턴-온되어 프로그램 레퍼런스 셀(PFC)의 드레인으로 인가되는 비트라인6V의 전압이 인가된다.(단계2c)
프로그램 레퍼런스 워드라인 구동신호(PWL)가 인가되어 프로그램 레퍼런스 셀(PFC)을 프로그램한다.(단계2d)
프로그램 레퍼런스 셀(PFC)이 프로그램됨에 따라 프로그램 레퍼런스 셀 바이어스전압(pgmbias)이 점차로 높아져 제 1 비교기(870)에 인가되면 프로그램중지신호(PFPMEND)를 '하이'레벨로 출력한다.(단계2e)
프로그램중지신호(PFPMEND)에 의하여 제5OP엠프의 구동을 중지시키고 NMOS트랜지스터(NM3)을 턴-오프시켜전압소오스(VPD)가 비트라인으로 인가되는 경로를차단하고동시에비트 라인에 공급된 전하를 제거하여 프로그램 레퍼런스 셀(PFC)이 원하는 레벨이상으로 프로그램되는 것을 방지하고 프로그램 레퍼런스 셀(PFC)의 프로그램을 중지시킨다.(단계2f)
도 8은 도 6의 프로그램 레퍼런스 셀 바이어스전압(pgmbias) 발생단계의 구체적 흐름도이다.
읽기 레퍼런스 셀(RFC)을 프로그램하기 위한 프로그램 레퍼런스 셀 바이어스전압(pgmbias)을 발생시키는 (단계3)는
전압소오스(VPD)가전압소오스(VDD)보다 하이레벨로 인가되고, 프로그램 레퍼런스 셀(PFC)의 프로그램 셀 비트 라인 전압조정기(850)에 6V의 프로그램바이어스전압(PRBIAS)이 공급되고 프로그램 셀 전압조정기(1111)에는 1.25V의 리드바이어스전압(RDBIAS)이 인가된다.(단계3a)
상기 인가되는 신호에 의하여 제5OP엠프와 제7OP엠프는 구동되고 제6OP엠프는 구동되지 않는다.(단계3b)
이후 프로그램 레퍼런스 셀(PFC)의 비트 라인 경로를 선택하는 다수개의 프로그램 셀 게이트 선택 신호(PYG0-PYGn-1)가 선택적으로 '하이'레벨로 인가되어 다수개의 프로그램 셀 스위치(MN120-MN12n-1)를 선택 스위칭하여 턴-온시키며 프로그램 셀 게이트 선택 신호(PYGn)은 '로우'레벨로 인가되어 프로그램 셀 스위치(MN12n)을 턴-오프된다.(단계3c)
프로그램 레퍼런스 워드라인 구동신호(PWL)가 인가하면 프로그램 레퍼런스 셀(PFC)은 프로그램되지 않으면서 일정한 직류 전류를셀의 소오스쪽으로 출력한다.(단계3d)
상기 프로그램 레퍼런스 셀(PFC)에서 출력되는 직류 전류는 프로그램 레퍼런스 셀(PFC)의 프로그램 셀 비트 라인 전압조정기(850)에 의하여비트라인이 레귤레이션되고있으므로 PMOS load를 통하여프로그램 레퍼런스 셀 바이어스전압(pgmbias)으로 변환 출력된다.(단계3e)
도 9은 도 6의 읽기 레퍼런스 셀 프로그램 단계의 구체적 흐름도이다.
상기 읽기 레퍼런스 셀(RFC)을 프로그램하는 (단계4)는 다음과 같다.
전압소오스(VPD)가전압소오스(VDD)보다 '하이'레벨로 인가되고, 프로그램 셀 비교기(970)에는 (단계3)에서 출력되는 프로그램 레퍼런스 셀 바이어스전압(pgmbias)이 양(+)의 단자에 입력되고 읽기 레퍼런스 셀(RFC)의 읽기 셀 비트 라인 전압조정기(950)의 양(+)의 단자에는 6V의 프로그램바이어스전압(PRBIAS)이 공급되어 읽기 셀 비트 라인 전압조정기(950)의 음(-)의 단자를 통하여 6V의 프로그램바이어스전압(PRBIAS)이 읽기 레퍼런스 셀(RFC)의 비트 라인 경로에 공급된다.(단계4a)
상기 인가되는 신호에 의하여 제3OP엠프와 제4OP엠프는 구동된다.(단계4b)
하나 이상의 읽기 레퍼런스 셀(RFC)의 비트 라인 경로를 위하여 다수개의 프로그램 셀 게이트 선택 신호(RYG0-RYGn)가 선택적으로 '하이'레벨로 인가되어 다수개의 읽기 레퍼런스 셀 스위치(MN110-MN11n)를 선택 스위칭하여 턴-온시켜 읽기 프로그램 레퍼런스 셀(RFC)의 드레인으로 인가되는 비트라인에 6V의 전압이 인가된다.(단계4c)
읽기 레퍼런스 워드라인 구동신호(RWL)가 인가되어 읽기 레퍼런스 셀(RFC)을 프로그램한다.(단계4d)
읽기 레퍼런스 셀(RFC)이 프로그램됨에 따라 읽기 레퍼런스 셀(RFC)의 바이어스 전압이 점차로 높아져 제 2 비교기(970)에 인가되면 읽기 프로그램중지신호(RFPMEND)를 '하이'레벨로 출력한다.(단계4e)
읽기 프로그램중지신호(RFPMEND)에 의하여 제3OP엠프의 구동을 중지시키고 NMOS트랜지스터(NM2)를 턴-오프시켜전압소오스(VPD)가 비트라인으로 인가되는 경로를차단하고동시에비트 라인에 공급된 전하를 제거하여 읽기 레퍼런스 셀(RFC)이 원하는 레벨이상으로 프로그램되는 것을 방지하고 읽기 레퍼런스 셀(RFC)의 프로그램을 중지시킨다.(단계4f)
도 10은 도 6의 메인 셀 프로그램을 위한 기준전압발생 단계의 구체적 흐름도이다.
메인 셀(MC)을 프로그램하기 위한 기준전압(rdref)을 발생시키는 (단계5)는
전압소오스(VPD)가전압소오스(VDD)보다 하이레벨로 인가되고, 읽기 레퍼런스 셀부(900)의 읽기 셀 비트 라인 전압조정기(950)에 6V의 프로그램바이어스전압(PRBIAS)이 공급되고 프로그램 셀 전압조정기(1111)에는 1.25V의 리드바이어스전압(RDBIAS)이 인가된다.(단계5a)
상기 인가되는 신호에 의하여 제3OP엠프와 제7OP엠프는 구동되고 제4, 제5 및 제6OP엠프는 구동되지 않는다. 또한 제3OP엠프와 제7OP엠프의 구동에 의하여 두 개의 NMOS트랜지스터(MN2)(MN4)가 턴온된다.(단계5b)
이후 읽기 레퍼런스 셀(RFC)의 비트 라인 경로를 선택하는 다수개의 프로그램 셀 게이트 선택 신호(RYG0-RYGn-1)가 선택적으로 '하이'레벨로 인가되어 다수개의 읽기 레퍼런스 셀 스위치(MN110-MN11n-1)를 선택 스위칭하여 턴-온시키며 프로그램 셀 게이트 선택 신호(PYGn)은 '로우'레벨로 인가되어 읽기 레퍼런스 셀 스위치(MN11n)는 오프시킨다. 또한 프로그램 레퍼런스 셀부(800)의 프로그램 셀 스위치(MN120-MN12n-1)는 모두 턴-오프시킨다.(단계5c)
이후 프로그램 레퍼런스 워드라인 구동신호(PWL)가 인가하면 프로그램 레퍼런스 셀(PFC)은 일정한 직류 전류를 읽기 레퍼런스 셀부(900)의 비트 라인 경로로 출력한다.(단계5d)
상기 프로그램 레퍼런스 셀(PFC)에서 출력되는 직류 전류는 읽기 레퍼런스셀부(900)의 읽기 셀 비트 라인 전압조정기(950)를 통하여 기준전압(rdref)으로 변환 출력된다.(단계5e)
도 11은 도 6의 메인 셀 프로그램 단계의 구체적 흐름도이다.
상기 메인 셀(MC)을 프로그램하는 (단계6)은 다음과 같다.
전압소오스(VPD)가전압소오스(VDD)보다 하이레벨로 인가되고, 센스엠프(1566)에는 (단계5)에서 출력되는 기준전압(rdref)이 인가되고 메인셀 비트 라인 전압조정기(950)의 양(+)의 단자에는 6V의 프로그램바이어스전압(PRBIAS)이 공급되어 메인셀 비트 라인 전압조정기(1555)의 음(-)의 단자를 통하여 6V의 프로그램바이어스전압(PRBIAS)이 메인 셀(MC)의 비트 라인 경로에 공급된다.(단계6a)
상기 인가되는 신호에 의하여 제1OP엠프와 제2OP엠프는 구동된다.(단계6b)
하나 이상의 메인 셀(MC)의 비트 라인 경로를 위하여 다수개의 메인 셀 게이 선택 신호(YG0-YGn)가 선택적으로 '하이'레벨로 인가되어 다수개의 메인 셀 스위치(MN100-MN10n)를 선택 스위칭하여 턴-온시켜 메인 셀(MC)의 드레인으로 인가되는 비트라인에 6V의 전압이 인가된다.(단계6c)
메인 셀 워드라인 구동신호(WL)가 인가되어 메인 셀(MC)을 프로그램한다.(단계6d)
메인 셀(MC)이 프로그램됨에 따라 메인 셀(MC)의 바이어스 전압이 점차로 높아져 센스엠프(1566)에 인가되면 센스엠프출력(SAOUT)을 '하이' 레벨로 출력한다.(단계6e)
센스엠프출력(SAOUT)에 의하여 제1OP엠프와 제2OP엠프의 구동을 중지시키면 NMOS트랜지스터(NM1)이 턴-오프되어전압소오스(VPD)가 비트라인으로 인가되는 경로를차단하고동시에비트 라인에 공급된 전하를 제거하여 메인 셀(MC)이 원하는 레벨이상으로 프로그램되는 것을 방지하고 메인 셀(MC)의 프로그램을 중지시킨다.(단계6f)
도 12는 도 6의 메인 셀 읽기 단계의 구체적 흐름도이다.
상기 메인 셀(MC)에 저장된 정보를 읽어내는 (단계7)은 다음과 같다.
전압소오스(VPD)와전압소오스(VDD)와 같은레벨로 인가되고, 프로그램바이어스전압(PRBIAS)이읽기 조건에 맞게공급되어 메인셀 비트 라인 전압조정기(1555) 및 읽기 셀 비트라인 전압조정기(950)에 인가된다.(단계7a)
상기 인가되는 신호에 의하여 제1OP엠프(OPA1)와 제2OP엠프(OPA2) 및 제3OP엠프(OPA3)은 구동되고 제4OP(OPA4)는 구동되지 않는다.(단계7b)
하나 이상의 메인 셀(MC)의 비트 라인 경로를 위하여 다수개의 메인 셀 게이트 선택 신호(YG0-YGn)가 선택적으로 '하이'레벨로 인가되어 다수개의 메인 셀 스위치(MN100-MN10n)를 선택 스위칭하여 턴-온시키고, 읽기 레퍼런스 셀(RFC)의 비트 라인 경로를 선택하는 다수개의 프로그램 셀 게이트 선택 신호(RYG0-RYGn)가 선택적으로 '하이'레벨로 인가되어 다수개의 읽기 레퍼런스 셀 스위치(MN110-MN11n)를 선택 스위칭하여 턴-온시킨다.(단계 7c)
메인 셀 워드라인 구동신호(WL)와 읽기 레퍼런스 워드라인 구동신호(RWL)가 인가되어 메인 셀(MC) 및 읽기 레퍼런스 셀 (RFC)가에 저장된 정보가 출력된다.(단계 7d)
상기 출력되는 메인 셀(MC)의 전류레벨이 전압으로 변환된 센스로드의 출력(SENSE)과, 읽기 레퍼런스 셀 (RFC)의 전류레벨이 읽기 셀 비트 라인 전압조정기(950)를 통하여 변환된 기준전압(rdref)이 센스엠프(1566)에 인가되면 상기 센스로드의 출력(SENSE)이 기준전압(rdref)보다 낮으면 센스엠프출력(SAOUT)은 로우'레벨을 출력하고 센스로드의 출력(SENSE)이 기준전압(rdref)보다 높으면 센스엠프출력(SAOUT)은 '하이' 레벨이 된다.(단계7e)
도 4는 본 발명에 따른 멀티 레벨 비휘발성 메모리 센싱장치의 동작과정은 상기 도 6내지 도 12의 과정과 거의 같으나 멀티 레퍼런스 셀부(3000)의 각각 서로 다른 다수개의 기준전압(rdref 1-rdref n)의 출력과 메인 셀(MC)의 출력레벨을 각각 비교하는 다수개의 센스엠프(2333)(2444)(2555)를 통하여 N 비트의 센스엠프출력(SAOUT1-SAOUT n)을 가진다.
도 5는 본 발명의 다른 실시예에 따른 투 레벨 비휘발성 메모리 센싱장치의 동작과정도 상기 제 3 도의 투 레벨 비휘발성 메모리 센싱장치와 거의 같지만 다른점이 있다면 메인셀 비트 라인 전압조정기(4555), 프로그램 셀 비트 라인 전압조정기(3850)및 읽기 셀 비트 라인 전압조정기(3950)의 게이트 소자를 PMOS트랜지스터로 구성하여전압소오스(VPD)의 레벨이 낮아지는 경우에도전압스윙마진을 크게하여센싱동작이 가능하다.
프로그램 셀 전압조정기만을 사용하여 레퍼런스 셀부는 프로그램 동작 또는 읽기 동작시 셀의 드레인이나 소오스 전압을 일정 레벨로 조정가능하므로, 동일한 프로그램 및 읽기 패스를 활용이 가능하여회로의 레이아웃면적이 감소하고, 또한전압강하를 제거할 수 있으며, 전압강하를 방지하므로 센스마진을 충분히 확보하는 것이 가능 할 뿐만아니라 센싱감도를 향상시키는 잇점을 가진다.
Claims (18)
- 메인 셀부와 한 개 이상의 레퍼런스 셀부를 포함하는 비휘발성 메모리 센싱장치는상기 메인 셀부는 워드라인 구동신호를 각각 인가받는 다수개의 메인 셀을 가지는 메인 셀 어레이와 상기 메인 셀 에레이에 직렬로 연결되어 다수개의 메인 셀중 하나를 선택하도록 스위칭하는 다수개의 메인 셀 선택 신호(YG0-YGn)를 각각 입력받는 다수개의 메인 셀 스위치와, 프로그램바이어스전압(PRBIAS)를 인가받아 메인 셀의 드레인으로 인가되는 비트라인전압을 일정하게 유지시켜주는 메인셀 비트 라인 전압조정기와, 상기 메인셀 비트 라인 전압조정기의 출력과 전압소오스(VPD) 사이에 연결되어 메인셀의 상태를 출력하는 센스로드와 상기 센스로드의 출력(SENSE)과 한 개 이상의 레퍼런스 전압(RDREF)을 각각 입력받아 비교출력(SAOUT)하는 한 개이상의 센스엠프로 구성되며,상기 레퍼런스 셀부는 프로그램 동작 또는 읽기 동작시 셀의 드레인이나 소오스 전압을 일정 레벨로 조정하는 수단을 공유하는 프로그램 레퍼런스 셀부와 읽기 레퍼런스 셀부로 구성되어 일정 레벨의 레퍼런스 전압(RDREF)을 출력하는 것이 특징인 비휘발성 메모리 센싱장치.
- 청구항 1에 있어서, 상기 레퍼런스 셀부는프로그램 레퍼런스 워드라인 구동신호를 각각 인가받는 하나 이상의 프로그램 레퍼런스 셀과 리드바이어스전압(RDBIAS)를 인가받아 상기 프로그램 레퍼런스 셀의 드레인 전압을 전압소오스(VDD)이하의 레벨로 조정하는 프로그램 셀 전압조정기와 상기 프로그램 셀 전압조정기의 출력에 직렬로 연결되어 프로그램 래퍼런스 셀중 하나를 선택하도록 스위칭하는 다수개의 프로그램 셀 게이트 선택 신호(PYG0-PYGn)를 인가받는 다수개의 프로그램 레퍼런스 셀 스위치와 프로그램바이어스전압(PRBIAS)를 인가받아 프로그램 레퍼런스 셀을 프로그램 또는 읽기 동작시 드레인 전압을 조건맞는 일정전압으로 유지시켜주는 프로그램 셀 비트 라인 전압조정기와 상기 프로그램 셀 비트 라인 전압조정기의 출력과 내부공급전압(VPD) 사이에 연결되어 프로그램 레퍼런스 셀의 상태인 프로그램 레퍼런스 셀 바이어스전압(pgmbias)을 출력하는 프로그램 레퍼런스 셀 로드와 상기 프로그램 레퍼런스 셀 바이어스전압(pgmbias)과 프로그램레퍼런스전압(PGMREF)을 비교하여 프로그램중지신호(PFPMEND)를 출력하는 제 1 비교기를 포함하는 프로그램 레퍼런스 셀부와,읽기 레퍼런스 워드라인 구동신호를 각각 인가받는 하나 이상의 읽기 레퍼런스 셀과 상기 프로그램 레퍼런스 셀부의 프로그램 셀 전압조정기의 출력을 입력받고 상기 읽기 레퍼런스 셀에 직렬로 연결되어 읽기 래퍼런스 셀중 하나를 선택하도록 스위칭하는 다수개의 읽기 셀 게이트 선택 신호(RYG0-RYGn)를 각각 입력받는 다수개의 읽기 레퍼런스 셀 스위치와 프로그램바이어스전압(PRBIAS)의 인가받아 읽기 레퍼런스 셀을 프로그램 또는 읽기 동작시 드레인으로 인가되는 비트라인전압을 조건맞는 일정전압으로 유지시켜주는 읽기 셀 비트 라인 전압조정기와 상기 읽기 셀 비트 라인 전압조정기의 출력과 내부공급전압(VPD)사이에 연결되어 레퍼런스 전압(RDREF)을 출력하는 읽기 레퍼런스 셀 로드와 상기 레퍼런스 전압(RDREF)과 프로그램 레퍼런스 셀 로드의 출력(pgmbias)을 비교하여 읽기프로그램중지신호(RFPMEND)를 출력하는 제 2 비교기를 포함하는 읽기 레퍼런스 셀부로 구성된 것이 특징인 비휘발성 메모리 센싱장치.
- 청구항 1에 있어서 메인셀 비트 라인 전압조정기는프로그램바이어스전압(PRBIAS)은 양(+)단자로 입력되고 다수개의 스위치를 통하여 인가되는 메인 셀의 드레인 전압은 음(-)단자로 입력되며 전압소오스(VPD)가 인가되어 메인셀 전압조정신호(reg1)를 출력하는 제1OP엠프와,소오스에는 메인 셀 스위치쪽에 연결되고드레인은센스로드쪽에 연결되며 게이트에는 메인셀 전압조정신호(reg1)가 인가되는 제 1 NMOS트랜지스터로 구성된 것이 특징인 비휘발성 메모리 센싱장치.
- 청구항 1에 있어서 센스엠프는,센스로드의 출력(SENSE)는 음(-)단자에 입력되고 레퍼런스 전압(rdref)은 양(+)단자에 입력받며전압소오스(VPD)가 인가되어 그 결과(SAOUT)를 출력하는 OP엠프로 구성된 것이 특징인 비휘발성 메모리 센싱장치.
- 청구항 2에 있어서 프로그램 셀 비트 라인 전압조정기는프로그램바이어스전압(PRBIAS)은 양(+)단자로 입력되고 다수개의 프로그램 레퍼런스 셀 스위치를 통하여 인가되는 프로그램 레퍼런스 셀의 드레인으로 인가되는 비트라인전압은 음(-)단자로 입력되며 내부공급전압(VDD)이 인가되어 프로그램 셀 전압조정신호(reg3)를 출력하는 제5OP엠프와,소오스는스위치쪽에 연결되고드레인에프로그램 레퍼런스 셀 바이어스전압(pgmbias)이 인가되며 게이트에는 읽기 셀 전압조정신호(reg3)가 인가되는 제 3 NMOS트랜지스터로 구성된 것이 특징인 비휘발성 메모리 센싱장치.
- 청구항 2에 있어서 제 1 비교기는,상기 프로그램 레퍼런스 셀 로드의 출력(pgmbias)은 음(-)단자에 입력되고프로그램레퍼런스전압(PGMREF)은 양(+)단자에 입력받며 전압소오스(VPD)가 인가되어 프로그램중지신호(PFPMEND)를 출력하는 제6OP엠프로 구성된 것이 특징인 비휘발성 메모리 센싱장치.
- 청구항 2에 있어서 읽기 셀 비트 라인 전압조정기는프로그램바이어스전압(PRBIAS)은 양(+)단자로 입력되고 다수개의 읽기 레퍼런스 셀 스위치를 통하여 인가되는 읽기 레퍼런스 셀의 드레인으로 인가되는 비트라인전압은 음(-)단자로 입력되며전압소오스(VPD)가 인가되어 읽기 셀 전압조정신호(reg2)를 출력하는 제3OP엠프와,소오스는읽기 레퍼런스 셀 스위치쪽에 연결되고드레인은읽기 레퍼런스 셀 로드쪽에 연결되며 게이트에는 읽기 셀 전압조정신호(reg2)가 인가되는 제 2 NMOS트랜지스터로 구성된 것이 특징인 비휘발성 메모리 센싱장치.
- 청구항 2에 있어서 제 2 비교기는,상기 프로그램 레퍼런스 셀 바이어스전압(pgmbias)은 양(+)단자에 입력되고 레퍼런스 전압(rdref)은 음(-)단자에 입력받며 내부공급전압(VPD)이 인가되어 읽기프로그램중지신호(RFPMEND)를 출력하는 제4OP엠프로 구성된 것이 특징인 비휘발성 메모리 센싱장치.
- 청구항 2에 있어서 프로그램 셀 전압조정기는프로그램 레퍼런스 셀(PFC)의 드레인 전압은 음(-)의 단자에 입력받고 리드바이어스전압(RDBIAS)은 양(+)의 단자에 입력받으며전압소오스(VDD)를 인가받아 전압조정신호(reg4)를 출력하는 제4OP엠프와,소오스와 드레인이 각각 프로그램 셀 스위치중의 하나와 공통이고, 둘중의 나머지 하나는 PRF셀의 드레인이나 소오스에 연결되며,전압조정신호(reg4)를 게이트에 인가받는 제 4 NMOS트랜지스터로 구성된 것이 특징인 비휘발성 메모리 센싱장치.
- 청구항 1 및 청구항 2에 있어서,센스로드, 프로그램 레퍼런스 셀 로드 및 읽기 레퍼런스 셀 로드는 소오스에전압소오스(VPD)가 인가되며 게이트와 드레인이 공통인 PMOS트랜지스터로 각각 구성된 것이 특징인 비휘발성 메모리 센싱장치.
- 청구항 3, 청구항 5, 및 청구항 7에 있어서 메인셀, 프로그램 셀 및 읽기 셀 비트 라인 전압조정기는각각의 제 1, 제 2, 및 제 3 NMOS트랜지스터를 각각 PMOS트랜지스터로 구성할 수도 있는 것이 특징인 비휘발성 메모리 센싱장치.
- 본 발명에 따른 비휘발성 메모리 센싱장치를 이용한 비휘발성 메모리 센싱장치 방법은전압소오스(VPD)와전압소오스(VDD)를 인가하여 메모리 센싱장치를 구동시키는 단계와(단계1),프로그램 레퍼런스 셀(PFC)을 프로그램하는 단계와(단계2),읽기 레퍼런스 셀(RFC)을 프로그램하기 위하여 프로그램 레퍼런스 셀 바이어스전압(pgmbias)을 발생시키는 단계와,(단계3)읽기 레퍼런스 셀(RFC)을 프로그램하는 단계와,(단계4)메인 셀(MC)을 프로그램 하기 위한 기준전압(rdref)을 발생시키는 단계와(단계5)상기 발생된 기준전압(rdref)을 이용하여 메인 셀(MC)을 프로그램 하는 단계와(단계6)메인 셀(MC)에 저장된 정보를 읽어내는 단계(단계7)를 포함하여 프로그램 레퍼런스 셀과 읽기 레퍼런스 셀의 프로그램 동작 또는 읽기 동작시 셀의 드레인이나 소오스 전압을 일정 레벨로 조정하는 방법을 공유하는 것이 특징인 특징인 비휘발성 메모리 센싱방법.
- 청구항 12에 있어서, 프로그램 레퍼런스 셀 프로그램 단계는전압소오스(VPD)가전압소오스(VDD)보다 하이레벨로 인가되고, 제 1 비교기에는 프로그램레퍼런스전압(PGMREF)이 인가되고 프로그램 레퍼런스 셀(PFC)의 프로그램 셀 비트 라인 전압조정기에 프로그램바이어스전압(PRBIAS)이 공급하는 단계와,상기 인가되는 신호에 의하여 제5OP엠프와 제6OP엠프는 구동되고 제7OP엠프는 구동되지 않는 단계와,하나 이상의 프로그램 레퍼런스 셀(PFC)의 비트 라인 경로를 위하여 다수개의 프로그램 셀 게이트 선택 신호를 선택적으로 인가되어 프로그램 셀 스위치을 턴-온되어 프로그램 레퍼런스 셀(PFC)의 드레인으로 인가되는 비트라인에 프로그램바이어스전압(PRBIAS)과 같은 레벨의 전압이 인가되는 단계와,프로그램 레퍼런스 워드라인 구동신호(PWL)가 인가되어 프로그램 레퍼런스 셀(PFC)을 프로그램하는 단계와,프로그램 레퍼런스 셀(PFC)이 프로그램됨에 따라 프로그램 레퍼런스 셀 바이어스전압(pgmbias)이 점차로 높아져 제 1 비교기에 인가되면 프로그램중지신호(PFPMEND)를 출력하는 단계와,프로그램중지신호(PFPMEND)에 의하여 제5OP엠프의 구동을 중지시켜전압소오스(VPD)가 비트라인으로 인가되는 경로를차단하고동시에비트 라인에 공급된 전하를 제거하여 프로그램 레퍼런스 셀(PFC)이 원하는 레벨이상으로 프로그램되는 것을 방지하고 프로그램 레퍼런스 셀(PFC)의 프로그램을 중지시키는 단계를 포함하는 것이 특징인 비휘발성 메모리 센싱방법.
- 청구항 12에 있어서, 읽기 레퍼런스 셀(RFC)을 프로그램하기 위한 프로그램 레퍼런스 셀 바이어스전압(pgmbias)을 발생시키는 단계는전압소오스(VPD)가전압소오스(VDD)보다 하이레벨로 인가되고, 프로그램 레퍼런스 셀(PFC)의 프로그램 셀 비트 라인 전압조정기에 프로그램바이어스전압(PRBIAS)이 공급되고 프로그램 셀 전압조정기에는 프로그램바이어스전압(PRBIAS)전압보다 현저히 낮은 리드바이어스전압(RDBIAS)이 인가되는 단계와,상기 인가되는 신호에 의하여 제5OP엠프와 제7OP엠프는 구동되고 제6OP엠프는 구동되지 않는 단계와,이후 프로그램 레퍼런스 셀(PFC)의 비트 라인 경로를 선택하는 다수개의 프로그램 셀 게이트 선택 신호가 선택적으로 인가되어다수개의 셀 게이트를스위칭하여 턴-온시켜 비트라인 경노를 여는 단계와,프로그램 레퍼런스 워드라인 구동신호(PWL)가 인가하면 프로그램 레퍼런스 셀(PFC)은 프로그램되지 않으면서 일정한 직류 전류를셀의 소오스쪽으로 출력하는 단계와,상기 프로그램 레퍼런스 셀(PFC)에서 출력되는 직류 전류는 프로그램 레퍼런스 셀(PFC)의 프로그램 셀 비트 라인 전압조정기에 의하여 프로그램 레퍼런스 셀 바이어스전압(pgmbias)으로 변환 출력하는 단계를 포함하는 것이 특징인 비휘발성 메모리 센싱방법.
- 청구항 12에 있어서, 상기 읽기 레퍼런스 셀(RFC)을 프로그램하는 단계는전압소오스(VPD)가전압소오스(VDD)보다 하이레벨로 인가되고, 프로그램 셀 비교기에는 청구항 11에서 출력되는 프로그램 레퍼런스 셀 바이어스전압(pgmbias)이 양(+)의 단자에 입력되고 읽기 레퍼런스 셀(RFC)의 읽기 셀 비트 라인 전압조정기의 양(+)의 단자에는 프로그램바이어스전압(PRBIAS)이 공급되어 읽기 셀 비트 라인 전압조정기의 음(-)의 단자를 통하여 프로그램바이어스전압(PRBIAS)이 읽기 레퍼런스 셀(RFC)의 비트 라인 경로에 공급되는 단계와,상기 인가되는 신호에 의하여 제3OP엠프와 제4OP엠프는 구동되는 단계와,하나 이상의 읽기 레퍼런스 셀(RFC)의 비트 라인 경로를 위하여 다수개의 프로그램 셀 게이트 선택 신호가 선택적으로 인가되어 다수개의 읽기 레퍼런스 셀 스위치를 선택 스위칭하여 턴-온시켜 읽기 프로그램 레퍼런스 셀(RFC)의 드레인으로 연결된 비트라인에 프로그램바이어스전압(PRBIAS)이 인가되는 단계와,읽기 레퍼런스 워드라인 구동신호(RWL)가 인가되어 읽기 레퍼런스 셀(RFC)을 프로그램하는 단계와,읽기 레퍼런스 셀(RFC)이 프로그램됨에 따라 읽기 레퍼런스 셀(RFC)의 바이어스 전압이 점차로 높아져 제 2 비교기에 인가되면 읽기 프로그램중지신호(RFPMEND)를 출력하는 단계와,읽기 프로그램중지신호(RFPMEND)에 의하여 제3OP엠프의 구동을 중지시켜전압소오스가 비트라인으로 연결되는 경로(VPD)를차단하고 비트 라인에 공급된 전하를 제거하여 읽기 레퍼런스 셀(RFC)이 원하는 레벨이상으로 프로그램되는 것을 방지하고 읽기 레퍼런스 셀(RFC)의 프로그램을 중지시키는 단계를 포함하는 것이 특징인 비휘발성 메모리 센싱 방법.
- 청구항 12에 있어서, 메인 셀(MC)을 프로그램하기 위한 기준전압(rdref)을 발생시키는 단계는전압소오스(VPD)가전압소오스(VDD)보다 하이레벨로 인가되고, 읽기 레퍼런스 셀부의 읽기 셀 비트 라인 전압조정기에 프로그램바이어스전압(PRBIAS)이 공급되고 프로그램 셀 전압조정기에는 프로그램바이어스전압(PRBIAS)보다 현저히 낮은 레벨의 리드바이어스전압(RDBIAS)이 인가되는 단계와,상기 인가되는 신호에 의하여 제3OP엠프와 제7OP엠프는 구동되고 제4, 제5 및 제6OP엠프는 구동되지 않고, 또한 제3OP엠프와 제7OP엠프의 구동에 의하여 두 개의 NMOS트랜지스터(MN2)(MN4)가 턴온되는 단계와,이후 읽기 레퍼런스 셀(RFC)의 비트 라인 경로를 선택하는 다수개의 프로그램 셀 게이트 선택 신호가 선택적으로 인가되어 다수개의 읽기 레퍼런스 셀 스위치중 프로그램 레퍼런스 셀(PFC)과 읽기 레퍼런스 셀(RFC)의 공동 드레인 로드 위쪽의 읽기 레퍼런스 셀 스위치만을 선택 스위칭하여 턴-온시키고 또한 프로그램 레퍼런스 셀부의 다수개의 프로그램 셀 스위치중 프로그램 레퍼런스 셀(PFC)의 드레인이 읽기 레퍼런스 셀(RFC)의 비트 라인 경로에 연결되도록하는 프로그램 셀 스위치만을 턴-온 시키는 단계와,이후 프로그램 레퍼런스 워드라인 구동신호(PWL)가 인가하면 프로그램 레퍼런스 셀(PFC)은 일정한 직류 전류를 읽기 레퍼런스 셀부의 비트 라인 경로로 출력하는 단계와,상기 프로그램 레퍼런스 셀(PFC)에서 출력되는 직류 전류는 읽기 레퍼런스 셀부의 읽기 셀 비트 라인 전압조정기를 통하여 기준전압(rdref)으로 변환 출력되는 단계를 포함하는 것이 특징인 비휘발성 메모리 센싱 방법.
- 청구항 12에 있어서, 상기 메인 셀(MC)을 프로그램하는 단계는전압소오스(VPD)가전압소오스(VDD)보다 하이레벨로 인가되고, 센스엠프에는 상기 청구항 15에서 출력되는 기준전압(rdref)이 인가되고 메인셀 비트 라인 전압조정기에 프로그램바이어스전압(PRBIAS)이 공급된후 프로그램바이어스전압(PRBIAS)이 메인 셀(MC)의 비트 라인 경로에 공급되는 단계와,상기 인가되는 신호에 의하여 제1OP엠프와 제2OP엠프가 구동되는 단계와,하나 이상의 메인 셀(MC)의 비트 라인 경로를 위하여 다수개의 메인 셀 게이트 선택 신호가 선택적으로 인가되어 다수개의 메인 셀 스위치를 선택 스위칭하여 턴-온시켜 메인 셀(MC)의 드레인으로 인가되는 비트라인에 프로그램바이어스전압(PRBIAS)이 전압이 인가되는 단계와,메인 셀 워드라인 구동신호(WL)가 인가되어 메인 셀(MC)을 프로그램하는 단계와,메인 셀(MC)이 프로그램됨에 따라 메인 셀(MC)의 바이어스 전압이 점차로 높아져 센스엠프에 인가되면 센스엠프출력(SAOUT)을 '하이' 레벨로 출력하는 단계와,센스엠프출력(SAOUT)에 의하여 제1OP엠프와 제2OP엠프의 구동을 중지시켜전압소오스(VPD)가 비트라인으로 연결되는 경로를차단하고동시에비트 라인에 공급된 전하를 제거하여 메인 셀(MC)이 원하는 레벨이상으로 프로그램되는 것을 방지하고 메인 셀(MC)의 프로그램을 중지시키는 단계를 포함하는 것이 특징인 비휘발성 메모리 센싱 방법.
- 청구항 12에 있어서, 상기 메인 셀(MC)에 저장된 정보를 읽어내는 단계는전압소오스(VPD)와전압소오스(VDD)보다 같은레벨로 인가되고, 프로그램바이어스전압(PRBIAS)이 공급되어 메인셀 비트 라인 전압조정기 및 읽기 셀 비트라인 전압조정기에 인가하는 단계와상기 인가되는 신호에 의하여 제1OP엠프와 제2OP엠프 및 제3OP엠프는 구동되고 제4OP는 구동되지 않는 단계와,하나 이상의 메인 셀(MC)의 비트 라인 경로를 위하여 다수개의 메인 셀 게이트 선택 신호가 선택적으로 인가되어 다수개의 메인 셀 스위치를 선택 스위칭하여 턴-온시키고, 읽기 레퍼런스 셀(RFC)의 비트 라인 경로를 선택하는 다수개의 프로그램 셀 게이트 선택 신호가 선택적으로 인가되어 다수개의 읽기 레퍼런스 셀 스위치를 선택 스위칭하여 턴-온시키는 단계와,메인 셀 워드라인 구동신호(WL)와 읽기 레퍼런스 워드라인 구동신호(RWL)가 인가되어 메인 셀(MC) 및 읽기 레퍼런스 셀 (RFC)가에 저장된 정보가 출력되는 단계와,상기 출력되는 메인 셀(MC)의 전류레벨이 전압으로 변환된 센스로드의 출력(SENSE)과, 읽기 레퍼런스 셀 (RFC)의 전류레벨이 읽기 셀 비트 라인 전압조정기(950)를 통하여 변환된 기준전압(rdref)이 센스엠프에 인가되면 상기 센스로드의 출력(SENSE)이 기준전압(rdref)보다 낮으면 센스엠프출력(SAOUT)은로우 또는 하이레벨을 출력하고 센스로드의 출력(SENSE)이 기준전압(rdref)보다 높으면 센스엠프출력(SAOUT)은하이 또는 로우레벨이 출력되는 단계를 포함하는 것이 특징인 비휘발성 메모리 센싱 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990022494A KR100300549B1 (ko) | 1999-06-16 | 1999-06-16 | 비휘발성 메모리 센싱장치 및 방법 |
| US09/590,071 US6292397B1 (en) | 1999-06-16 | 2000-06-09 | Nonvolatile memory sensing circuit and techniques thereof |
| US09/901,898 US6445616B2 (en) | 1999-06-16 | 2001-07-11 | Nonvolatile memory sensing circuit and techniques thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990022494A KR100300549B1 (ko) | 1999-06-16 | 1999-06-16 | 비휘발성 메모리 센싱장치 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010002603A KR20010002603A (ko) | 2001-01-15 |
| KR100300549B1 true KR100300549B1 (ko) | 2001-11-01 |
Family
ID=19592719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990022494A KR100300549B1 (ko) | 1999-06-16 | 1999-06-16 | 비휘발성 메모리 센싱장치 및 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6292397B1 (ko) |
| KR (1) | KR100300549B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101298190B1 (ko) | 2011-10-13 | 2013-08-20 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치, 그 레이아웃 구조 및 센싱 회로 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW419828B (en) * | 1997-02-26 | 2001-01-21 | Toshiba Corp | Semiconductor integrated circuit |
| US6459620B1 (en) * | 2001-06-21 | 2002-10-01 | Tower Semiconductor Ltd. | Sense amplifier offset cancellation in non-volatile memory circuits by dedicated programmed reference non-volatile memory cells |
| JP4144784B2 (ja) * | 2002-07-30 | 2008-09-03 | シャープ株式会社 | 半導体記憶装置の読み出し回路、そのリファレンス回路および半導体記憶装置 |
| ITTO20030121A1 (it) * | 2003-02-18 | 2004-08-19 | St Microelectronics Srl | Amplificatore di lettura di celle di memoria non volatili a |
| US6775186B1 (en) | 2003-07-03 | 2004-08-10 | Tower Semiconductor Ltd. | Low voltage sensing circuit for non-volatile memory device |
| CN100375195C (zh) * | 2003-10-24 | 2008-03-12 | 上海宏力半导体制造有限公司 | 光刻式只读存储器的感测放大器 |
| KR100618840B1 (ko) * | 2004-06-29 | 2006-09-01 | 삼성전자주식회사 | 저 전원전압 플래쉬 메모리장치의 감지회로 |
| ITMI20042074A1 (it) * | 2004-10-29 | 2005-01-29 | St Microelectronics Srl | Amplificatore di lettura in corrente per applicazioni a bassa tensione con sensing diretto sulla bitline di una matrice di memoria |
| US7082061B2 (en) * | 2004-12-03 | 2006-07-25 | Macronix International Co., Ltd. | Memory array with low power bit line precharge |
| US7082069B2 (en) * | 2004-12-03 | 2006-07-25 | Macronix International Co., Ltd. | Memory array with fast bit line precharge |
| US7352618B2 (en) | 2004-12-15 | 2008-04-01 | Samsung Electronics Co., Ltd. | Multi-level cell memory device and associated read method |
| KR100735010B1 (ko) | 2005-09-08 | 2007-07-03 | 삼성전자주식회사 | 플래시 메모리 장치 및 그것을 위한 전압 발생회로 |
| KR100866623B1 (ko) * | 2006-10-16 | 2008-11-03 | 삼성전자주식회사 | 저전압에서 동작할 수 있는 비휘발성 메모리 장치의 센스앰프 회로 및 이를 포함하는 비휘발성 메모리 장치 |
| US20080247254A1 (en) * | 2007-04-05 | 2008-10-09 | Hao Thai Nguyen | Method for temperature compensating bit line during sense operations in non-volatile storage |
| US8068367B2 (en) * | 2007-06-15 | 2011-11-29 | Micron Technology, Inc. | Reference current sources |
| KR100905188B1 (ko) * | 2007-12-31 | 2009-06-29 | 주식회사 하이닉스반도체 | 상 변화 메모리 장치 |
| KR100925386B1 (ko) * | 2008-03-17 | 2009-11-09 | 주식회사 하이닉스반도체 | 반도체 집적회로의 리시버 |
| US8497710B2 (en) * | 2011-05-16 | 2013-07-30 | National Tsing Hua University | Low-offset current-sense amplifier and operating method thereof |
| KR102131060B1 (ko) | 2013-08-14 | 2020-07-08 | 삼성전자주식회사 | 불휘발성 메모리 장치의 읽기 및 쓰기 동작 방법 |
| JP6158154B2 (ja) * | 2014-09-19 | 2017-07-05 | 株式会社東芝 | プロセッサシステム、メモリ制御回路およびメモリシステム |
| CN107958688B (zh) * | 2016-10-17 | 2020-04-17 | 旺宏电子股份有限公司 | 非易失性存储装置的感测电路及方法 |
| US9754640B1 (en) * | 2016-10-19 | 2017-09-05 | Macronix International Co., Ltd. | Sensing circuit and method utilizing voltage replication for non-volatile memory device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003258A (ko) * | 1995-06-29 | 1997-01-28 | 가네꼬 히사시 | 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리 |
| KR970700917A (ko) * | 1994-12-06 | 1997-02-12 | 적응 감지 기능을 갖는 플래쉬(flash)메모리 및 방법(FLASH MEMORY HAVING ADAPTIVE SENSING AND METHOD) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5172338B1 (en) | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
| US5477499A (en) * | 1993-10-13 | 1995-12-19 | Advanced Micro Devices, Inc. | Memory architecture for a three volt flash EEPROM |
| JP2800740B2 (ja) * | 1995-09-28 | 1998-09-21 | 日本電気株式会社 | 半導体記憶装置 |
| KR100339024B1 (ko) * | 1998-03-28 | 2002-09-18 | 주식회사 하이닉스반도체 | 플래쉬메모리장치의센스앰프회로 |
| JP3346274B2 (ja) * | 1998-04-27 | 2002-11-18 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| US5966330A (en) * | 1998-04-30 | 1999-10-12 | Eon Silicon Devices, Inc. | Method and apparatus for measuring the threshold voltage of flash EEPROM memory cells being applied a variable control gate bias |
| JP3237610B2 (ja) * | 1998-05-19 | 2001-12-10 | 日本電気株式会社 | 不揮発性半導体記憶装置 |
| KR100331549B1 (ko) * | 1999-08-06 | 2002-04-06 | 윤종용 | 더미 비트 라인을 이용한 전류 센스 앰프 회로 |
-
1999
- 1999-06-16 KR KR1019990022494A patent/KR100300549B1/ko not_active IP Right Cessation
-
2000
- 2000-06-09 US US09/590,071 patent/US6292397B1/en not_active Expired - Lifetime
-
2001
- 2001-07-11 US US09/901,898 patent/US6445616B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970700917A (ko) * | 1994-12-06 | 1997-02-12 | 적응 감지 기능을 갖는 플래쉬(flash)메모리 및 방법(FLASH MEMORY HAVING ADAPTIVE SENSING AND METHOD) | |
| KR970003258A (ko) * | 1995-06-29 | 1997-01-28 | 가네꼬 히사시 | 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101298190B1 (ko) | 2011-10-13 | 2013-08-20 | 에스케이하이닉스 주식회사 | 저항성 메모리 장치, 그 레이아웃 구조 및 센싱 회로 |
| US8811059B2 (en) | 2011-10-13 | 2014-08-19 | SK Hynix Inc. | Resistive memory apparatus, layout structure, and sensing circuit thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010043489A1 (en) | 2001-11-22 |
| KR20010002603A (ko) | 2001-01-15 |
| US6292397B1 (en) | 2001-09-18 |
| US6445616B2 (en) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100300549B1 (ko) | 비휘발성 메모리 센싱장치 및 방법 | |
| US6768682B2 (en) | Nonvolatile semiconductor memory and method for controlling programming voltage of nonvolatile semiconductor memory | |
| US6490203B1 (en) | Sensing scheme of flash EEPROM | |
| US8278996B2 (en) | Reference current generating circuit | |
| US7254063B2 (en) | Non-volatile semiconductor memory device and method for reading the same | |
| KR100594280B1 (ko) | 프로그램 동작시 비트라인의 전압을 조절하는 비트라인전압 클램프 회로를 구비하는 플래쉬 메모리장치 및 이의비트라인 전압 제어방법 | |
| US8339852B2 (en) | Non-volatile memory device | |
| US20020118568A1 (en) | Semiconductor device with a voltage regulator | |
| KR100660534B1 (ko) | 불휘발성 메모리 장치의 프로그램 검증방법 | |
| KR20080033460A (ko) | 비휘발성 집적 메모리 디바이스 내 셀을 프로그램하기 위한시스템 및 방법 | |
| US6928000B2 (en) | Semiconductor memory device having a resistance adjustment unit | |
| JP2003173691A (ja) | 半導体メモリ装置 | |
| US10998058B2 (en) | Adjustment circuit for partitioned memory block | |
| US20070242517A1 (en) | Nonvolatile semiconductor memory device which stores multivalue data | |
| US7315475B2 (en) | Non-volatile semiconductor memory device | |
| JP3706135B2 (ja) | 不揮発性半導体メモリのためのセンス増幅器 | |
| US4974206A (en) | Nonvolatile semiconductor memory device having reference potential generating circuit | |
| JP4763689B2 (ja) | 半導体装置及び基準電圧生成方法 | |
| US6812747B2 (en) | Supply voltage comparator | |
| US6178118B1 (en) | Electrically programmable semiconductor device with multi-level wordline voltages for programming multi-level threshold voltages | |
| JP4007457B2 (ja) | 調整読み取り電圧によるマルチレベルメモリ回路 | |
| US5742543A (en) | Flash memory device having a page mode of operation | |
| KR19980018548A (ko) | 비휘발성 메모리 | |
| KR100187665B1 (ko) | 플래쉬 메모리 장치 | |
| EP0903754B1 (en) | Nonvolatile semiconductor memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130605 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20140609 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20150605 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 17 |
|
| EXPY | Expiration of term |