KR100905188B1 - 상 변화 메모리 장치 - Google Patents

상 변화 메모리 장치 Download PDF

Info

Publication number
KR100905188B1
KR100905188B1 KR1020070141510A KR20070141510A KR100905188B1 KR 100905188 B1 KR100905188 B1 KR 100905188B1 KR 1020070141510 A KR1020070141510 A KR 1020070141510A KR 20070141510 A KR20070141510 A KR 20070141510A KR 100905188 B1 KR100905188 B1 KR 100905188B1
Authority
KR
South Korea
Prior art keywords
voltage
sensing
level
reference voltage
phase change
Prior art date
Application number
KR1020070141510A
Other languages
English (en)
Inventor
강희복
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070141510A priority Critical patent/KR100905188B1/ko
Application granted granted Critical
Publication of KR100905188B1 publication Critical patent/KR100905188B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dram (AREA)

Abstract

본 발명은 상 변화 메모리 장치에 관한 것으로서, 클램프 전압이나 주변온도 및 공정에 따른 센싱 전압의 변동을 기준전압을 변화시켜 보상할 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 비트라인과 워드라인이 교차하는 영역에 형성된 제 1상 변화 저항 소자를 포함하여 데이터의 리드/라이트가 이루어지는 셀 어레이와, 셀 어레이로부터 인가된 제 1센싱 전압과 제 1기준전압을 비교 및 증폭하는 센스앰프와, 레퍼런스 비트라인과 워드라인이 교차하는 영역에 형성된 제 2상 변화 저항 소자를 포함하는 레퍼런스 셀 어레이, 및 레퍼런스 셀 어레이로부터 인가되는 제 2센싱 전압과 제 2기준전압을 비교하여, 제 2센싱 전압의 변화에 대응하여 제 1기준전압의 레벨을 제어하는 레퍼런스 전압 제어부를 포함한다.

Description

상 변화 메모리 장치{Phase change memory device}
본 발명은 상 변화 메모리 장치에 관한 것으로서, PVT(Process, Voltage, Temperature)의 변화에 대응하여 센싱 전압을 안정적으로 조정할 수 있도록 하는 기술이다.
일반적으로 마그네틱 메모리(Magnetic memory) 및 위상 변화 메모리(Phase Change Memory : PCM) 등의 비휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이터가 보존되는 특성을 갖는다.
도 1a 및 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자(4)를 설명하기 위한 도면이다.
상 변화 저항 소자(4)는 탑(Top)전극(1)과 버텀(Bottom)전극(3) 사이에 위상 변화층(PCM; Phase Change Material;2)을 삽입하여 전압과 전류를 인가하면, 위상 변화층(2)에 고온이 유기되어 저항의 변화에 따른 전기 전도 상태가 변하게 된다.
여기서, 위상 변화층(2)의 재료로는 AglnSbTe가 주로 사용된다. 그리고, 위상 변화층(2)은 칼코겐(chalcogen) 원소 (S, Se, Te)를 주성분으로 하는 화합 물(chalcogenide)을 이용하는데, 구체적으로 Ge-Sb-Te로 이루어진 게르마늄 안티몬 텔루르 합금물질(Ge2Sb2Te5)을 이용한다.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면이다.
도 2a에서와 같이 상 변화 저항 소자(4)에 임계값 이하의 저전류가 흐르면 위상 변화층(2)이 결정화가 되기에 적당한 온도가 된다. 이에 따라, 위상 변화층(2)이 결정 상태(Crystalline phase)가 되어 저저항 상태의 물질이 된다.
반면에, 도 2b에서와 같이 상 변화 저항 소자(4)에 임계값 이상의 고전류가 흐르면 위상 변화층(2)이 녹는 점(Melting Point) 이상의 온도가 된다. 이에 따라, 위상 변화층(2)이 비결정 상태(Amorphous phase)가 되어 고저항 상태의 물질이 된다.
이와 같이 상 변화 저항 소자(4)는 두 저항의 상태에 대응하는 데이터를 불휘발성으로 저장할 수 있게 된다. 즉, 상 변화 저항 소자(4)가 저저항 상태일 경우를 데이터 "1"이라 하고, 고저항 상태일 경우를 데이터 "0"이라 하면 두 데이터의 로직 상태를 저장할 수 있다.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면이다.
상 변화 저항 소자(4)의 탑 전극(1)과 버텀 전극(3) 사이에 일정 시간 동안 전류를 흘리게 되면 고 열이 발생하게 된다. 이에 따라, 탑 전극(1)과 버텀 전극(3)에 가해 준 온도 상태에 의해 위상 변화층(2)의 상태가 결정상과 비결정상으로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 저항 소자(4)가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자(4)가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(Reset) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
하지만, 종래의 상 변화 메모리 장치는 비트라인 클램프 전압이 증가할 경우 셀 데이터의 센싱 전류가 증가하게 된다. 반면에, 비트라인 클램프 전압이 감소할 경우 셀 데이터의 센싱 전류가 감소하게 된다. 이에 따라, 종래의 상 변화 메모리 장치는 클램프 전압의 변동에 따라 센싱 전류의 값이 변화된다.
또한, 종래의 상 변화 메모리 장치는 PVT(Process, Voltage, Temperature)가 변화됨에 따라 센싱 전압 값이 변동하게 된다. 이에 따라, 센싱 전압의 마진이 변화될 뿐만 아니라 안정적인 셀 데이터를 리드 할 수 없게 된다.
본 발명은 다음과 같은 목적을 갖는다.
첫째, 상 변화 메모리 장치에 있어서 비트라인 클램프 전압의 변화에 대응하 여 기준전압을 변동시킴으로써 센싱 전압의 마진을 일정하게 조정하여 안정적인 셀 데이터를 리드 할 수 있도록 하는데 그 목적이 있다.
둘째, PVT(Process, Voltage, Temperature)에 따른 센싱 전압의 변동을 기준전압을 변화시켜 보상할 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 상 변화 메모리 장치는, 비트라인과 워드라인이 교차하는 영역에 형성된 제 1상 변화 저항 소자를 포함하여 데이터의 리드/라이트가 이루어지는 셀 어레이; 셀 어레이로부터 인가된 제 1센싱 전압과 제 1기준전압을 비교 및 증폭하는 센스앰프; 레퍼런스 비트라인과 워드라인이 교차하는 영역에 형성된 제 2상 변화 저항 소자를 포함하는 레퍼런스 셀 어레이; 및 레퍼런스 셀 어레이로부터 인가되는 제 2센싱 전압과 제 2기준전압을 비교하여, 제 2센싱 전압의 변화에 대응하여 제 1기준전압의 레벨을 제어하는 레퍼런스 전압 제어부를 포함하는 것을 특징으로 한다.
본 발명은 다음과 같은 효과를 갖는다.
첫째, 클램프 전압의 변화에 대응하여 기준전압을 변동시킴으로써 센싱 전압의 마진을 일정하게 조정하여 안정적인 셀 데이터를 리드 할 수 있도록 한다.
둘째, 기준전압을 변화시켜 PVT(Process, Voltage, Temperature)에 따른 센싱 전압의 변동을 보상할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라 면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 4는 본 발명에 따른 상 변화 메모리 장치의 구성도이다.
본 발명은 셀 어레이 CA와, 컬럼 스위칭부 YSW와, 풀다운부 PD2와, 글로벌 컬럼 스위칭부 GYSW와, 센스앰프 S/A와, 라이트 구동부 W/D와, 레퍼런스 셀 어레이 RCA와, 레퍼런스 컬럼 스위칭부 RYSW 및 레퍼런스 전압 제어부(100)를 포함한다.
여기서, 셀 어레이 CA는 상 변화 저항 소자 PCR와 스위칭 소자 N1를 포함하는 단위 셀 C을 포함한다. 상 변화 저항 소자 PCR는 비트라인 BL과 스위칭 소자 N1 사이에 연결된다. 그리고, 스위칭 소자 N1는 상 변화 저항 소자 PCR와 접지전압단 사이에 연결되어 게이트 단자가 워드라인 WL과 연결된다. 스위칭 소자 N1는 NMOS트랜지스터로 이루어지는 것이 바람직하다.
그리고, 컬럼 스위칭부 YSW는 복수개의 PMOS트랜지스터 SW3,SW4를 포함한다. 여기서, 복수개의 PMOS트랜지스터 SW3,SW4는 복수개의 비트라인 BL1,BL2과 글로벌 비트라인 GBL 사이에 연결되어 게이트 단자를 통해 컬럼 선택신호 LYSW1,LYSW2가 각각 인가된다. 여기서, 본 발명은 하나의 글로벌 비트라인 GBL에 복수개의 비트라인 BL이 연결되어 계층적 비트라인 구조를 이룬다.
그리고, 컬럼 선택신호 LYSW1,LYSW2에 따라 PMOS트랜지스터 SW3,SW4가 선택적으로 턴온되어 비트라인 BL과 글로벌 비트라인 GBL 사이의 연결을 제어한다. 그리고, 액티브 동작 모드시 컬럼 선택신호 LYSW1,LYSW2 중 한 개의 신호만 활성화되어 해당 비트라인 BL에 연결된 단위 셀 C을 선택하게 된다.
본 발명의 실시예에서는 컬럼 스위칭부 YSW의 구성을 PMOS트랜지스터로 설명하였지만, 본 발명은 이에 한정되는 것이 아니라, NMOS트랜지스터로 구현할 수도 있다.
이러한 본 발명은 리드 모드시 선택된 워드라인 WL에는 하이 전압이 인가된다. 그리고, 비트라인 BL에는 리드전압(Vread)이 인가되어 비트라인 BL, 상 변화 저항 소자 PCR 및 스위칭 소자 N1를 통해 세트(Set) 상태의 리드전류 Iset 또는 리셋 상태의 리드전류 Ireset가 흐르게 된다.
그리고, 풀다운부 PD2는 프리차지 구간 동안에 글로벌 비트라인 GBL을 저전압으로 프리차지 시킨다.
그리고, 글로벌 컬럼 스위칭부 GYSW는 PMOS트랜지스터 P1와 NMOS트랜지스터 N3를 포함한다. PMOS트랜지스터 P1는 글로벌 비트라인 GBL과 노드 SDN 사이에 연결되어 게이트 단자를 통해 글로벌 컬럼 스위칭 신호 GYSWP가 인가된다. NMOS트랜지스터 N3는 글로벌 비트라인 GBL과 노드 SDN 사이에 연결되어 게이트 단자를 통해 글로벌 컬럼 스위칭 신호 GYSWN가 인가된다.
여기서, 글로벌 컬럼 스위칭 신호 GYSWP와 글로벌 컬럼 스위칭 신호 GYSWN는 서로 다른 위상을 갖는다. 그리고, 노드 SDN는 글로벌 비트라인 GBL의 출력을 센 스앰프 S/A에 공급하고, 라이트 구동부 W/D의 구동 전압을 글로벌 비트라인 GBL에 전송하기 위한 단자이다.
그리고, 센스앰프 S/A는 센싱 전류 전압 변환부(200)와, 증폭기 A1를 포함한다. 센스앰프 S/A는 노드 SDN를 통해 인가되는 데이터를 감지하고 기준전압 VREF과 비교하여 데이터 "1"과 데이터 "0"을 구별한다. 그리고, 라이트 구동부 W/D는 셀에 데이터를 라이트할 때 글로벌 비트라인 GBL에 라이트 데이터에 대응하는 구동 전압을 공급한다.
센싱 전류 전압 변환부(200)는 노드 SDN로부터 인가되는 센싱 전류를 전압으로 변환하여 센싱 전압 VDAT을 출력한다. 증폭기 A1는 센싱 전압 VDAT과 기준전압 VREF을 비교 및 증폭하여 글로벌 입/출력 라인 GIO_BUS에 출력한다. 그리고, 라이트 구동부 W/D는 글로벌 입/출력 라인 GIO_BUS로부터 인가되는 입력 데이터를 구동하여 노드 SDN에 출력한다.
한편, 레퍼런스 셀 어레이 RCA는 상 변화 저항 소자 PCR와 스위칭 소자 RN1를 포함하는 레퍼런스 단위 셀 RC을 포함한다. 여기서, 모든 레퍼런스 단위 셀 RC에는 리셋 데이터에 비해 상대적으로 변화가 심하지 않은 세트 데이터가 저장된 것이 바람직하다.
상 변화 저항 소자 PCR는 레퍼런스 비트라인 RBL과 스위칭 소자 RN1 사이에 연결된다. 그리고, 스위칭 소자 RN1는 상 변화 저항 소자 PCR와 접지전압단 사이에 연결되어 게이트 단자가 워드라인 WL과 연결된다. 스위칭 소자 RN1는 NMOS트랜지스터로 이루어지는 것이 바람직하다.
그리고, 레퍼런스 컬럼 스위칭부 RYSW는 복수개의 PMOS트랜지스터 SW1,SW2를 포함한다. 여기서, 복수개의 PMOS트랜지스터 SW1,SW2는 복수개의 레퍼런스 비트라인 RBL1,RBL2과 레퍼런스 글로벌 비트라인 GBL 사이에 연결되어 게이트 단자를 통해 컬럼 선택신호 LYSW1,LYSW2가 각각 인가된다. 여기서, 본 발명은 하나의 레퍼런스 글로벌 비트라인 RGBL에 복수개의 비트라인 BL이 연결되어 계층적 비트라인 구조를 이룬다.
그리고, 컬럼 선택신호 LYSW1,LYSW2에 따라 PMOS트랜지스터 SW1,SW2가 선택적으로 턴온되어 레퍼런스 비트라인 RBL과 레퍼런스 글로벌 비트라인 RGBL 사이의 연결을 제어한다. 그리고, 액티브 동작 모드시 컬럼 선택신호 LYSW1,LYSW2 중 한 개의 신호만 활성화되어 해당 레퍼런스 비트라인 RBL에 연결된 레퍼런스 단위 셀 RC을 선택하게 된다.
그리고, 풀다운부 PD1는 프리차지 구간 동안에 레퍼런스 글로벌 비트라인 RGBL을 저전압으로 프리차지 시킨다.
또한, 레퍼런스 전압 제어부(100)는 레퍼런스 전류 조정 저항부(110)와, 센싱 전류 전압 변환부(120)와, 레퍼런스 전압 미세 조정부(130)와, 메인 레퍼런스 전압 공급부(150) 및 레퍼런스 가변 구동부(150)를 포함한다.
여기서, 레퍼런스 전류 조정 저항부(110)는 레퍼런스 글로벌 비트라인 RGBL의 전류를 조정하여 노드 RSDN에 출력한다. 즉, 모든 레퍼런스 단위 셀 RC에는 세트(SET) 데이터가 저장되어 있으므로, 세트 데이터와 리셋 데이터의 중간값을 갖는 레퍼런스 저항값을 추가로 설정하게 된다.
센싱 전류 전압 변환부(120)는 노드 RSDN에 인가된 센싱 전류를 전압으로 변환하여 센싱전압 VRDAT을 출력한다. 레퍼런스 전압 미세 조정부(130)는 센싱전압 VRDAT과 기준전압 VREF_M에 따라 레퍼런스 제어신호 REFCON의 전압 레벨을 미세 조정한다. 메인 레퍼런스 전압 공급부(140)는 DC 전원인 기준전압 VREF_M을 생성하여 레퍼런스 가변 구동부(150) 및 레퍼런스 전압 미세 조정부(130)에 출력한다.
레퍼런스 가변 구동부(150)는 레퍼런스 제어신호 REFCON와 기준전압 VREF_M에 따라 기준 전압 VREF의 레벨을 가변적으로 구동하여 센스앰프 S/A에 출력한다.
도 5는 도 4의 레퍼런스 전류 조정 저항부(110)의 저항값을 설명하기 위한 도면이다.
모든 레퍼런스 단위 셀 RC에는 세트(SET) 데이터가 저장되어 있다. 따라서, 레퍼런스 전류 조정 저항부(110)는 센싱 전압 VDAT이 하이 레벨이 되는 "리셋 저항"과, 센싱 전압 VDAT이 로우 레벨이 되는 "세트 저항"의 중간값으로 "레퍼런스 저항"을 설정하게 된다.
즉, 레퍼런스 전류 조정 저항부(110)는 "저항 소자"로 구성될 수 있으며, 레퍼런스 셀 RC에 모두 세트 데이터가 저장되어 있으므로, 전류가 가장 높고 저항이 가장 낮은 상태에 해당한다. 이에 따라, 저항 소자를 통해 세트 저항보다 높고 리셋 저항보다 낮은 레퍼런스 저항값을 설정하여 노드 RSDN의 전압 레벨을 높여줄 수 있도록 한다.
도 6은 도 4의 센싱 전류 전압 변환부(200)에 관한 상세 회로도이다.
센싱 전류 전압 변환부(200)는 프리차지부(210)와, 활성화 조정부(220)와, 전류 센싱부(230)와, 클램프 전압 조정부(240), 및 클램프 전압 프리차지부(250)를 포함한다.
여기서, 프리차지부(210)는 NMOS트랜지스터 N4를 포함한다. NMOS트랜지스터 N4는 고전압 VPPSA 인가단과 센싱 전압 VDAT 출력단 사이에 연결되어 게이트 단자를 통해 프리차지 신호 PRE_VDAT가 인가된다.
그리고, 활성화 조정부(220)는 PMOS트랜지스터 P2를 포함한다. PMOS트랜지스터 P2는 고전압 VPPSA 인가단과 전류 센싱부(230) 사이에 연결되어 게이트 단자를 통해 프리차지 신호 PRE_VDAT가 인가된다.
또한, 전류 센싱부(230)는 활성화 조정부(220)에 흐르는 전류를 센싱하기 위한 저항 R1을 포함한다. 전류 센싱부(230)는 노드 SDN의 센싱 전류를 센싱 전압 VDAT으로 변경하기 위한 구성이다. 여기서, 고전압 VPPSA는 센싱 전류를 센싱 전압 VDAT으로 변경하기 위한 전원 공급원에 해당한다.
클램프 전압 조정부(240)는 NMOS트랜지스터 N5를 포함한다. NMOS트랜지스터 N5는 센싱 전압 VDAT의 출력단과 노드 SDN 사이에 연결되어 게이트 단자를 통해 클램프 전압 VCLMP 레벨을 갖는 비트라인 클램프 신호 BL_CLMP가 인가된다. 여기서, 비트라인 클램프 신호 BL_CLMP는 비트라인 BL을 통해 셀에 인가되는 센싱 전압을 제어하기 위한 신호이다.
또한, 클램프 전압 프리차지 제어부(250)는 NMOS트랜지스터 N6를 포함한다. NMOS트랜지스터 N6는 전원전압 VDD 인가단과 노드 SDN 사이에 연결되어 게이트 단자를 통해 프리차지 신호 PRE_CLMP가 인가된다.
이러한 구성을 갖는 센싱 전류 전압 변환부(200)에 관한 동작을 도 7을 참조하여 설명하면 다음과 같다.
먼저, 프리차지 구간 t0에서는 워드라인 WL, 비트라인 클램프 신호 BL_CLMP, 프리차지 신호 PRE_CLMP, 및 노드 SDN가 그라운드 전압 GND 레벨을 유지한다. 그리고, 프리차지 신호 PRE_VDAT가 고전압 VPPSA 레벨을 유지한다.
이때, 프리차지 신호 PRE_VDAT가 하이 레벨로 활성화될 경우 NMOS트랜지스터 N4가 턴온되어 센싱 전압 VDAT이 출력되기 이전에 센싱 전압 VDAT을 고전압 VPPSA 레벨로 프리차지 시킨다. 이에 따라, 센싱 전압 VDAT이 고전압 VPPSA 보다 NMOS트랜지스터 N4의 문턱전압만큼 작은 프리차지 전압 VDATpre 레벨로 프리차지 된다.
이때, 활성화 조정부(220)와, 클램프 전압 조정부(240), 및 클램프 전압 프리차지부(250)는 턴오프 상태를 유지하게 된다. 이에 따라, 노드 SDN가 그라운드 전압 레벨을 유지하게 된다.
이후에, 리드 모드 구간 t1에서는 프리차지 신호 PRE_VDAT가 클램프 전압 VCLMP 레벨로 천이하게 된다. 이에 따라, NMOS트랜지스터 N6가 턴온되어 노드 SDN의 전압 레벨이 서서히 상승하게 된다.
다음에, 리드 모드 구간 t2에서 워드라인 WL이 펌핑전압 VPP 레벨로 천이하게 된다. 이에 따라, 단위 셀 C가 활성화 상태가 되어 단위 셀 C의 센싱 전류가 글로벌 비트라인 GBL을 통해 노드 SDN에 전달된다.
그리고, 비트라인 클램프 신호 BL_CLMP가 클램프 전압 VCLMP 레벨로 천이하게 된다. 비트라인 클램프 신호 BL_CLMP가 클램프 전압 VCLMP 레벨로 천이하게 될 경우 노드 SDN, 글로벌 비트라인 GBL 및 비트라인 BL을 센싱 클램프 전압 VCLMP 레벨로 조정하게 된다.
이에 따라, NMOS트랜지스터 N5가 턴온되어 노드 SDN의 전압 레벨이 t1 구간 보다 더 상승하게 된다. 이때, 고전압 VPPSA 레벨로 프리차지 되어 있던 센싱 전압 VDAT의 레벨이 전원전압 VDD 레벨로 하강하는 곡선을 그리게 된다.
이때, 비트라인 클램프 신호 BL_CLMP가 클램프 전압 VCLMP 레벨로 천이할 경우 센싱 전압 VDAT은 고전압 VPPSA에서 전원전압 VDD 레벨로 하강하는 전압 레벨 곡선을 그리게 된다.
이러한 t2 구간은 프리차지 신호 PRE_VDAT와, 프리차지 신호 PRE_CLMP와, 비트라인 클램프 신호 BL_CLMP가 모두 활성화되어 노드 SDN의 전압과 센싱 전압 VDAT이 동일하게 설정되는 동작 구간에 해당한다.
다음에, 리드 모드 구간 t3에서는 프리차지 신호 PRE_CLMP가 클램프 전압 VCLMP에서 그라운드 전압 GND 레벨로 천이하게 된다. 이에 따라, NMOS트랜지스터 N6가 턴오프 상태가 되어 노드 SDN는 리드전압 Vread 레벨을 유지하게 된다. 이때, 리드전압 Vread은 클램프 전압 VCLMP 레벨에서 NMOS트랜지스터 N5의 문턱전압(Vth)을 뺀 만큼의 전압 레벨이 된다.
그리고, 프리차지 신호 PRE_VDAT가 고전압 VPPSA 레벨에서 그라운드 전압 레벨로 천이하게 된다. 이에 따라, NMOS트랜지스터 N4가 턴오프되어 센싱전압 VDAT가 리드전압 Vread 레벨을 유지하게 된다. 그리고, PMOS트랜지스터 P2가 턴온되어 전류 센싱 저항 R1을 통과한 고전압 VPPSA에 따라 센싱전압 VDAT이 제어된다. 이 때, PMOS트랜지스터 P2는 센싱전압 VDAT의 출력을 활성화시 킬 경우 턴 온 된다.
이 상태에서 노드 SDN의 리드 전압 Vread에 따라 센싱 전압 VDAT이 출력된다. 즉, 센싱 전압 VDAT이 기준전압 VREF 보다 높을 경우 "하이 데이터(VDAT_High)"를 센싱하게 되고, 센싱 전압 VDAT이 기준전압 VREF 보다 낮을 경우 "로우 데이터(VDAT_Low)"를 센싱하게 된다.
이후에, 프리차지 구간 t4에서는 워드라인 WL, 비트라인 클램프 신호 BL_CLMP, 및 노드 SDN가 그라운드 전압 GND 레벨로 천이하게 된다. 그리고, 프리차지 신호 PRE_VDAT가 고전압 VPPSA 레벨로 천이하게 된다.
여기서, 클램프 신호 BL_CLMP에 따른 클램프 전압 VCLMP은 전원전압 VDD 보다 높은 레벨을 갖는다. 그리고, 고전압 VPPSA는 클램프 신호 BL_CMLP에 따른 클램프 전압 VCLMP 보다 높은 레벨을 갖는다. 여기서, 고전압 VPPSA는 펌핑전압 VPP 보다 낮은 레벨을 갖는 것이 바람직하다.
도 8은 도 4의 센싱 전류 전압 변환부(120)에 관한 상세 회로도이다.
센싱 전류 전압 변환부(120)는 프리차지부(121)와, 활성화 조정부(122)와, 전류 센싱부(123)와, 클램프 전압 조정부(124), 및 클램프 전압 프리차지부(125)를 포함한다.
여기서, 프리차지부(121)는 NMOS트랜지스터 N7를 포함한다. NMOS트랜지스터 N7는 고전압 VPPSA 인가단과 센싱 전압 VRDAT 출력단 사이에 연결되어 게이트 단자를 통해 프리차지 신호 PRE_VDAT가 인가된다.
그리고, 활성화 조정부(122)는 PMOS트랜지스터 P3를 포함한다. PMOS트랜지 스터 P3는 고전압 VPPSA 인가단과 전류 센싱부(123) 사이에 연결되어 게이트 단자를 통해 프리차지 신호 PRE_VDAT가 인가된다.
또한, 전류 센싱부(123)는 활성화 조정부(122)에 흐르는 전류를 센싱하기 위한 저항 R2을 포함한다.
클램프 전압 조정부(124)는 NMOS트랜지스터 N8를 포함한다. NMOS트랜지스터 N8는 센싱 전압 VRDAT의 출력단과 노드 RSDN 사이에 연결되어 게이트 단자를 통해 클램프 전압 VCLMP 레벨을 갖는 비트라인 클램프 신호 BL_CLMP가 인가된다.
또한, 클램프 전압 프리차지 제어부(125)는 NMOS트랜지스터 N9를 포함한다. NMOS트랜지스터 N9는 전원전압 VDD 인가단과 노드 RSDN 사이에 연결되어 게이트 단자를 통해 프리차지 신호 PRE_CLMP가 인가된다.
이러한 구성을 갖는 센싱 전류 전압 변환부(120)는 프리차지 신호 PRE_VDAT의 활성화시 센싱 전압 VRDAT을 고전압 VPPSA 레벨로 프리차지 시킨다. 그리고, 프리차지 신호 PRE_CLMP의 활성화시 노드 RSDN를 전원전압 VDD 레벨로 프리차지시킨다. 이후에, 비트라인 클램프 신호 BL_CLMP가 클램프 전압 VCLMP 레벨로 활성화될 경우 센싱전압 VRDAT에 따라 셀 데이터를 판단하게 된다.
도 9는 도 4의 레퍼런스 전압 미세 조정부(130)에 관한 상세 회로도이다.
레퍼런스 전압 미세 조정부(130)는 활성화 수단인 PMOS트랜지스터 P4와, 증폭 제어부 A2를 포함한다. 여기서, PMOS트랜지스터 P4는 전원전압 VDD 인가단과 증폭 제어부 A2의 전원단 사이에 연결되어 게이트 단자를 통해 인에이블 신호 REFCONEN가 인가된다.
그리고, 증폭 제어부 A2는 포지티브(+) 단자를 통해 일정 전압 레벨을 갖는 기준 전압 VREF_M이 인가된다. 그리고, 증폭 제어부 A2는 네가티브(-) 단자가 센싱 전압 VRDAT 인가단과 연결된다. 센싱전압 VRDAT은 온도, 전압 또는 공정 조건에 따라 변동하게 되는 레퍼런스 센싱 전압이다. 이러한 증폭 제어부 A2는 기준전압 VREF_M과 센싱 전압 VRDAT을 비교 및 증폭하여 레퍼런스 제어신호 REFCON를 출력한다.
여기서, 기준 전압 VREF_M은 메인 레퍼런스 전압 공급부(140)에서 출력되는 직류 전원이다. 즉, 기준전압 VREF은 온도 및 공정 조건에 의해 일정한 범위 내에서 변화된다. 이에 따라, 기준 전압 VREF_M은 기준전압 VREF이 변화되는 범위 내에서 하이 레벨의 레퍼런스 전압을 기준으로 하여 설정하게 된다.
이러한 구성을 갖는 인에이블 신호 RECONEN가 활성화될 경우 PMOS트랜지스터 P4가 턴온되어 증폭 제어부 A2에 전원전압 VDD을 공급한다. 증폭 제어부 A2에 인가되는 기준 전압 VREF_M의 레벨은 고정된 상태이기 때문에 센싱 전압 VRDAT의 변화에 따라 레퍼런스 제어신호 REFCON의 전압 레벨이 변화된다.
즉, 센싱 전압 VRDAT의 전압 레벨이 상승할 경우 레퍼런스 제어신호 REFCON의 전압 레벨이 하강하게 된다. 반면에, 센싱 전압 VRDAT의 전압 레벨이 하강할 경우 레퍼런스 제어신호 REFCON의 전압 레벨이 상승하게 된다.
도 10은 도 4의 레퍼런스 가변 구동부(150)에 관한 상세 회로도이다.
레퍼런스 가변 구동부(150)는 풀업 조정부(151)와, 풀다운 조정부(152) 및 활성화 조정부(153)를 포함한다.
풀업 조정부(151)는 PMOS트랜지스터 P5를 포함한다. 여기서, PMOS트랜지스터 P5는 기준전압 VREF_M 인가단과 기준전압 VREF의 출력단 사이에 연결되어 게이트 단자를 통해 레퍼런스 제어신호 REFCON가 인가된다.
풀업 조정부(151)의 하이 레벨 전원은 기준 전압 VREF_M을 사용하게 된다. 따라서, 기준전압 VREF이 상승할 수 있는 최고의 전원은 기준 전압 VREF_M 레벨로 설정된다.
그리고, 풀다운 조정부(152)는 NMOS트랜지스터 N10를 포함한다. 여기서, NMOS트랜지스터 N10는 기준전압 VREF의 출력단과 활성화 조정부(153) 사이에 연결되어 게이트 단자를 통해 레퍼런스 제어신호 REFCON가 인가된다.
또한, 활성화 조정부(153)는 NMOS트랜지스터 N11를 포함한다. 여기서, NMOS트랜지스터 N11는 풀다운 조정부(152)와 접지전압단 사이에 연결되어 게이트 단자를 통해 레퍼런스 인에이블 신호 REFEN가 인가된다.
이러한 구성을 갖는 레퍼런스 가변 구동부(150)는 레퍼런스 인에이블 신호 REFEN가 하이 레벨로 인에이블 될 경우 NMOS트랜지스터 N11가 턴온되어 활성화된다. 그리고, 레퍼런스 제어신호 REFCON가 하이 레벨로 입력될 경우 NMOS트랜지스터 N10가 턴온되어 기준전압 VREF이 로우 전압 레벨로 출력된다. 반면에, 레퍼런스 제어신호 REFCON가 로우 레벨로 입력될 경우 PMOS트랜지스터 P5가 턴온되어 기준전압 VREF이 기준전압 VREF_M 레벨로 출력된다.
이러한 구성을 갖는 레퍼런스 전압 제어부(100)의 동작 과정을 도 11의 타이밍도를 참조하여 설명하면 다음과 같다.
먼저, p0 구간에서는 인에이블 신호 RECONEN가 하이 레벨을 유지하여 PMOS트랜지스터 P4가 턴오프된다. 이에 따라, 레퍼런스 전압 미세 조정부(130)가 동작하지 않게 되어, 레퍼런스 제어신호 REFCON가 그라운드 전압 레벨을 유지하게 된다.
그리고, 레퍼런스 인에이블 신호 REFEN가 로우 레벨을 유지하게 되어 NMOS트랜지스터 N11가 턴오프된다. 이에 따라, 레퍼런스 가변 구동부(150)의 PMOS트랜지스터 P5가 턴온되어 기준전압 VREF이 기준 전압 VREF_M 레벨을 갖게 된다.
이때, 센싱 전압 VRDAT은 최고(Max)의 전압 레벨을 가지며, 기준 전압 VREF_M 보다 약간 높은 레벨을 갖게 된다. 그리고, 기준전압 VREF은 최대(Max) 전압 레벨, 즉, 기준 전압 VREF_M 레벨을 갖게 된다.
이후에, p1 구간에서는 인에이블 신호 RECONEN가 그라운드 전압 GND 레벨로 천이하게 된다. 이에 따라, PMOS트랜지스터 P4가 턴온되어 증폭 제어부 A2가 동작하게 된다.
증폭 제어부 A2가 동작할 경우 기준 전압 VREF_M과 센싱전압 VRDAT을 비교하여 레퍼런스 제어신호 REFCON를 출력하게 된다. 즉, 센싱전압 VRDAT이 기준전압 VREF_M 보다 높은 레벨을 가질 경우 레퍼런스 제어신호 REFCON가 로우 전압 레벨로 출력된다.
그리고, 레퍼런스 인에이블 신호 REFEN가 하이 레벨로 천이할 경우 NMOS트랜지스터 N11가 턴온된다. 이때, 레퍼런스 제어신호 REFCON가 로우 전압 레벨로 천이할 경우 기준전압 VREF이 기준 전압 VREF_M 레벨로 출력된다.
이어서, p2 구간에서 인에이블 신호 RECONEN가 그라운드 전압 GND 레벨을 유 지하고, 레퍼런스 인에이블 신호 REFEN가 하이 전압 레벨을 유지하게 된다.
이러한 상태에서 센싱전압 VRDAT이 기준 전압 VREF_M 보다 낮은 레벨을 가질 경우 레퍼런스 제어신호 REFCON의 전압 레벨이 상승하게 되어 하이 전압 레벨이 된다. 그리고, 레퍼런스 제어신호 REFCON의 전압 레벨이 상승하게 될 경우 NMOS트랜지스터 N10가 턴온되어 기준전압 VREF의 레벨이 서서히 감소하게 된다.
또한, p3 구간에서 센싱 전압 VRDAT이 가장 작은 전압 레벨이 될 경우 레퍼런스 제어신호 REFCON가 가장 큰 전압 레벨을 갖게 된다. 이에 따라, 기준전압 VREF이 가장 작은 전압레벨로 천이하게 된다.
도 12는 본 발명의 레퍼런스 전압 제어부(100)에서 클램프 전압 VCLMP의 의존성을 설명하기 위한 도면이다.
클램프 전압 VCLMP이 상승하게 될 경우 센싱 전압 VRDAT의 전압 레벨이 하강하게 된다. 센싱 전압 VRDAT의 전압 레벨이 하강하게 될 경우 레퍼런스 제어신호 REFCON의 전압 레벨이 상승하게 되어 기준전압 VREF의 레벨이 최소값을 가지게 된다.
반면에, 클램프 전압 VCLMP이 하강하게 될 경우 센싱 전압 VRDAT의 전압 레벨이 기준전압 VREF_M 이상으로 상승하게 된다. 센싱 전압 VRDAT의 전압 레벨이 상승하게 될 경우 레퍼런스 제어신호 REFCON의 전압 레벨이 하강하게 되어 기준전압 VREF의 레벨이 최대값을 가지게 된다.
도 13은 본 발명의 레퍼런스 전압 제어부(100)에서 주변 온도의 의존성을 설명하기 위한 도면이다.
주변 온도가 상승하게 될 경우 센싱 전압 VRDAT의 전압 레벨이 하강하게 된다. 이때, 클램프 전압 VCLMP이 변하지 않은 상태에서 주변 온도가 상승하게 될 경우 NMOS트랜지스터 N8의 문턱전압이 내려가게 된다. 이에 따라, 클램프 전압 VCLMP이 상승할 것과 동일한 동작들이 이루어지게 된다.
즉, 센싱 전압 VRDAT의 전압 레벨이 하강하게 될 경우 레퍼런스 제어신호 REFCON의 전압 레벨이 상승하게 되어 기준전압 VREF의 레벨이 최소값을 가지게 된다.
반면에, 주변 온도가 하강하게 될 경우 센싱 전압 VRDAT의 전압 레벨이 기준전압 VREF_M 이상으로 상승하게 된다. 센싱 전압 VRDAT의 전압 레벨이 상승하게 될 경우 레퍼런스 제어신호 REFCON의 전압 레벨이 하강하게 되어 기준전압 VREF의 레벨이 최대값을 가지게 된다.
도 1a 및 도 1b는 종래의 상 변화 저항 소자를 설명하기 위한 도면.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면.
도 4는 본 발명에 따른 상 변화 메모리 장치의 구성도.
도 5는 도 4의 레퍼런스 전류 조정 저항부를 설명하기 위한 도면.
도 6은 도 4의 센싱 전류 전압 변환부에 관한 상세 회로도.
도 7은 도 6의 센싱 전류 전압 변환부에 관한 타이밍도.
도 8은 도 4의 센싱 전류 전압 변환부에 관한 상세 회로도.
도 9는 도 4의 레퍼런스 전압 미세 조정부에 관한 상세 회로도.
도 10은 도 4의 레퍼런스 가변 구동부에 관한 상세 회로도.
도 11은 도 4의 레퍼런스 전압 제어부에 관한 동작 타이밍도.

Claims (16)

  1. 비트라인과 워드라인이 교차하는 영역에 형성된 제 1상 변화 저항 소자를 포함하여 데이터의 리드/라이트가 이루어지는 셀 어레이;
    상기 셀 어레이로부터 인가된 제 1센싱 전압과 제 1기준전압을 비교 및 증폭하는 센스앰프;
    레퍼런스 비트라인과 상기 워드라인이 교차하는 영역에 형성된 제 2상 변화 저항 소자를 포함하는 레퍼런스 셀 어레이; 및
    상기 레퍼런스 셀 어레이로부터 인가되는 제 2센싱 전압과 제 2기준전압을 비교하여, 상기 제 2센싱 전압의 변화에 대응하여 상기 제 1기준전압의 레벨을 제어하는 레퍼런스 전압 제어부를 포함하며,
    상기 레퍼런스 전압 제어부는
    상기 레퍼런스 셀 어레이의 센싱 전류를 조정하는 레퍼런스 전류 조정 저항부;
    상기 레퍼런스 전류 조정 저항부의 출력 전류를 제 2센싱 전압으로 변경하여 출력하는 센싱 전류 전압 변환부;
    상기 제 2기준전압에 따라 상기 제 2센싱 전압의 변화에 대응하는 레퍼런스 제어신호를 출력하는 레퍼런스 전압 미세 조정부; 및
    상기 제 2기준전압과 상기 레퍼런스 제어신호에 따라 상기 제 1기준전압의 레벨을 가변적으로 구동하는 레퍼런스 가변 구동부를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  2. 제 1항에 있어서, 상기 제 2상 변화 저항 소자에는 세트 데이터가 저장된 것을 특징으로 하는 상 변화 메모리 장치.
  3. 제 1항에 있어서,
    컬럼 선택신호에 따라 상기 비트라인과 글로벌 비트라인을 선택적으로 연결하는 컬럼 스위칭부; 및
    상기 컬럼 선택신호에 따라 상기 레퍼런스 비트라인과 레퍼런스 글로벌 비트 라인을 선택적으로 연결하는 레퍼런스 컬럼 스위칭부를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  4. 제 1항에 있어서, 상기 레퍼런스 셀 어레이는
    상기 레퍼런스 비트라인에 연결된 상기 제 2상 변화 저항 소자; 및
    상기 제 2상 변화 저항 소자 및 접지전압단 사이에 연결되어 상기 워드라인에 의해 제어되는 스위칭 소자를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  5. 제 1항에 있어서, 상기 제 2기준 전압은 일정한 전압 값을 갖는 직류 전원인 것을 특징으로 하는 상 변화 메모리 장치.
  6. 삭제
  7. 제 1항에 있어서, 상기 레퍼런스 전류 조정 저항부는 세트 데이터와 리셋 데이터의 중간값을 갖는 레퍼런스 저항값을 설정하는 것을 특징으로 하는 상 변화 메모리 장치.
  8. 제 1항에 있어서, 상기 제 2기준전압을 생성하는 메인 레퍼런스 전압 공급부를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  9. 제 1항에 있어서, 상기 센싱 전류 전압 변환부는
    제 1프리차지 신호의 활성화시 상기 제 2센싱 전압을 고전압으로 프리차지 시키는 프리차지부;
    상기 제 1프리차지 신호의 비활성화시 상기 고전압을 공급하는 활성화 조정부;
    상기 레퍼런스 셀 어레이의 센싱 전류를 상기 제 2센싱 전압으로 변경하는 전류 센싱부;
    비트라인 클램프 신호에 따라 상기 레퍼런스 비트라인의 클램프 전압을 조정하는 클램프 전압 조정부; 및
    제 2프리차지 신호에 따라 상기 레퍼런스 비트라인을 전원전압의 레벨로 프리차지 시키는 클램프 전압 프리차지 제어부를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  10. 제 9항에 있어서, 상기 고전압은 펌핑전압보다 낮은 레벨을 갖는 것을 특징으로 하는 상 변화 메모리 장치.
  11. 제 1항에 있어서, 상기 레퍼런스 전압 미세 조정부는
    인에이블 신호에 따라 전원전압을 선택적으로 공급하는 활성화 수단; 및
    상기 전원전압에 의해 선택적으로 동작하며, 상기 제 2기준전압과 상기 제 2센싱 전압을 비교 및 증폭하여 상기 레퍼런스 제어신호를 출력하는 증폭 제어부를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  12. 제 11항에 있어서, 상기 레퍼런스 전압 미세 조정부는 상기 제 2센싱 전압의 레벨이 상승할 경우 상기 레퍼런스 제어신호의 전압 레벨이 하강하고, 상기 제 2센싱전압의 레벨이 하강할 경우 상기 레퍼런스 제어신호의 전압 레벨이 상승하도록 제어되는 것을 특징으로 하는 상 변화 메모리 장치.
  13. 제 1항에 있어서, 상기 레퍼런스 가변 구동부는
    상기 레퍼런스 제어신호에 따라 상기 제 1기준전압을 상기 제 2기준전압 레벨로 풀업시키는 풀업 조정부;
    상기 레퍼런스 제어신호에 따라 상기 제 1기준전압을 풀다운 구동하는 풀다운 조정부; 및
    레퍼런스 제어신호에 따라 상기 풀다운 조정부의 활성화를 제어하는 활성화 조정부를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  14. 제 1항에 있어서, 상기 레퍼런스 전압 제어부는
    상기 제 2센싱 전압이 상기 제 2기준전압 보다 높을 경우 상기 제 1기준전압을 상기 제 2기준전압 레벨로 출력하고, 상기 제 2센싱 전압이 상기 제 2기준전압 보다 낮을 경우 상기 제 1기준전압을 그라운드 전압 레벨로 출력하는 것을 특징으로 하는 상 변화 메모리 장치.
  15. 제 1항에 있어서, 상기 레퍼런스 전압 제어부는
    클램프 전압이 상승할 경우 상기 제 2센싱 전압의 레벨이 하강하게 되어 상기 제 1기준전압이 최소값을 가지게 되고, 상기 클램프 전압이 하강할 경우 상기 제 2센싱 전압의 레벨이 상기 제 2기준전압 이상의 레벨로 상승하게 되어 상기 제 1기준전압이 최대값을 가지게 됨을 특징으로 하는 상 변화 메모리 장치.
  16. 제 1항에 있어서, 상기 레퍼런스 전압 제어부는
    온도가 높아질 경우 상기 제 2센싱 전압의 레벨이 하강하게 되어 상기 제 1기준전압이 최소값을 가지게 되고, 상기 온도가 낮아질 경우 상기 제 2센싱 전압의 레벨이 상기 제 2기준전압 이상의 레벨로 상승하게 되어 상기 제 1기준전압이 최대값을 가지게 됨을 특징으로 하는 상 변화 메모리 장치.
KR1020070141510A 2007-12-31 2007-12-31 상 변화 메모리 장치 KR100905188B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070141510A KR100905188B1 (ko) 2007-12-31 2007-12-31 상 변화 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141510A KR100905188B1 (ko) 2007-12-31 2007-12-31 상 변화 메모리 장치

Publications (1)

Publication Number Publication Date
KR100905188B1 true KR100905188B1 (ko) 2009-06-29

Family

ID=40983272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141510A KR100905188B1 (ko) 2007-12-31 2007-12-31 상 변화 메모리 장치

Country Status (1)

Country Link
KR (1) KR100905188B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093145B2 (en) 2012-12-27 2015-07-28 Samsung Electronics Co., Ltd. Non-volatile random access memory device and data read method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016994A (ko) * 1997-08-20 1999-03-15 구본준 반도체 메모리장치
KR20010002603A (ko) * 1999-06-16 2001-01-15 김영환 비휘발성 메모리 센싱장치 및 방법
KR20010098844A (ko) * 2000-04-24 2001-11-08 마찌다 가쯔히꼬 반도체기억장치
KR20060105570A (ko) * 2005-03-30 2006-10-11 오보닉스, 아이엔씨. 비트 특정 기준 레벨을 이용하여 메모리를 판독하는 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016994A (ko) * 1997-08-20 1999-03-15 구본준 반도체 메모리장치
KR20010002603A (ko) * 1999-06-16 2001-01-15 김영환 비휘발성 메모리 센싱장치 및 방법
KR20010098844A (ko) * 2000-04-24 2001-11-08 마찌다 가쯔히꼬 반도체기억장치
KR20060105570A (ko) * 2005-03-30 2006-10-11 오보닉스, 아이엔씨. 비트 특정 기준 레벨을 이용하여 메모리를 판독하는 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093145B2 (en) 2012-12-27 2015-07-28 Samsung Electronics Co., Ltd. Non-volatile random access memory device and data read method thereof

Similar Documents

Publication Publication Date Title
KR100541816B1 (ko) 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
KR100887061B1 (ko) 상 변화 메모리 장치
KR100895387B1 (ko) 상 변화 메모리 장치
KR100809334B1 (ko) 상변화 메모리 장치
JP5607870B2 (ja) 電流センス回路及びこれを備えた半導体記憶装置
US8243504B2 (en) Phase change memory device with reference cell array
CN101180683A (zh) 半导体器件
KR100944343B1 (ko) 상 변화 메모리 장치
KR100944328B1 (ko) 온도 보상 상 변화 메모리 장치
KR101201858B1 (ko) 반도체 메모리 장치
KR101205100B1 (ko) 비휘발성 메모리 장치
KR100944322B1 (ko) 상 변화 메모리 장치
KR100929304B1 (ko) 온도 보상 상 변화 메모리 장치
US8325514B2 (en) Phase change memory device
KR100905188B1 (ko) 상 변화 메모리 장치
KR100895399B1 (ko) 상 변화 메모리 장치
KR100895389B1 (ko) 상 변화 메모리 장치
KR100905166B1 (ko) 상 변화 메모리 장치
KR100905169B1 (ko) 상 변화 메모리 장치의 동작방법
KR100924206B1 (ko) 상 변화 메모리 장치
KR100979374B1 (ko) 상 변화 메모리 장치
KR100895398B1 (ko) 상 변화 메모리 장치
KR100895397B1 (ko) 상 변화 메모리 장치
KR101201841B1 (ko) 상변화 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee