KR20010069191A - 프로그램 가능 소자를 프로그래밍하기 위한 회로 장치 - Google Patents

프로그램 가능 소자를 프로그래밍하기 위한 회로 장치 Download PDF

Info

Publication number
KR20010069191A
KR20010069191A KR1020000023888A KR20000023888A KR20010069191A KR 20010069191 A KR20010069191 A KR 20010069191A KR 1020000023888 A KR1020000023888 A KR 1020000023888A KR 20000023888 A KR20000023888 A KR 20000023888A KR 20010069191 A KR20010069191 A KR 20010069191A
Authority
KR
South Korea
Prior art keywords
programmable
programmable element
circuit
terminal
programming
Prior art date
Application number
KR1020000023888A
Other languages
English (en)
Other versions
KR100383848B1 (ko
Inventor
플로리안 샴베르거
헬무트 슈나이더
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20010069191A publication Critical patent/KR20010069191A/ko
Application granted granted Critical
Publication of KR100383848B1 publication Critical patent/KR100383848B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 도체 트랙 저항이 전류와 전압에 의해 계속해서 바뀔 수 있는 프로그램 가능 소자(F) 및 프로그램 가능 소자(F)를 프로그램하기 위한 스위칭 가능 소자(T1)를 포함하는 회로 장치에 관한 것이다. 프로그램 가능 소자(F)와 스위칭 가능 소자(T1)는 각각 제 1 공급 전위(V1)와 제 2 공급 전위(V2)에 직렬로 연결된다. 프로그래밍 동작의 특성인 특성 전기량을 측정하기 위하여, 모니터링 회로(1)는 제 1 공급 전위(V1)와 제 2 공급 전위(V2)용 단자들 사이의 프로그램 가능 소자(F)와 스위칭 가능 소자(T1)에 의해 구성된 직렬 회로와 직렬로 연결된다. 따라서, 프로그래밍 동작 동안, 전기적으로 프로그램 가능 소자의 버닝 동작을 모니터링 하는 것이 가능하다.

Description

프로그램 가능 소자를 프로그래밍하기 위한 회로 장치 {CIRCUIT ARRANGEMENT FOR PROGRAMMING AN ELECTRICALLY PROGRAMMABLE ELEMENT}
본 발명은 청구 범위 1항의 전제부에 따른 프로그램 가능 소자를 프로그래밍하기 위한 회로 장치에 관한 것이다.
집적 회로들은 종종 결함이 있는 회로 부분들을 복구하기 위한 여분의 회로들을 가진다. 집적 메모리 회로들의 경우에, 특히 예를 들어, 이 회로들은 여분의워드 또는 비트 라인에 의해 교체되는 결함이 있는 메모리 셀들을 가진 정상 워드 또는 비트 라인들일 수 있다. 이를 위해, 집적 메모리는 예를 들어 자체 테스트 디바이스에 의해 테스트되고 여분의 소자들은 그 다음에 프로그래밍 된다. 이 때, 여분의 회로는 예를 들어 전기 퓨즈의 형태로 프로그램 가능 소자들을 가지는데, 이 소자들은 교체될 라인의 번지를 저장하는 기능을 한다. 전기 퓨즈들은 도체 트랙 저항이 계속해서 바뀔 수 있는 전기적 연결 소자들이다. 이 퓨즈들은 소위 버닝 전압을 인가함으로써 집적 회로를 제조하기 위한 공정 마지막에 실행될 수 있다.
프로그래밍하기 위하여, 고 전위 레벨을 가지는 버닝 전압은 일반적으로 회로에 외부적으로 인가된다. 이 때, 전기적으로 프로그램 가능 소자들을 프로그래밍하기 위한 동작은 예를 들어 대응 전기 퓨즈가 녹게 됨으로써 도체 트랙 저항을 지속적으로 변하게 하는 고 전류에 의해 이루어진다.
프로그램 가능 소자들을 프로그램하기 위해 수행되는 프로그래밍 또는 버닝 동작은 항상 확실하게 이루어지지는 않았다. 또한, 다수의 프로그램 가능 소자들을 프로그래밍하는 과정에서, 프로그램 가능 소자들 중 하나의 버닝 동작에 요구되는 시간은 다른 프로그램 가능 소자들에 요구되는 시간과는 다를 수 있다. 이것은 예를 들어 프로그램 가능 소자들에 있는 제조 공차의 결과로 생길 수 있다. 버닝 동작들의 시간은 일반적으로 프로그램될 모든 소자에 대하여 균일하게 선택되고 예를 들어 집적 회로의 내부 제어에 의해 미리 조절된다. 이것은 실행되는 프로그램 가능 동작 모두의 미리 정해지고, 균일한 시간이 주어지면, 상기 시간은 가능한한 프로그램 가능 소자들 모두가 완전하게 프로그램 되도록 비교적 여유있게 선택되야 한다. 그러나, 이것은 다수의 프로그램 가능 소자들을 계속해서 프로그래밍하는 집적 회로의 테스트 시간이 상당히 증가될 수 있게 한다.
프로그램 가능 소자들이 성공적으로 프로그래밍 되는지 아닌지에 대한 모니터링이 이 과정의 마지막에서 수행되지 않는다면, 잘못 프로그램된 소자가 있는 경우에 관련 집적 회로의 품질에서 확인되지 않은 결함이 발생할 수 있다.
현재까지, 일반적으로 프로그램되는 소자들의 필요한 프로그래밍 또는 버닝 동작들 모두를 수행하고 그 다음에 이 동작들을 모니터링 해왔다. 일단 상기 테스트 결과들이 이용 가능하면, 관련 회로가 또 다른 버닝이 동작되야 하는지 아닌지에 대해 결정될 수 있다. 이것은 집적 회로가 완성될 때까지의 시간이 한 번 더 연장되는 결과를 가져온다. 반면에, 만일 추가의 버닝 동작이 없다면, 집적 회로는 예를 들어 결함으로 간주되야 한다. 이것은 다수의 집적 회로들의 제조 과정에서, 아주 만족스런 품질을 가지는 집적 회로들의 수율이 감소되는 것을 의미한다.
본 발명의 목적은 프로그래밍 동작 동안 프로그래밍 가능한 소자의 버닝 동작을 모니터링 할 수 있는 프로그램 가능 소자를 프로그래밍하기 위한 회로 장치를 제공하는 것이다.
도 1은 모니터링 회로를 가진 프로그램 가능 소자를 프로그래밍하기 위한 회로 장치를 도시한다.
도 2와 3은 모니터링 회로의 실시예들을 도시한다.
*도면의 주요부분에 대한 부호 설명*
1 : 모니터링 회로 A : 프로그램 가능 소자의 출력
C : 모니터링 회로의 출력 E : 프로그램 가능 소자의 입력
F : 프로그램 가능 소자 S1 : 제어 입력
T1 : 스위칭 가능 소자 V1, V2 : 전위
본 발명의 목적은 청구 범위 1 항에 따른 회로 장치에 의해 달성된다. 종속항들은 본 발명의 바람직한 설계와 개선점에 관한 것이다.
상기 회로 장치는 도체 트랙 저항이 전류 또는 전압에 의해 계속해서 바뀔 수 있는 프로그램 가능 소자 및 프로그램 가능 소자를 프로그래밍하기 위한 제어 신호를 가진 제어 단자를 구비한 스위칭 가능 소자를 포함한다. 프로그램 가능 소자 및 스위칭 가능 소자는 두 공급 전위들 사이에 직렬로 연결된다. 이 경우에, 프로그램 가능 소자는 제 1 공급 전위용 단자에 연결되고, 스위칭 가능 소자는 제 2 공급 전위용 단자에 연결된다. 프로그램 가능 소자의 버닝 동작 동안, 예를 들어, 제 1 공급 전위는 버닝 전압 값이 되고, 제 2 공급 전위는 기준 접지 전압 값이 된다. 프로그래밍 동작 특성인 특성 전기량을 측정하기 위하여, 모니터링 회로는 제 1 및 2 공급 전위용 단자들 사이에서 상기 직렬 회로와 직렬로 연결된다. 이 경우에, 버닝 동작이 마무리되는지 아닌지 또는 언제 마무리되는지에 대한 정보를 제공하는 특성 전기량이 사용된다.
이것은 집적 회로가 프로그래밍될 소자 자체의 버닝 동작을 모니터링 할 수 있게 한다. 이 모니터링 정보를 이용해서, 프로그래밍 동작을 자동으로 제어하는 제어 처리는 상기 프로그래밍 동작에 통합될 수 있다. 이것은 예를 들어, 칩 상에 집적되고, 단계적으로 모니터링 회로의 측정치를 평가하며 및 이 정보를 버닝 동작을 모니터하기 위해 사용하는 제어 회로에 의해 실현될 수 있다. 이 방식으로, 실제로 버닝 동작 동안, 프로그래밍 동작에 개입할 수 있다. 미리 조절된 시간과 비교해서, 프로그래밍 동작은 상응하게 길어질 수 있어서, 이 동작은 시간의 관점에서 종료되고, 새로운 프로그래밍 동작은 초기화될 필요가 없다. 마찬가지로, 프로그래밍 동작은 완전히 마무리되자마자 자동으로 단축될 수 있다. 이 두 경우에,프로그램 가능 소자를 완전하게 프로그래밍하기 위해 필요한 최소 시간이 확보된다.
또한, 본 발명에 따른 회로 장치는 자체 복구 기능을 가진 자체 테스트 디바이스를 포함하는 집적 회로에서 바람직하게 사용될 수 있다. 프로그래밍 동작의 자동 제어 덕택에, 실행된 자체 복구의 품질이 이런 타입의 회로에서 높아진다.
본 발명의 개선점에서, 제 1 또는 2 공급 전위용 단자들 사이의 직렬 회로의 전류는 측정된 특성 전기량으로서 사용된다. 전위차의 결과로서, 전류는 프로그램 가능 소자와 스위칭 가능 소자에 의해 형성된 직렬 회로로 흐르는데, 그 전류의 값은 마찬가지로 프로그램 가능 소자의 도체 트랙 저항의 변화 때문에 변한다. 버닝 동작 과정에서, 이 버닝 전류는 전기 퓨즈의 경우에 두드러지고 갑자기 변한다. 이 변화가 일어나자마자, 전기 퓨즈는 완전하게 프로그램된다고 가정될 수 있다.
버닝 전류를 측정하기 위한 모니터링 회로의 간단한 실시예는 프로그램 가능 소자와 스위칭 가능 소자에 의해 구성된 직렬 회로와 입력 경로를 통해서 직렬로 연결되는 전류 미러를 제공한다. 평가를 위해 사용되는 모니터링 회로의 출력 신호용 단자는 전류 미러의 출력 경로에 연결된다. 전류 미러의 사용은 프로그램 가능 소자와 스위칭 가능 소자에 의해 구성된 직렬 회로의 버닝 전류 및 전류 미러의 입력 경로의 측정 전류를 완전히 분리시킨다. 또한, 버닝 전류의 프로파일은 전류 미러의 입력 경로의 버닝 전류와 전류 미러의 출력 경로의 측정 전류 사이의 비례 관계에 의해 간단한 방식으로 재형성될 수 있다.
추가의 실시예에서, 제 1 공급 전위에서 멀리 떨어진 프로그램 가능 소자의단자에서의 전위는 측정된 특성 품질로서 사용된다. 이 값은 프로그램 가능 소자의 도체 트랙 저항과 버닝 전류의 크기와 관련된 스위칭 소자의 볼륨 저항의 크기에 따라 다르고, 마찬가지로 프로그래밍 과정에서 변한다. 이 실시예는 버닝 전류를 직접 측정하는 실시예보다 프로그램 가능 소자와 스위칭 가능 소자에 의해 구성된 직렬 회로에 추가의 소자를 제공할 필요가 없다는 이점을 가진다. 제 1 또는 2 공급 전위들 사이의 고 전위차 때문에, 상기 소자는 상대적으로 크게 치수가 정해져서, 만일 다수의 프로그램 가능 소자들이 있다면, 필요한 공간이 증가되게 된다.
이 실시예는 예를 들어 입력 경로의 제 1 단자에 의해 제 1 공급 전위에서 멀리 떨어진 프로그램 가능 소자의 단자 및 입력 경로의 제 2 단자에 의해 제 2 공급 전위용 단자에 연결되는 전류 미러를 가지는 모니터링 회로에 의해 실현된다. 모니터링 회로의 출력 신호용 단자는 전류 미러의 출력 경로에 연결된다. 입력 경로의 전위차에 비례해서 발생하는 전류는 출력 경로로 반사되고 모니터링 회로의 출력 신호를 이용해서 측정될 수 있다.
본 발명은 도면을 참조로 아래에 더 상세히 설명된다.
도 1은 입력(E)과 출력(A) 사이의 도체 트랙 저항이 이 경우에 전류에 의해 계속해서 바뀔 수 있는 입력(E)과 출력(A)을 가진 프로그램 가능 소자(F)를 구비한 회로 장치를 도시한다. 회로 장치는 또한 제어 경로 및 상기 프로그램 가능 소자(F)를 프로그래밍하기 위한 제어 신호를 가진 및 제어 단자(S1)를 가진 스위칭 가능 소자(T1)를 포함한다. 스위칭 가능 소자(T1)는 이 경우에 트랜지스터로서 구체화된다. 프로그램 가능 소자(F)의 제어 경로와 스위칭 가능 소자(T1)는 직렬로공급 전위들(V1, V2)에 연결된다. 프로그래밍 동작 동안, 예를 통해서, 전위(V1)는 버닝 전압 값이 되며 전위(V2)는 기준 접지 전압 값이 된다. 프로그램 가능 소자(F)의 프로그램 동작은 스위칭 가능 소자(T1)의 제어 입력(S1)을 통해서 초기화된다. 스위칭 가능 소자(T1)는 스위치 온 되고 버닝 전압이 인가되는데, 대 전류는 전위들(V1, V2)의 단자들 사이의 전위차 때문에 프로그램 가능 소자(F)를 통해서 흐른다.
아울러, 모니터링 회로(1)는 프로그램 가능 소자(F)와 스위칭 가능 소자(T1)에 의해 구성된 직렬 회로와 직렬로 연결된다. 이 모니터링 회로는 프로그래밍 동작의 특성인 특성 전기량을 측정한다. 측정 결과는 모니터링 회로(1)의 출력(C)에서 검출될 수 있다.
도 2는 도 1에 따른 모니터링 회로의 하나의 실시예를 도시한다. 모니터링 회로(1)는 트랜지스터들(T11, T12)에 의해 구성된 전류 미러를 포함한다. 이 경우에, 트랜지스터(T11)의 제어 경로는 전류 미러의 입력 경로를 형성하고, 트랜지스터(T12)의 제어 경로는 전류 미러의 출력 경로를 형성한다. 프로그램 가능 소자(F)와 스위칭 가능 소자(T1) 사이의 이 실시예에서, 전류 미러의 입력 경로는 프로그램 가능 소자(F)와 스위칭 가능 소자(T1)에 의해 구성된 직렬 회로와 직렬로 연결된다. 그러나, 전위들(V1, V2) 사이의 직렬 회로의 다른 위치도 생각해 볼 수 있다. 전류 미러의 출력 경로에서의 측정 전류는 저항(R) 사이의 전압을 강하시키는데, 전압 강하는 모니터링 전류(1)의 출력(C)에서 탭 오프 될 수 있다. 트랜지스터들(T11, T12)은 보통 동일한 수치를 갖는다. 도 2에서, 트랜지스터(T12)는내부 공급 전위(Vint)에 연결된다.
도 3은 모니터링 회로(1)의 추가의 실시예를 도시한다. 이 모니터링 회로도 마찬가지로 트랜지스터들(T21, T22)에 의해 구성된 전류 미러를 포함한다. 트랜지스터(T21)의 제어 경로는 전류 미러의 입력 경로를 형성하고, 트랜지스터(T22)의 제어 경로는 전류 미러의 출력 경로를 형성한다. 입력 경로의 제 1 단자는 제 1 공급 전위(V1)에서 멀리 떨어진 프로그램 가능 소자(F)의 출력 단자(A)의 접점(K)에 연결된다. 모니터링 회로(1)의 출력 신호용 단자(C)는 도 2에 도시된 것과 같은 방식으로 모니터링 회로(1)의 전류 미러에 연결된다. 접점(K)의 전위와 전위(V2) 사이의 전위차는 변화분이 단자(C)에서 측정될 수 있는 트랜지스터(T21)의 제어 경로에서 전류를 발생시킨다.
본 발명은 전기적으로 프로그래밍 가능한 소자의 버닝 동작을 모니터링 할 수 있는 효과를 가진다.

Claims (6)

  1. - 입력(E)과 출력(A)을 가지며, 상기 입력(E)과 출력(A) 사이의 도체 트랙 저항이 전류 또는 전압에 의해 계속해서 바뀔 수 있는 프로그램 가능 소자(F); 및
    - 제어 경로 및 상기 프로그램 가능 소자(F)를 프로그래밍하기 위한 제어 신호를 가진 및 제어 단자(S1)를 가진 스위칭 가능 소자(T1)를 포함하며,
    상기 스위칭 가능 소자(T1)의 제어 경로와 상기 프로그램 가능 소자(F)는 두 공급 전위들(V1, V2)용 두 단자들 사이에 직렬로 연결되며,
    상기 프로그램 가능 소자(F)는 제 1 공급 전위(V1)용 상기 단자에 연결되고 상기 스위칭 가능 소자(T1)는 제 2 공급용 전위(V2)용 상기 단자에 연결되는 프로그램 가능 소자를 프로그래밍하기 위한 회로 장치에 있어서,
    프로그래밍 동작의 특성인 특성 전기량을 측정하기 위하여, 상기 제 1 공급 전위(V1) 및 상기 제 2 공급 전위(V2) 사이에서 상기 프로그램 가능 소자(F)와 상기 스위칭 가능 소자(T1)에 의해 구성된 상기 직렬 회로와 직렬로 연결되는 모니터링 회로(1)를 포함하는 특징으로 하는 회로 장치.
  2. 제 1 항에 있어서,
    상기 특성 전기량은 상기 제 1 공급 전위(V1)와 상기 제 2 공급 전위(V2)용 상기 단자들 사이의 전류인 것을 특징으로 하는 회로 장치.
  3. 제 1 항에 있어서,
    상기 특성 전기량은 제 1 공급 전위(V1)에서 멀리 떨어진 상기 프로그램 가능 소자(F)의 상기 단자(A)에서의 전위인 것을 특징으로 하는 회로 장치.
  4. 제 2 항에 있어서,
    - 상기 모니터링 회로(1)는 상기 프로그램 가능 소자(F)와 상기 스위칭 가능 소자(T1)에 의해 구성된 상기 직렬 회로와 입력 경로를 통해서 직렬로 연결된 전류 미러를 포함하며,
    상기 모니터링 회로(1)의 출력 신호용 단자(C)는 상기 전류 미러의 상기 출력 경로에 연결되는 것을 특징으로 하는 회로 장치.
  5. 제 3 항에 있어서,
    - 상기 모니터링 회로(1)는 상기 입력 경로의 제 1 단자에 의해 상기 제 1 공급 전위(V1)에서 멀리 떨어진 프로그램 가능 소자(F)의 상기 단자(A)에 연결되고, 상기 입력 경로의 제 2 단자에 의해 상기 제 2 공급 전위(V2)용 상기 단자에 연결되며,
    - 상기 모니터링 회로(1)의 출력 신호용 단자(C)는 상기 전류 미러의 상기 출력 경로에 연결되는 것을 특징으로 하는 회로 장치.
  6. 제 1 항 내지 5 항 중 어느 한 항에 있어서,
    상기 프로그램 가능 소자(F)는 전기 퓨즈를 포함하는 것을 특징으로 하는 회로 장치.
KR10-2000-0023888A 1999-05-05 2000-05-04 프로그램 가능 소자를 프로그래밍하기 위한 회로 장치 KR100383848B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19920721.6 1999-05-05
DE19920721A DE19920721C2 (de) 1999-05-05 1999-05-05 Schaltungsanordnung zur Programmierung eines elektrisch programmierbaren Elementes

Publications (2)

Publication Number Publication Date
KR20010069191A true KR20010069191A (ko) 2001-07-23
KR100383848B1 KR100383848B1 (ko) 2003-05-14

Family

ID=7907080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0023888A KR100383848B1 (ko) 1999-05-05 2000-05-04 프로그램 가능 소자를 프로그래밍하기 위한 회로 장치

Country Status (5)

Country Link
US (1) US6344757B1 (ko)
JP (1) JP3955714B2 (ko)
KR (1) KR100383848B1 (ko)
DE (1) DE19920721C2 (ko)
TW (1) TW473727B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10159882B4 (de) * 2001-12-06 2007-07-12 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Programmieren einer Fuse einer integrierten Schaltung
DE10319273B4 (de) * 2003-04-29 2008-11-06 Infineon Technologies Ag Verfahren und Vorrichtung zum Bewerten und Nachprogrammieren von einmal programmierbaren Zellen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684206B1 (fr) * 1991-11-25 1994-01-07 Sgs Thomson Microelectronics Sa Circuit de lecture de fusible de redondance pour memoire integree.
US5315177A (en) * 1993-03-12 1994-05-24 Micron Semiconductor, Inc. One time programmable fully-testable programmable logic device with zero power and anti-fuse cell architecture
US5424655A (en) * 1994-05-20 1995-06-13 Quicklogic Corporation Programmable application specific integrated circuit employing antifuses and methods therefor
KR0140178B1 (ko) * 1994-12-29 1998-07-15 김광호 반도체 메모리장치의 결함 셀 구제회로 및 방법
DE19607724A1 (de) * 1996-02-29 1997-09-04 Siemens Ag Schaltungsanordnung für einen programmierbaren nichtflüchtigen Speicher
US5825201A (en) * 1996-06-21 1998-10-20 Quicklogic Corporation Programming architecture for a programmable integrated circuit employing antifuses

Also Published As

Publication number Publication date
TW473727B (en) 2002-01-21
DE19920721C2 (de) 2001-03-22
US6344757B1 (en) 2002-02-05
JP2000353749A (ja) 2000-12-19
JP3955714B2 (ja) 2007-08-08
KR100383848B1 (ko) 2003-05-14
DE19920721A1 (de) 2000-11-23

Similar Documents

Publication Publication Date Title
US9281076B2 (en) Semiconductor device
JP2006339290A (ja) ヒューズ切断テスト回路及びヒューズ切断テスト方法並びに半導体回路
KR20020061113A (ko) 반도체 장치
JPH05299606A (ja) 半導体メモリ装置及びそのビット線の短絡救済方法
US9159453B2 (en) Memory device and method for measuring resistance of memory cell
EP0195412B1 (en) Integrated circuit with built-in indicator of internal repair
KR100383848B1 (ko) 프로그램 가능 소자를 프로그래밍하기 위한 회로 장치
US7482854B2 (en) E-fuse circuit using leakage current path of transistor
KR102034008B1 (ko) 반도체 집적회로 및 그의 구동방법
US6426899B1 (en) Integrated memory with a buffer circuit
JP2001013224A (ja) 半導体装置及びそのテスト方法
US5966335A (en) Semiconductor memory device having circuit for changing electrical characteristics
KR100279198B1 (ko) 2개의 집적회로를 갖춘 플레이트
US7330384B2 (en) Verifying circuit and method of repairing semiconductor device
US6642602B2 (en) Self-terminating blow process of electrical anti-fuses
KR20000071022A (ko) 반도체 메모리의 액세스 타임을 최소화하기 위한 방법
JP2017175073A (ja) 半導体集積回路
KR100287185B1 (ko) 퓨즈의 절단 없이도 퓨즈 절단의 효과를 얻어 반복해서 전압 레벨을 트리밍 할 수 있는 전압 레벨 발생회로 및 이를 이용하여전압 레벨을 트리밍하는 방법
US6985390B2 (en) Integrated memory circuit having a redundancy circuit and a method for replacing a memory area
US6469943B2 (en) Switching circuit and semiconductor device
JP2003017569A (ja) 半導体集積回路
US6999333B2 (en) Method and apparatus for assessing one-time programmable cells
CN117590296B (zh) 一种E-fuse熔断特性的测试电路、方法和系统
US6788129B2 (en) Integrated circuit having a programmable element and method of operating the circuit
KR20020072915A (ko) 반도체 메모리 장치의 리페어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130419

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140417

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee