KR100278827B1 - 메모리 시험장치 - Google Patents

메모리 시험장치 Download PDF

Info

Publication number
KR100278827B1
KR100278827B1 KR1019980022135A KR19980022135A KR100278827B1 KR 100278827 B1 KR100278827 B1 KR 100278827B1 KR 1019980022135 A KR1019980022135 A KR 1019980022135A KR 19980022135 A KR19980022135 A KR 19980022135A KR 100278827 B1 KR100278827 B1 KR 100278827B1
Authority
KR
South Korea
Prior art keywords
test
memory
pattern
pattern generator
signal
Prior art date
Application number
KR1019980022135A
Other languages
English (en)
Other versions
KR19990006955A (ko
Inventor
마스히로 야마다
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP9156926A external-priority patent/JPH117795A/ja
Priority claimed from JP16106797A external-priority patent/JP3558250B2/ja
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR19990006955A publication Critical patent/KR19990006955A/ko
Application granted granted Critical
Publication of KR100278827B1 publication Critical patent/KR100278827B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Abstract

메모리 직류시험을 단시간에 끝낼 수 있는 메모리 시험장치를 제공한다.
피시험메모리(4)에 인가하는 소정패턴의 테스트신호를, 인가한 패턴 그대로 유지하는 홀드시간을 설정하기 위한 홀드시간 설정장치(2A)와, 홀드시간이 설정될 때에 기동하고, 패턴발생기(2)를 홀드모드에 제어하는 홀드모드 제어장치(2B)와, 피시험메모리의 직류테스트를 개시시키기 위한 직류테스트 개시지령(DCS)을 발생하는 직류테스트 개시지령 발생장치(2C)와, 피시험메모리에 대한 직류테스트가 종료된 것을 검출하는 패턴종료 검출장치(2D)와, 직류테스트 종료를 지시하는 패턴종료신호(PGEND)를 발생하는 종료신호 발생장치(2E)에 의해 패턴발생기(2)를 구성하고, 이 패턴발생기(2)에서 직류테스트유니트(3)에 직류테스트 개시지령(DCS)을 보내는 신호선로(5)를 설치하고, 또한, 직류테스트유니트(3)를 피시험메모리의 불량어드레스를 기억하기 위한 불량해석메모리(3B)에 의해 구성한다.

Description

메모리 시험장치
발명의 배경
1. 발명의 분야
본 발명은 예컨대 플래쉬메모리와 같은 메모리를 시험하는데 적합한 메모리 시험장치에 관한 것이다.
2. 관련기술의 설명
종래, 메모리 시험에는 기능시험 외에 직류시험이 있다. 직류시험이란, 시험되는 메모리(일반적으로 반도체 집적회로(IC)로서 구성됨) 단자에 소정 전압을 인가한 상태로, 그 단자에서 소정 전류가 꺼내질 것인지 여부의 시험이나, 피시험 메모리 단자에서 소정 전류를 꺼내고 있는 상태에서 그 단자의 전압이 소정 전압을 유지할 수 있을지 여부의 시험 등을 가르킨다. 전자를 전압인가 전류측정시험, 후자를 전류인가 전압측정시험이라 한다.
도 5는 종래의 반도체 집적회로 시험장치(IC 시험장치), 특정하면, IC 메모리 시험장치에 설치되어 있는 직류시험을 행하는데 필요한 회로구성의 1예의 개략 구성을 나타내는 블록도이다. 예시하는 IC 메모리 시험장치(이하, 단순히 메모리 시험장치라 함)는 제어기(1)와, 패턴발생기(2)와, 직류 테스트 유니트(3)를 포함한다. 제어기(1)는 일반적으로 컴퓨터시스템에 의해 구축되고, 메모리 시험장치내의 복수의 유니트 동작을 제어 버스라인(BUS)을 통하여 제어한다. 도시예에서는 제어기(1)에 의해 제어되는 유니트는 패턴발생기(2)와, 직류테스트유니트(3)뿐이나, 도시하지 않은 기타 유니트도 이 제어기(1)로 제어됨은 말할 나위 없다.
패턴발생기(2)는 피시험메모리에 부여하는 소정패턴의 테스트신호(TS), 혹은 어드레스신호, 제어신호 등을 발생한다. 직류테스트에 있어서는 패턴발생기(2)는 피시험메모리(MUT; 4)의 특정 어드레스의 메모리셀에 소정 패턴의 테스트신호를 부여하고, 직류테스트유니트(3)는 양방향의 라인(10)으로 표시하는 바와 같이, 이 피시험메모리(4)의 특정단자의 전압 또는 전류를 측정하고, 직류테스트를 실행한다. 이 직류테스트는 피시험메모리(4)의 각 단자마다 행해진다.
직류테스트는 이하와 같이 실행된다.
(1) 직류테스트 개시는 제어기(1)에서 제어버스라인(BUS)을 통하여 패턴발생기(2)에 패턴발생지령(PGS)을 부여함으로써 개시된다.
(2) 패턴발생기(2)는 패턴발생지령(PGS)을 수취하면 피시험메모리(4)에 초기화 패턴신호를 부여하여 피시험메모리(4) 상태를 초기화한다.
(3) 초기화 후, 패턴발생기(2)는 어드레스신호에 의해 특정된 피시험메모리(4)의 어드레스의 메모리셀에 소정패턴의 테스트신호(TS)를 인기하고, 그 패턴의 갱신동작을 금지하는 홀드모드에 들어가고, 제어기(1)에 홀드모드에 들어간 것을 표시하는 패턴홀드신호(PGH)를 송신한다.
(4) 제어기(1)는 패턴홀드신호(PGH)를 수취하면 직류테스트유니트(3)에 직류테스트 개시지령(DCS)을 부여하여 직류테스트유니트(3)를 기동시키고, 직류테스트를 개시시킨다.
(5) 직류테스트유니트(3)는 피시험메모리(4)의 특정한 한 단자의 전압, 전류를 측정하고, 그 측정결과(MEC)를 제어기(1)에 보낸다.
(6) 제어기(1)는 직류테스트유니트(3)에서 전송된 측정결과(전압치 또는 전류치)를 기준치와 비교하여 양부 판정을 행한다. 측정결과가 기준치에서 벗어나 있을 경우는 그 어드레스의 메모리셀은 불량이라 판정하고, 그 메모리셀의 어드레스를 기억한다. 불량 메모리셀의 어드레스를 기억함으로써 그 어드레스의 직류테스트가 종료된다.
(7) 제어기(1)는 패턴발생기(2)에 다음 스텝으로 진행하는 제어지령(PGCON)을 부여하여 패턴발생기(2)의 홀드모드를 해제하고, 테스트신호를 인가하는 피시험메모리(4)의 어드레스 및 테스트신호의 패턴을 갱신하고, 이 갱신한 어드레스의 메모리셀에 갱신한 패턴의 테스트신호를 인가하고, 재차 그 패턴의 갱신동작을 금지하는 홀드모드에 들어간다.
(8) 이하, 상기 (4)∼(7)의 동작을 피시험메모리(4)의 모든 어드레스의 메모리셀에 대하여 반복한다.
(9) 특정의 한 단자에 대한 직류테스트가 종료하면, 다음의 특정한 한 단자에 대하여 동일한 직류테스트를 실행한다.
이같이 하여 피시험메모리(4) 모두의 단자에 대하여 순차 직류테스트를 실행한다.
그런데, 전기적으로 전비트 혹은 블록단위로 내용을 소거하여 기입갱신이 가능한 판독 전용메모리(flash electrically erasable programmable read only memory)인 플래쉬메모리(flash memory)나 혹은 기타 불휘발성 메모리(전원이 끊어져도 기억이 소거되지 않은 메모리)의 경우는, 직류테스트결과에 따라 다음에 실행할 처리를 선택할 경우가 있다.
그 1예로서, 가령 특정 단자의 측정전압이 기준범위의 H측(고전위측)으로 벗어날 경우는 테스트패턴신호를 인가한 어드레스의 메모리셀에 대하여 테스트패턴신호의 기입을 반복하고, 소정회수 이상 기입을 반복한 후에 재테스트를 실행한다. 또, 측정전압이 기준범위의 L측(저전위측)으로 벗어날 경우는 그 어드레스의 메모리셀에 이미 기입한 테스트패턴신호를 소거하는 조작을 반복하고, 소거회수가 소정회수에 도달한 시점에서 재테스트를 실행하는 등의 처리가 행해진다.
이 때문에, 종래는 제어기(1)에 판정기능을 갖게 하여 직류테스트유니트(3)가 측정한 전압 또는 전류치가 기준범위에서 H측으로 벗어난 상태로 불량이 되었는지 또는 L측으로 벗어난 상태로 불량이 되었는지 직류테스트유니트(3)로부터의 측정치에 의해 제어기(1)가 판단하고, 그 상황에 따라 패턴발생기(2)에 다음 스텝에서 동작해야 할 제어신호를 부여하도록 구성되어 있다.
상기와 같이, 종래는 스텝(2)을 제외한 모든 스텝(1), (3), (4), (5), (6), (7), (8), (9)에서 제어기(1)가 제어에 개재해 있고, 특히 피시험메모리(4)가 플래쉬메모리의 경우는 피시험메모리(4)의 모든 어드레스에 대하여 각 단자별로 직류테스트를 실행하기 때문에 제어기(1)의 제어동작회수는 방대한 수가 되고, 그 제어에 요하는 시간도 누적되면 길어진다. 또, 플래쉬메모리의 경우는 상기와 같이 불량발생시의 상황에 따라 다음 스텝에서 패턴발생기(2)를 동작시키는 조건을, 제어기(1)의 판정동작으로 선택하도록 구성되어 있으므로 제어기(1)의 제어동작회수는 점점 많아진다. 그 결과, 직류테스트에 요하는 시간이 상당히 길어지는 결점이 있다. 즉, 직류테스트를 단시간에 끝낼 수 없는 결함이 있다.
본 발명의 한 목적은, 메모리의 직류시험을 단시간에 끝낼 수 있는 메모리 시험장치를 제공하는 것이다.
본 발명의 다른 목적은 플래쉬메모리와 같은 메모리의 메모리시험을 단시간에 끝낼 수 있는 메모리 시험장치를 제공하는 것이다.
도 1은 발명에 의한 메모리 시험장치의 제1 실시예의 주요부 회로구성을 나타내는 블록도,
도 2는 발명에 의한 메모리 시험장치의 제2 실시예의 주요부 회로구성을 나타내는 블록도,
도 3은 발명에 의한 메모리 시험장치의 제3 실시예의 주요부 회로구성을 나타내는 블록도,
도 4는 발명에 의한 메모리 시험장치의 제4 실시예의 주요부 회로구성을 나타내는 블록도,
도 5는 종래의 메모리 시험장치에 설치되어 있는 직류시험을 행하는데 필요한 회로구성의 1예를 나타내는 블록도.
상기 목적을 달성하기 위하여, 본 발명의 제1의 면에 있어서는 피시험메모리에 소정패턴의 테스트신호를 부여하는 패턴발생기와, 피시험메모리단자에 발생하는 전압 또는 단자에 흐르는 전류를 측정하는 직류테스트유니트와, 이들 패턴발생기 및 직류테스트유니트 동작을 제어하는 제어기를 포함한 메모리 시험장치에 있어서, 상기 패턴발생기가 상기 패턴발생기를 한 패턴의 테스트신호를 발생한 그대로의 상태로 유지하는 홀드모드의 지속시간을 설정하는 홀드시간 설정수단과, 상기 패턴발생기를 상기 홀드모드로 제어하는 홀드모드 제어수단과, 이 홀드모드 제어수단이 상기 패턴발생기를 홀드모드로 제어한 상태에 있어서 상기 직류테스트유니트에 직류테스트 개시지령을 부여하는 직류테스트 개시지령 발생수단을 구비하고, 상기 직류테스트유니트가, 이 직류테스트유니트가 측정한 전압치 또는 전류치가 기준치와 합치하는지 여부를 판정하는 판정수단과, 이 판정수단이 상기 기준치와 합치하지 않는다고 판정한 불량의 판정결과를 기억하는 불량해석메모리를 구비한 메모리 시험장치가 제공된다.
바람직한 실시예에 있어서는, 상기 패턴발생기는 또, 피시험메모리에 대한 직류테스트가 종료한 것을 검출하는 패턴종료검출수단과, 이 패턴종료검출수단이 직류테스트 종료를 검출하면, 직류테스트 종료를 지시하는 패턴종료신호를 발생하여 상기 제어기에 보내는 종료신호 발생수단을 포함하고, 상기 제어기는, 상기 패턴종료신호를 수신하면, 상기 불량해석메모리에서 거기에 기억된 불량의 판정결과를 판독한다.
상기 판정수단은, 상기 직류테스트유니트가 측정한 전압치 또는 전류치가 규정 범위내에 들어 있으면 양호, 벗어나 있으면 불량이라 판정한다. 상기 불량해석메모리는 상기 판정수단에 의해 불량이라 판정된 측정치를 발생한 피시험메모리의 어드레스와 동일한 어드레스에, 불량을 표시하는 데이터를 기억한다.
상기 본 발명의 구성에 따르면, 제어기는 패턴발생기에 패턴발생지령을 부여하는 것만으로 되고, 패턴발생기 및 직류테스트유니트는 제어기의 제어동작을 필요로 하지 않고, 양자간에 직접 신호를 주고 받으므로, 제어기가 개재하는 시간을 전무(全無)로 할 수 있고, 각 어드레스마다 직류테스트에 요하는 시간을 단축할 수 있다. 즉, 패턴발생지령에서 불량해석메모리에 불량의 판정결과가 기입되기 까지의 시간을 단시간에 끝낼 수 있다. 그 결과, 피시험메모리의 각 단자마다 모든 어드레스에 대하여 직류테스트를 실시할 경우는 종래와 비교하여 직류테스트시간이 대폭 단축된다.
바람직한 다른 실시예에 있어서는, 상기 직류테스트유니트는 또한, 피시험메모리의 각 어드레스마다 실행되는 직류테스트 종료를 검출하는 테스트종료 검출수단과, 이 테스트종료검출수단이 각 어드레스마다 실행되는 직류테스트 종료를 검출하면 직류테스트 종료를 나타내는 직류테스트 종료신호를 출력하는 직류테스트 종료신호 발생수단을 포함하고, 상기 홀드모드제어수단은, 상기 패턴발생기가 상기 직류테스트 종료신호 발생수단에서 발생된 직류테스트 종료신호를 수신하면 상기 패턴발생기의 홀드모드를 해제하여 상기 테스트신호의 패턴의 갱신을 가능케 한다.
상기 홀드시간설정수단에 설정하는 홀드시간은 여유를 보아 각 어드레스마다 실행되는 직류테스트에 요하는 시간보다 길게 설정된다. 이에 비해 상기 다른 실시예 구성에 따르면, 각 어드레스마다 실행되는 직류테스트가 종료되면 즉시 홀드모드가 해제되고, 다음 스텝으로 진행한다. 따라서, 각 어드레스마다의 직류테스트에 요하는 시간을 짧게 할 수 있다.
본 발명의 제2의 면에 있어서는, 피시험메모리에 소정패턴의 테스트신호를 부여하는 패턴발생기와, 피시험메모리 단자에 발생하는 전압 또는 단자에 흐르는 전류를 측정하는 직류테스트유니트와, 이들 패턴발생기 및 직류테스트유니트 동작을 제어하는 제어기를 포함한 메모리시험장치에 있어서, 상기 직류테스트유니트가, 이 직류테스트유니트가 측정한 전압치 또는 전류치가 적어도 하나의 기준치와 합치하는지 여부를 판정하는 판정수단과, 이 판정수단이 상기 기준치와 합치하지 않는다고 판정한 불량 판정결과를 상기 패턴발생기에 전송하는 수단을 구비하고, 상기 패턴발생기가, 상기 직류테스트유니트에서 전송된 상기 불량 판정결과에 응하여 상기 패턴발생기의 다음 동작모드를 선택하고, 이 선택한 동작모드로 상기 패턴발생기를 동작시키는 동작모드 선택수단을 구비한 메모리시험장치가 제공된다.
바람직한 실시예에 있어서는, 상기 판정수단은, 상기 직류테스트유니트가 측정한 전압치 또는 전류치가 규정범위 상한측으로 벗어나 있는지 하한측으로 벗어나 있는지를 판정한다. 상기 판정수단은 상기 직류테스트유니트가 측정한 전압치 또는 전류치를 둘 이상의 상이한 기준치와 비교하여 둘 이상의 불량 판정결과를 출력하도록 구성하여도 좋다.
상기 불량해석메모리는, 상기 판정수단으로 불량이라 판정된 판정결과를 발생한 피시험메모리의 어드레스와 동일한 어드레스에, 불량을 표시하는 데이터를 기억한다.
상기 패턴발생기는 또한, 상기 패턴발생기를 한 패턴의 테스트신호를 발생한 상태로 유지하는 홀드모드 지속시간을 설정하는 홀드시간 설정수단과, 상기 패턴발생기를 상기 홀드모드로 제어하는 홀드모드 제어수단과, 이 홀드모드제어수단이 상기 패턴발생기를 홀드모드로 제어한 상태에 있어서 상기 직류테스트유니트에 직류테스트 개시지령을 부여하는 직류테스트 개시지령 발생수단을 구비한다.
또, 상기 패턴발생기는 피시험메모리에 대한 직류테스트가 종료한 것을 검출하는 패턴종료 검출수단과, 이 패턴종료검출수단이 직류테스트종료를 검출하면 직류테스트 종료를 지시하는 패턴종료신호를 발생하여 상기 제어기에 보내는 종료신호 발생수단을 포함하고, 상기 제어기는 상기 패턴종료신호를 수신하면, 상기 불량해석 메모리에서 거기에 기억된 불량판정결과를 판독한다.
상기 본 발명의 구성에 따르면, 제어기는 패턴발생기에 패턴발생지령을 부여하는 것만으로 좋고, 패턴발생기 및 직류테스트유니트는 제어기의 제어동작을 필요로 하지 않고, 양자간에 직접 신호 수수를 행하여 동작하므로, 제어기가 개재하는 시간을 전무로 할 수 있고, 각 어드레스마다의 직류테스트에 요하는 시간을 단축할 수 있게 된다. 즉, 패턴발생지령에서, 패턴발생기의 다음 스텝으로의 동작모드를 선택하고, 패턴발생기가 그 선택한 동작모드 실행을 종료하기 까지의 시간을 단시간에 끝낼 수 있다. 그 결과, 피시험메모리의 각 단자마다 모든 어드레스에 대하여 직류테스트를 실시할 경우는 종래와 비교하여 직류테스트시간이 대폭 단축된다.
바람직한 다른 실시예에 있어서는, 상기 직류테스트유니트는 또한 상기 판정수단이 상기 기준치와 합치하지 않는다고 판정한 불량 판정결과를 기억하는 불량해석 메모리와, 피시험메모리의 각 어드레스마다 실행되는 직류테스트 종료를 검출하는 테스트 종료 검출수단과, 이 테스트 종료 검출수단이 각 어드레스마다 실행되는 직류테스트 종료를 검출하면 직류테스트 종료를 나타내는 직류테스트 종료신호를 출력하는 직류테스트 종료신호 발생수단을 포함하고, 상기 홀드모드 제어수단은 상기 패턴발생기가 상기 직류테스트 종료신호발생수단에서 발생된 직류테스트 종료신호를 수신하면, 상기 패턴발생기의 홀드모드를 해제하여 상기 테스트신호의 패턴 갱신을 가능케 한다.
상기 홀드시간 설정수단에 설정하는 홀드시간은 여유를 보아 각 어드레스마다 실행되는 직류테스트에 요하는 시간보다 길게 설정된다. 이에 비해 상기 다른 실시예 구성에 따르면 각 어드레스마다 실행되는 직류테스트가 종료하면 곧 홀드모드가 해제되고, 다음 스텝으로 진행한다. 따라서, 각 어드레스마다 직류테스트에 요하는 시간을 짧게 할 수 있다.
바람직한 실시예의 상세한 설명
이하, 본 발명에 따른 메모리 시험장치의 몇가지 실시예에 대하여 도 1∼도 4를 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 메모리 시험장치의 제1 실시예의 직류시험을 행하는데 필요한 회로구성을 나타내는 블록도이다. 또, 도 1∼도 4에 있어서, 도 5와 대응하는 부분, 소자에는 동일부호를 부가하여 나타내고, 필요없는 한 그 설명은 생략한다.
본 발명의 제1 실시예에 있어서는, 피시험메모리(MUT; 4)에 부여하는 소정 패턴의 테스트신호(TS)를, 인가한 패턴 그대로 유지하는 홀드시간을 설정하기 위한 홀드시간 설정장치(2A)와, 홀드시간이 설정되었을 때에 기동하고, 패턴발생기(2)를, 테스트신호(TS)의 패턴을 갱신하지 않은 홀드모드로 제어하는 제어장치(2B)와, 피시험메모리(4)의 직류테스트를 개시시키기 위한 직류테스트 개시지령(DCS)을 발생하는 직류테스트 개시지령 발생장치(2C)와, 피시험메모리(4)에 대한 직류테스트가 종료한 것을 검출하는 패턴종료 검출장치(2D)와, 직류테스트종료를 지시하는 패턴종료신호(PGEND)를 발생하는 종료신호 발생장치(2E)에 의해 패턴발생기(2)를 구성하고, 이 패턴발생기(2)에서 직류테스트유니트(3)에 직류테스트 개시지령(DCS)을 보내는 신호선로(5)를 설치하고, 또, 직류테스트유니트(3)를 피시험메모리(4)에서 꺼낸 전압 또는 전류와 기준치를 비교하는 판정장치(3A)와, 피시험메모리(4)의 불량 메모리셀의 어드레스를 기억하기 위한 불량해석 메모리(3B)에 의해 구성한 점에 특징이 있다.
상기 구성의 메모리 시험장치에 따르면, 제어기(1)는 직류테스트 개시시에 패턴발생기(2)에 패턴발생지령(PGS)을 부여하는 것만으로 좋다. 패턴발생기(2)는 패턴발생지령(PGS)을 수취하면, 초기화 패턴발생 프로그램을 실행하여 초기화 패턴신호를 발생한다. 이 초기화 패턴신호가 피시험메모리(4)에 부여되고, 피시험메모리(4)는 초기화된다.
상기 초기화패턴 발생프로그램에는, 이 실시예에서는 홀드시간 설정장치(2A)에 설정하는 홀드시간을 판독하는 동작이 부가되어 있다. 홀드시간 설정장치(2A)에 설정하는 홀드시간은, 가령 상기 프로그램내에 설정시간을 기억하는 부분을 설치하고, 이 부분에 홀드시간을 기재해 둔다. 그리고, 초기화 패턴발생기 프로그램을 실행할 때에 기재된 설정시간을 홀드시간 설정장치(2A)에 기록함으로써 홀드시간 설정을 종료한다. 홀드시간이 설정되면 홀드모드 제어장치(2B)가 기동되어 패턴발생기(2)를 홀드모드로 제어한다.
패턴발생기(2)가 홀드모드에 들어가면 이 홀드모드에 있어서 피시험메모리(4)에 부여되고 있는 테스트 패턴신호(TS)를, 그 때 억세스되어 있는 어드레스의 메모리셀에 기입하는 동작, 및 기입한 테스트패턴신호를 그 어드레스의 메모리셀에서 판독하는 동작이 실행된다. 이와 함께 직류테스트 개시지령 발생장치(2C)가 기동되고, 직류테스트 개시지령(DCS)이 신호선로(5)를 통하여 직류테스트유니트(3)에 보내어진다.
직류테스트유니트(3)는 직류테스트 개시지령(DCS)을 수신하면 바로 직류테스트모드로 전환한다. 이 직류테스트모드에 있어서는 직류테스트유니트(3)는 양방향 라인(10)의 표시와 같이 가령 판독상태에 있는 피시험메모리(4)의 어느 특정한 하나의 출력단자의 전압 또는 전류를 측정한다.
측정으로 얻어진 전압 또는 전류치는 직류테스트유니트(3)에 설치된 판정장치(3A)에 보내지고, 이 판정장치(3A)에 있어서 측정된 전압치 또는 전류치와 기준치가 비교되고, 측정치가 기준치 설정범위내에 들어가 있으면, 양호, 벗어나 있으면 불량이라 판정된다. 불량이라 판정될 경우는 그 때 어드레스되어 있는 피시험메모리(4)의 메모리셀의 어드레스를 불량해석메모리(3B)에 기억한다. 이 불량메모리셀의 어드레스 기억은 가령 다음과 같이 행해진다.
불량해석 메모리(3B)를, 피시험메모리(4)와 동일한 어드레스공간(영역)을 갖는 메모리로 구성하고, 패턴발생기(2)에서 피시험메모리(4)에 부여되는 테스트패턴신호(TS)에 포함되는 어드레스신호와 동일 어드레스신호(ADR)를, 패턴발생기(2)에서 불량해석메모리(3B)에 신호선로(6)를 통하여 공급하고, 불량해석메모리(3B)와 피시험메모리(4)를 동일 어드레스신호로 억세스한다. 따라서, 불량해석 메모리(3B) 및 피시험메모리(4)는 동일 어드레스가 억세스되게 된다. 그 결과, 판정장치(3A)에 있어서의 불량이 검출될 경우, 그 불량을 표시하는, 가령 논리 「1」의 신호를 불량해석메모리(3B)에 부여하면, 그 때 억세스되어 있는 불량해석메모리(3B)의 어드레스는 피시험메모리(4)의 어드레스와 동일하므로 피시험메모리(4)의 판독되어 있는 어드레스와 같은 불량해석메모리(3B)의 어드레스에 불량 메모리셀을 표시하는 논리 「1」의 신호를 기입할 수 있다.
패턴발생기(2)에서 직류테스트유니트(3)에 이르는 신호선로(7)는 불량해석메모리(3B)에의 기입을 허가하는 상태와, 기입을 금지하는 상태로 불량해석메모리(3B)를 제어하기 위한 제어신호(WCNTL)를 전송하는 신호전송라인이고, 신호선로(8)는 시험종료후에 불량해석메모리(3B)에 기억된 불량어드레스를 제어기(1)가 판독하여 기억하기 위한 데이터버스라인을 나타낸다.
패턴발생기(2)에서 직류테스트유니트(3)에 제어신호(WCNTL)를 보내어 발생한 불량메모리셀의 어드레스를 불량해석메모리(3B)에 기입하기 까지의 동작을 1주기로 하고, 이 동작이 종료된 후에 홀드시간설정장치(2A)에 설정된 시간이 경과하면 패턴발생기(2)는 다음 스텝으로 진행한다.
다음 스텝에 있어서는 패턴발생기(2)는, 피시험메모리(4)에 부여하는 어드레스신호를 가령 ＋1함으로써 피시험메모리(4)의 어드레스를 갱신하고, 또 테스트패턴신호(TS)를 갱신하여 피시험메모리(4)의 갱신한 어드레스의 메모리셀에 그 갱신한 테스트패턴신호를 기입하고, 그 후 기입한 테스트패턴신호를 판독하는 동작을 실행한다.
피시험메모리(4)에 기입한 테스트패턴신호를 판독한 상태로 재차 홀드모드 제어장치(2B)가 패턴발생기(2)를 홀드모드로 제어하고, 이와 함께 직류테스트유니트(3)에 신호선로(5)를 통하여 직류테스트 개시지령(DCS)을 출력하여 직류테스트유니트(3)를 기동시킨다.
이상의 동작을 반복함으로써 피시험메모리(4)의 각 단자마다 모든 어드레스의 메모리셀에 대하여 직류테스트를 실행한다.
패턴발생기(2)가 피시험메모리(4)에 그 각 단자 마다에 모든 어드레스의 메모리셀에 대하여 테스트패턴신호(TS)를 부여하고, 모든 단자에 대하여 모든 어드레스의 직류테스트를 실행하면, 패턴종료검출장치(2D)는 직류테스트 종료를 검출한다. 패턴종료 검출장치(2D)가 직류테스트 종료를 검출하면 이에 응답하여 종료신호 발생장치(2E)는 제어기(1)에 직류테스트 종료를 지시하는 패턴종료신호(PGEND)를 출력한다.
제어기(1)는 이 패턴종료신호(PGEND)를 수신함으로서 직류테스트 종료를 검출하고, 이 시점에서 불량해석 메모리(3B)에서 기억된 불량어드레스의 데이터(FLADDT)를 판독하여 기억하고, 불량발생 어드레스의 수를 계수하여 피시험메모리의 불량메모리셀 구제가 가능한지 여부 등의 판정을 행한다.
이상 설명한 바와 같이, 본 발명의 제1 실시예의 메모리시험장치에 따르면, 제어기(1)는 직류테스트 개시에 있어 패턴발생기(2)에 패턴발생지령(PGS)을 부여하는 것만으로 되고, 그 이후, 직류테스트가 종료하기 까지 직류테스트에 관한 제어에는 전혀 관여하지 않는다. 환언하면, 패턴발생기(2)에 설치한 홀드모드 제어장치(2B) 및 직류테스트 개시지령 발생장치(2C)와, 직류테스트유니트(3)에 설치한 판정장치(3A) 및 불량해석 메모리(3B)가 직접 연동하여 직류테스트의 제어동작을 실행하고, 제어기(1)의 제어가 필요하지 않다. 그 결과, 직류테스트 동작속도를 고속화할 수 있고, 직류테스트에 필요한 전체시간을 대폭 단축할 수 있는 이점을 얻는다.
도 2는 본 발명에 따른 메모리시험장치의 제2 실시예의 직류시험을 행하는데 필요한 회로구성을 나타내는 블록도이다. 이 제2 실시예의 메모리 시험장치는 도 1 표시의 제1 실시예 구성에 첨가하여 직류테스트유니트(3)에 각 어드레스마다의 직류테스트 종료를 검출하는 종료검출장치(3C)와, 이 종료검출장치(3C)가 직류테스트 종료를 검출하면, 직류테스트 종료를 나타내는 종료신호(DCEND)를 발생하는 종료신호발생장치(3D)를 다시 설치한 점과, 이 종료신호발생장치(3D)가 발생하는 종료신호(DCEND)를 패턴발생기(2)에 보내는 신호선로(9)를 추가한 점에 특징이 있다.
상기 구성에 따르면, 직류테스트유니트(3)에 있어서 피시험메모리(4)의 불량메모리셀의 어드레스를 불량해석메모리(3B)에 기입하는 동작을 개시하는 시점에서, 혹은 판정장치(3A)에 있어서 양호라고 판정한 시점에서, 종료검출장치(3C)는 각 어드레스에 있어서의 직류테스트 종료를 검출한다. 이 종료 검출에 응답하여 종료신호발생장치(3D)는 신호선로(9)에 테스트종료를 나타내는 종료신호(DCEND)를 출력하고, 이 종료신호(DCEND)는 패턴발생기(2)에 보내진다.
패턴발생기(2)가 이 종료신호(DCEND)를 수신하면, 홀드모드제어장치(2B)는 홀드모드를 해제하여 다음 스텝으로 진행한다. 다음 스텝에 있어서는 패턴발생기(2)가 테스트패턴신호(TS)를 인가하는 피시험메모리(4)의 어드레스 및 테스트 패턴을 갱신하고, 이 갱신한 어드레스의 메모리셀에 갱신한 테스트패턴신호를 기입하고, 그 후 기입한 테스트패턴신호를 판독하는 동작을 실행한다.
피시험메모리(4)에 기입한 테스트패턴신호(TS)를 판독하는 모드에 넣으면 홀드모드제어장치(2B)가 패턴발생기(2) 갱신동작을 홀드하고, 홀드모드로 들어간다. 홀드모드로 들어감과 동시에 직류테스트 개시지령 발생장치(2G)가 직류테스트개시지령(DCS)을 출력하기 때문에, 이 직류테스트 개시지령(DCS)이 신호선로(5)를 통하여 직류테스트유니트(3)에 보내지고, 직류테스트유니트(3)가 기동하여 직류테스트가 실행된다.
이상의 동작을 반복함으로써 피시험메모리(4)의 각 단자마다 모든 어드레스의 메모리셀에 대하여 직류테스트를 실행한다.
이와 같이, 제2 실시예의 메모리시험장치에 따르면, 판정장치(3A) 및 불량해석메모리(3B)에 첨가하여 직류테스트유니트(3)에, 각 어드레스마다 실행하는 직류테스트 종료를 검출하는 종료검출장치(3C)와, 이 검출에 응답하여 종료신호(DCEND) 발생하는 종료신호 발생장치(3D)를 설치했기 때문에 각 어드레스의 직류테스트가 종료한 시점을 검출하고, 이 검출에 의해 종료신호발생장치(3D)에서 종료신호(DCEND)를 발생시켜서 패턴발생기(2)의 홀드모드를 해제시키고, 홀드시간이 경과하기 전의 타이밍으로 다음 스텝 제어를 진행할 수 있다. 따라서, 각 어드레스마다 행해지는 직류테스트 시간 단축할 수 있으므로 상기 제1 실시예의 메모리 시험장치보다 더 고속으로 직류테스트를 실행할 수 있는 이점을 얻을 수 있다.
이리하여, 본 발명의 제1 및 제2 실시예에 따르면, 패턴발생기(2) 및 직류테스트유니트(3)는 제어기(1)의 제어동작을 필요로 하지 않고, 양자간에 직접 신호 수수를 행하여 동작하기 때문에 제어기(1)가 개재하는 시간을 전무로 할 수 있고, 각 어드레스 마다의 직류테스트에 요하는 시간을 단축할 수 있다. 그 결과, 피시험메모리의 각 단자마다 모든 어드레스에 대하여 직류테스트를 실시할 경우에는 종래와 비교하여 직류테스트시간이 대폭 단축되는 이점을 얻을 수 있다.
도 3은 본 발명의 메모리시험장치의 제3 실시예의 직류시험을 행하는데 필요한 회로구성을 나타내는 블록도이다. 이 제3 실시예의 메모리 시험장치는 도 1 표시의 제1 실시예와 동일하게, 홀드시간 설정장치(2A), 홀드모드 제어장치(2B), 직류테스트 개시지령 발생장치(2C), 패턴종료 검출장치(2D) 및 종료신호 발생수단(2E)에 의해 구성되는 패턴발생기(2)에, 다시 동작모드 선택장치(2F)를 설치한 점 및 직류테스트유니트(3)에서 패턴발생기(2)에 불량이라 판정된 측정데이터(FLDT)를 보내는 신호선로(11)를 설치한 점에 특징이 있다. 또한, 직류테스트유니트(3)는 제1 실시예와 같이 피시험메모리(4)에서 꺼낸 전압 또는 전류와 기준치를 비교하는 판정장치(3A)와, 피시험메모리(4)의 불량메모리셀 어드레스를 기억하기 위한 불량해석메모리(3B)에 의해 구성되어 있다.
상기 구성의 메모리 시험장치에 따르면, 제어기(1)는 직류테스트 개시시에 패턴발생기(2)에 패턴발생지령(PGS)을 부여하는 것만으로 좋다. 패턴발생기(2)는 패턴발생지령(PGS)을 수취하면, 초기화 패턴 발생프로그램을 실행하여 초기화 패턴신호를 발생한다. 이 초기화패턴신호가 피시험메모리(4)에 부여되어, 피시험메모리(4)는 초기화된다.
상기 초기화패턴 발생 프로그램에는 이 실시예에서도 홀드시간 설정장치(2A)에 설정하는 홀드시간을 리드인하는 동작이 부가되어 있다. 홀드시간설정장치(2A)에 설정하는 홀드시간은 가령 상기 프로그램내에 설정시간을 기재하는 부분을 설치하고, 이 부분에 홀드시간을 기재해 둔다. 그리고, 초기화패턴 발생프로그램을 실행할 때, 기재된 설정시간을 홀드시간 설정장치(2A)에 리드인함으로써 홀드시간 설정을 종료한다. 홀드시간이 설정되면, 홀드모드 제어장치(2B)가 기동되어 패턴발생기(2)를 홀드모드로 제어한다.
패턴발생기(2)가 홀드모드로 들어가면, 이 홀드모드에 있어서 피시험메모리(4)에 부여되어 있는 테스트패턴신호(TS)를, 그때 억세스되어 있는 어드레스의 메모리셀에 기입하는 동작, 및 기입한 테스트패턴신호를 그 어드레스의 메모리셀에서 판독하는 동작이 실행된다. 이와 함께 직류테스트 개시지령 발생장치(2C)가 기동되어 직류테스트 개시지령(DCS)이 신호선로(5)를 통하여 직류테스트유니트(3)에 보내진다.
직류테스트유니트(3)는, 직류테스트 개시지령(DCS)을 수신하면 바로 직류테스트를 실행한다. 직류테스트에 있어서는 직류테스트유니트(3)가 양방향의 라인(10) 표시와 같이, 가령 판독상태에 있는 피시험메모리(4)의 어느 특정한 하나의 출력단자의 전압 또는 전류를 측정한다.
측정에 의해 얻은 전압치 또는 전류치는 직류테스트유니트(3)에 설치된 판정장치(3A)에 보내지고, 이 판정장치(3A)에 있어서 측정된 전압치 또는 전류치와 기준치가 비교되어 측정치가 기준치 설정범위내에 들어 있으면 양호, 벗어나 있으면 불량이라 판정된다.
불량이라 판정될 경우는 직류테스트유니트(3)는 신호선로(11)를 통하여 불량 측정데이터(측정치; FLDT)를 패턴발생기(2)에 보내고, 불량발생상황에 응하여 패턴발생기(3) 동작모드를 제어한다.
구체적으로 설명하면, 판정장치(3A)는 측정된 전압치 또는 전류치를 불량이라 판정할 경우는 그 불량 측정데이터(FLDT)를 신호선로(11)를 통하여 패턴발생기(2)에 보낸다. 패턴발생기(2)에 있어서는, 동작모드 선택장치(2F)가 불량발생의 상황에 응하여 패턴발생기(2)의 동작모드를 제어한다. 가령 측정한 단자의 전압이 기준범위에서 H측으로 벗어난 경우는 동작모드 선택장치(2F)는 패턴발생기(2) 동작프로그램을, 이 동작프로그램내에 있어서의 기입동작 프로그램으로 점프시킨다. 이 기입동작모드는 불량이 발생한 피시험메모리(4)의 어드레스의 메모리셀에 미리 설정한 회수분, 동일 테스트패턴신호 또는 다른 테스트패턴신호가 기입되고, 그 기입회수가 설정회수에 도달하면 재차 직류테스트유니트(3)에 직류테스트 개시지령(DCS)이 주어지고, 그 어드레스에 대하여 직류테스트가 재차 실행된다.
이에 비해, 측정한 단자 전압이 기준범위에서 L측으로 벗어난 경우는, 동작모드선택장치(2F)는 패턴발생기(2) 동작프로그램을, 이 동작프로그램내에 있어서의 소거동작 프로그램으로 점프시킨다. 이 소거동작모드는 불량이 발생한 피시험메모리(4)의 어드레스의 메모리셀 기억내용을 소거하는 동작(가령 전부가 논리「0」의 테스트패턴신호를 기입하는 동작으로 실현되는)이 미리 설정한 회수분 실행된다. 이 소거동작을 설정한 회수 반복후, 재차 직류테스트유니트(3)에 직류테스트개시지령(DCS)이 부여되어 그 어드레스에 대하여 직류테스트가 재차 실행된다.
이 재테스트에 있어서, 직류테스트유니트(3)의 판정장치(3A)가 측정치를 양호로 판정한 경우는 패턴발생기(2)는 다음 스텝으로 진행한다.
재테스트 결과, 재차 불량이라 판정될 경우는 동작모드 선택장치(2F)는 재차 패턴발생기(2)의 동작모드를 선택하여 상기 기입동작모드를 실행시키거나 또는 소거동작모드를 실행시켜서 또다시 재테스트를 실행하든지, 또는 재테스트는 1회만으로 하고, 1회째의 재테스트로 불량이라 판정될 경우는 이 불량 메모리셀의 어드레스를 불량해석메모리(3B)에 기억시키고, 다음 스텝으로 진행한다.
불량 메모리셀의 어드레스를 불량해석 메모리(3B)에 기억하는 동작은 상기 제1 실시예의 경우와 동일하므로 그 설명은 생략한다. 또, 패턴발생기(2)에서 직류테스트유니트(3)에 어드레스신호(ADR)를 진송하는 신호선로(6) 및 불량해석메모리(3B)에의 기입을 허가하는 상태와, 기입금지상태로 불량해석메모리(3B)를 제어하기 위한 제어신호(WCNTL)를 패턴발생기(2)에서 직류테스트유니트(3)에 전송하는 신호선로(7)는 도시하지 않는다.
다음 스텝에 있어서, 패턴발생기(2)는 피시험메모리(4)에 부여하는 어드레스신호를 가령 ＋1로 함으로써 피시험메모리(4)의 어드레스를 갱신하고, 또 테스트패턴신호(TS)를 갱신하여 피시험메모리(4)의 갱신한 어드레스의 메모리셀에, 그 갱신한 테스트패턴신호를 기입하고, 그 후 기입한 테스트패턴신호를 판독하는 동작을 실행한다.
피시험메모리(4)에 기입한 테스트패턴신호를 판독한 상태로 재차 홀드모드제어장치(2B)가 패턴발생기(2)를 홀드모드로 제어하고, 이와 함께 직류테스트유니트(3)에 신호선로(5)를 통하여 직류테스트 개시지령(DCS)을 출력하고, 직류테스트유니트(3)를 기동시킨다.
이상의 동작을 반복함으로써 피시험메모리(4)의 각 단자의 모든 어드레스의 메모리셀에 대하여 직류테스트를 실행한다.
패턴발생기(2)가 피시험메모리(4)에 그 각 단자의 모든 어드레스의 메모리셀에 대하여 테스트패턴신호(TS)를 부여하고, 모든 단자에 대하여 모든 어드레스의 직류테스트를 실행하면 패턴종료 검출장치(2D)는 직류테스트 종료를 검출한다. 패턴종료검출장치(2D)가 직류테스트 종료를 검출하면, 이에 응답하여 종료신호발생장치(2E)는 제어기(1)에 직류테스트 종료를 지시하는 패턴종료신호(PGEND)를 출력한다.
제어기(1)는 이 패턴종료신호(PGEND)를 수신함으로써 직류테스트 종료를 검출하고, 이 시점에서 불량해석메모리(3B)에서 기억된 불량어드레스의 데이터(FLADDT)를 판독하여 기억하고, 불량발생 어드레스의 수를 계수하여 피시험메모리의 불량메모리셀 구제가 가능한지 여부 등의 판정을 행한다.
이상 설명한 바와 같이, 본 발명의 제3 실시예의 메모리시험장치에 따르면, 제어기(1)는 직류테스트 개시에 있어서 패턴발생기(2)에 패턴발생지령(PGS)을 부여하는 것만으로 좋으며, 그 이후, 직류테스트가 종료하기 까지 직류테스트에 관한 제어에 전혀 관여하지 않는다. 환언하면, 패턴발생기(2)에 설치한 홀드모드 제어장치(2B), 직류테스트 개시지령 발생장치(2C) 및 동작모드 선택장치(2F)와, 직류테스트유니트(3)에 설치한 판정장치(3A) 및 불량해석메모리(3B)가 직접 연동하여 직류테스트 제어동작을 실행하고, 제어기(1) 제어를 필요로 하지 않는다. 그 결과, 직류테스트 동작속도를 고속화할 수 있고, 직류테스트에 필요한 전체시간을 대폭 단축할 수 있는 이점을 얻을 수 있다.
도 4는 본 발명에 따른 메모리시험장치의 제4 실시예의 직류시험을 행하는데 필요한 회로구성을 표시하는 블록도이다. 이 제4 실시예의 메모리시험장치는 도 3 표시의 제3 실시예 구성에 첨가하여 직류테스트유니트(3)에 각 어드레스의 직류테스트 종료를 검출하는 종료검출장치(3C)와, 이 종료검출장치(3C)가 직류테스트 종료를 검출하면, 직류테스트 종료를 나타내는 종료신호(DCEND)를 발생하는 종료신호 발생장치(3D)를 다시 설치한 점과, 이 종료신호 발생장치(3D)가 발생하는 종료신호(DCEND)를 패턴발생기(2)에 보내는 신호선로(9)를 추가한 점에 특징이 있다.
상기 구성에 따르면, 직류테스트유니트(3)에 있어서 피시험메모리(4)의 불량메모리셀의 어드레스를 불량해석 메모리(3B)에 기입하는 동작을 개시하는 시점에서, 혹은 판정장치(3A)에 있어서 양호라고 판정한 시점에서 종료검출장치(3C)는 각 어드레스에 있어서의 직류테스트 종료를 검출한다. 이 종료검출에 응답하여 종료신호 발생장치(3D)는 신호선로(9)에 테스트종료를 나타내는 종료신호(DCEND)를 출력하고, 이 종료신호(DCEND)는 패턴발생기(2)에 보내진다.
패턴발생기(2)가 종료신호(DCEND)를 수신하면, 홀드모드제어장치(2B)는 홀드모드를 해제하여 다음 스텝으로 진행한다. 다음 스텝에 있어서는 패턴발생기(2)가 테스트패턴신호(TS)를 인가하는 피시험메모리(4)의 어드레스 및 테스트패턴을 갱신하여, 이 갱신한 어드레스의 메모리셀에 갱신한 테스트패턴신호를 기입하고, 그 후 기입한 테스트패턴신호 판독동작을 실행한다.
피시험메모리(4)에 기입한 테스트패턴신호를 판독하는 모드에 들어가면 홀드모드제어장치(2B)가 패턴발생기(2)의 갱신동작을 홀드하고, 홀드모드로 들어간다. 홀드모드로 들어감과 동시에 직류테스트 개시지령 발생장치(2C)가 직류테스트 개시지령(DCS)을 출력하므로 이 직류테스트개시지령(DCS)이 신호선로(5)를 통하여 직류테스트유니트(3)에 보내지고, 직류테스트유니트(3)가 기동하여 직류테스트가 실행된다.
이상의 동작을 반복함으로써 피시험메모리(4)의 각 단자마다 모든 어드레스의 메모리셀에 대하여 직류테스트를 실행한다.
이와 같이, 제4 실시예의 메모리시험장치에 따르면, 판정장치(3A) 및 불량해석메모리(3B)에 첨가하여 직류테스트유니트(3)에 각 어드레스마다 실행하는 직류테스트 종료를 검출하는 종료검출장치(3C)와, 이 검출에 응답하여 종료신호(DCEND)를 발생하는 종료신호 발생장치(3D)를 설치했기 때문에 각 어드레스의 직류테스트가 종료한 시점을 검출하고, 이 검출에 따라 종료신호발생장치(3D)에서 종료신호(DCEND)를 발생시켜서 패턴발생기(2)의 홀드모드를 해제시켜, 홀드시간이 경과하기 전의 타이밍에서 다음 스텝으로 제어를 진행시킬 수 있다. 따라서, 각 어드레스마다 행해지는 직류테스트 시간을 단축할 수 있으므로 상기 제3 실시예의 메모리 시험장치보다 더 고속으로 직류테스트를 실행할 수 있는 이점이 얻어진다.
이리하여, 본 발명의 제3 및 제4 실시예에 따르면, 패턴발생기(2) 및 직류테스트유니트(3)는 제어기(1)의 제어동작의 필요없이 양자간에 직접 신호 수수를 행하여 동작하므로, 제어기(1)가 개재하는 시간을 전무로 할 수 있고, 각 어드레스의 직류테스트에 요하는 시간을 단축할 수 있게 된다. 그 결과, 피시험메모리의 각 단자마다 모든 어드레스에 대하여 직류테스트를 실시할 경우는 종래와 비교하여 직류테스트시간이 대폭 단축되는 이점이 얻어진다.
또, 상기 제3 및 제4 실시예에 있어서는 동작모드 선택장치(2F)가 기입동작모드와 소거동작모드의 2종류의 동작모드 어느 하나를 선택할 경우에 대하여 설명하였으나, 모드선택 수는 2종류로 한정되지 않는다는 것은 쉽게 이해할 것이다.
이상의 설명으로 명백한 바와 같이, 본 발명에 따르면, 패턴발생기(2) 및 직류테스트유니트(3)는 제어기의 제어동작이 필요없이, 양자간에 직접 신호 수수를 행하여 동작하므로 제어기가 개재하는 시간을 전무로 할 수 있고, 각 어드레스마다 직류테스트에 요하는 시간을 단축할 수 있다. 그 결과, 피시험메모리의 각 단자마다 모든 어드레스에 대하여 직류테스트를 실시할 경우는, 종래와 비교하여 직류테스트시간이 대폭 짧아지고 그 효과는 실용적으로 이바지하여 매우 크다.

Claims (12)

  1. 피시험메모리에 소정 패턴의 테스트신호를 부여하는 패턴발생기와, 피시험메모리 단자에 발생하는 전압 또는 단자에 흐르는 전류를 측정하는 직류테스트유니트와, 이들 패턴발생기 및 직류테스트유니트 동작을 제어하는 제어기를 포함하는 메모리 시험장치에 있어서,
    상기 패턴발생기가,
    상기 패턴발생기를 한 패턴의 테스트신호를 발생한 그대로의 상태로 유지하는 홀드모드 지속시간을 설정하는 홀드시간 설정수단과,
    상기 패턴발생기를 상기 홀드모드로 제어하는 홀드모드 제어수단과,
    이 홀드모드 제어수단이 상기 패턴발생기를 홀드모드로 제어한 상태에 있어서 상기 직류테스트유니트에 직류테스트 개시지령을 부여하는 직류테스트 개시지령 발생수단을 구비하고,
    상기 직류테스트유니트가,
    이 직류테스트유니트가 측정한 전압치 또는 전류치가 기준치와 합치하는지 않는지를 판정하는 판정수단과,
    이 판정수단이 상기 기준치와 합치하지 않는다고 판정한 불량 판정결과를 기억하는 불량해석 메모리를 구비하는 것을 특징으로 하는 메모리 시험장치.
  2. 제 1 항에 있어서, 상기 직류테스트유니트에 다시 피시험메모리의 각 어드레스마다 실행되는 직류테스트종료를 검출하는 테스트종료 검출수단과,
    이 테스트종료 검출수단이 각 어드레스마다 실행되는 직류테스트 종료를 검출하면, 직류테스트 종료를 표시하는 직류테스트종료신호를 출력하는 직류테스트 종료신호 발생수단을 포함하고,
    상기 홀드모드제어수단은, 상기 패턴발생기가 상기 직류테스트 종료신호 발생수단에서 발생된 직류테스트종료신호를 수신하면, 상기 패턴발생기의 홀드모드를 해제하여 상기 테스트신호의 패턴 갱신을 가능하게 하는 것을 특징으로 하는 메모리 시험장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 패턴발생기는 또한,
    피시험메모리에 대한 직류테스트가 종료한 것을 검출하는 패턴종료검출수단과,
    이 패턴종료검출수단이 직류테스트 종료를 검출하면, 직류테스트 종료를 지시하는 패턴종료신호를 발생하여 상기 제어기에 보내는 종료신호 발생수단을 포함하고,
    상기 제어기는, 상기 패턴종료신호를 수신하면 상기 불량해석 메모리에서 거기에 기억된 불량 판정 결과를 판독하는 것을 특징으로 하는 메모리 시험장치.
  4. 제 1 항에 있어서, 상기 판정수단은, 상기 직류테스트유니트가 측정한 전압치 또는 전류치가 규정범위내에 들어 있으면 양호, 벗어나 있으면 불량이라 판정하는 것을 특징으로 하는 메모리 시험장치.
  5. 제 4 항에 있어서, 상기 불량해석메모리는, 상기 판정수단에 의해 불량이라 판정된 측정치를 발생한 피시험메모리의 어드레스와 동일 에드레스에, 불량을 표시하는 데이터를 기억하는 것을 특징으로 하는 메모리 시험장치.
  6. 피시험메모리에 소정패턴의 테스트신호를 부여하는 패턴발생기와, 피시험메모리 단자에 발생하는 전압 또는 단자에 흐르는 전류를 측정하는 직류테스트유니트와, 이들 패턴발생기 및 직류테스트유니트의 동작을 제어하는 제어기를 포함하는 메모리 시험장치에 있어서,
    상기 직류테스트유니트가,
    이 직류테스트유니트가 측정한 전압치 또는 전류치가 적어도 하나의 기준치와 합치하는지 않는지를 판정하는 판정수단과,
    이 판정수단이 상기 기준치와 합치하지 않는다고 판정한 불량 판정결과를 상기 패턴발생기에 전송하는 수단을 구비하고,
    상기 패턴발생기가,
    상기 직류테스트유니트에서 전송된 상기 불량의 판정결과에 응하여 상기 패턴발생기의 다음 동작모드를 선택하고, 이 선택한 동작모드로 상기 패턴발생기를 동작시키는 동작모드선택수단을 구비하는 것을 특징으로 하는 메모리 시험장치.
  7. 제 6 항에 있어서, 상기 판정수단은, 상기 직류테스트유니트가 측정한 전압치 또는 전류치가 규정범위의 상한측으로 벗어나 있는지 하한측으로 벗어나 있는지를 판정하는 것을 특징으로 하는 메모리 시험장치.
  8. 제 6 항에 있어서, 상기 판정수단은, 상기 직류테스트유니트가 측정한 전압치 또는 전류치를 둘 이상의 상이한 기준치와 비교하여, 둘 이상의 불량 판정결과를 출력하는 것을 특징으로 하는 메모리 시험장치.
  9. 제 6 항에 있어서, 상기 패턴발생기는 또한,
    상기 패턴발생기를 한 패턴의 테스트신호를 발생한 채의 상태로 유지하는 홀드모드 지속시간을 설정하는 홀드시간 설정수단과,
    상기 패턴발생기를 상기 홀드모드로 제어하는 홀드모드 제어수단과,
    이 홀드모드 제어수단이 상기 패턴발생기를 홀드모드로 제어한 상태에 있어서 상기 직류테스트유니트에 직류테스트 개시지령을 부여하는 직류테스트 개시지령 발생수단을 구비한 것을 특징으로 하는 메모리 시험장치.
  10. 제 6 항 또는 제 9 항에 있어서,
    상기 직류테스트유니트는 또한,
    상기 판정수단이 상기 기준치와 합치하지 않는다고 판정한 불량의 판정결과를 기억하는 불량해석메모리와,
    피시험메모리의 각 어드레스마다 실행되는 직류테스트 종료를 검출하는 테스트 종료검출수단과,
    이 테스트종료검출수단이 각 어드레스마다 실행되는 직류테스트 종료를 검출하면, 직류테스트 종료를 표시하는 직류테스트 종료신호를 출력하는 직류테스트 종료신호발생수단을 포함하고,
    상기 홀드모드 제어수단은, 상기 패턴발생기가 상기 직류테스트종료신호 발생수단에서 발생된 직류테스트 종료신호를 수신하면, 상기 패턴발생기의 홀드모드를 해제하여 상기 테스트신호의 패턴갱신을 가능하게 하는 것을 특징으로 하는 메모리 시험장치.
  11. 제 10 항에 있어서, 상기 패턴발생기는 또한,
    피시험메모리에 대한 직류테스트가 종료한 것을 검출하는 패턴종료검출수단과,
    이 패턴종료 검출수단이 직류테스트 종료를 검출하면, 직류테스트 종료를 지시하는 패턴종료신호를 발생하여 상기 제어기에 전송하는 종료신호 발생수단을 포함하고,
    상기 제어기는, 상기 패턴종료신호를 수신하면 상기 불량해석메모리에서 거기에 기억된 불량 판정결과를 판독하는 것을 특징으로 하는 메모리 시험장치.
  12. 제 10 항에 있어서, 상기 불량해석 메모리는, 상기 판정수단에 의해 불량이라 판정된 판정결과를 발생한 피시험메모리의 어드레스와 동일한 어드레스에, 불량을 표시하는 데이터를 기억하는 것을 특징으로 하는 메모리 시험장치.
KR1019980022135A 1997-06-13 1998-06-13 메모리 시험장치 KR100278827B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP97-156926 1997-06-13
JP9156926A JPH117795A (ja) 1997-06-13 1997-06-13 メモリ試験装置
JP97-161067 1997-06-18
JP16106797A JP3558250B2 (ja) 1997-06-18 1997-06-18 メモリ試験装置

Publications (2)

Publication Number Publication Date
KR19990006955A KR19990006955A (ko) 1999-01-25
KR100278827B1 true KR100278827B1 (ko) 2001-01-15

Family

ID=26484546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980022135A KR100278827B1 (ko) 1997-06-13 1998-06-13 메모리 시험장치

Country Status (3)

Country Link
US (1) US6047393A (ko)
KR (1) KR100278827B1 (ko)
TW (1) TW382657B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351835B1 (en) * 1998-07-31 2002-02-26 Nec Corporation High speed LSI spectral analysis testing apparatus and method
US6536005B1 (en) * 1999-10-26 2003-03-18 Teradyne, Inc. High-speed failure capture apparatus and method for automatic test equipment
FR2801828B1 (fr) * 1999-12-03 2002-01-11 Materiel Orthopedique En Abreg Outil de serrage en deux parties pouvant etre desaccouplees, destine en particulier a la chirurgie orthopedique du rachis
EP1244387B1 (en) * 1999-12-24 2005-12-14 Societe De Fabrication De Materiel Orthopedique Sofamor Pedicle screws with inclined channels to hold support rods
US7444575B2 (en) * 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
US6754866B1 (en) * 2001-09-28 2004-06-22 Inapac Technology, Inc. Testing of integrated circuit devices
US7240254B2 (en) * 2000-09-21 2007-07-03 Inapac Technology, Inc Multiple power levels for a chip within a multi-chip semiconductor package
US6812726B1 (en) * 2002-11-27 2004-11-02 Inapac Technology, Inc. Entering test mode and accessing of a packaged semiconductor device
US6700398B1 (en) 2000-11-28 2004-03-02 Kingston Technology Company In-line D.C. testing of multiple memory modules in a panel before panel separation
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8001439B2 (en) * 2001-09-28 2011-08-16 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8166361B2 (en) * 2001-09-28 2012-04-24 Rambus Inc. Integrated circuit testing module configured for set-up and hold time testing
US8063650B2 (en) 2002-11-27 2011-11-22 Rambus Inc. Testing fuse configurations in semiconductor devices
US7028961B1 (en) * 2003-05-30 2006-04-18 Csav, Inc. Self-balancing adjustable flat panel mounting system
US20050204243A1 (en) * 2004-01-21 2005-09-15 Meihong Hu Method and testing system for storage devices under test
US7958422B2 (en) * 2006-03-27 2011-06-07 Sapphire Infotech, Inc. Method and apparatus for generating self-verifying device scenario code
WO2009141849A1 (ja) * 2008-05-21 2009-11-26 株式会社アドバンテスト パターン発生器
TWI451428B (zh) 2010-06-03 2014-09-01 Sunplus Technology Co Ltd 於完整記憶體系統中具有先進特徵的記憶體測試系統
CN104699580A (zh) * 2015-03-20 2015-06-10 浪潮集团有限公司 一种sas存储板卡的环回测试方法及装置
CN107591186B (zh) * 2017-08-28 2020-08-11 中国科学院上海微系统与信息技术研究所 电压电流测试自动切换电路、相变单元测试系统及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62118272A (ja) * 1985-11-19 1987-05-29 Ando Electric Co Ltd パタ−ン発生装置
US5528136A (en) * 1994-10-06 1996-06-18 Teradyne, Inc. VLSI component tester with average current measuring capability
WO1997011381A1 (fr) * 1995-09-22 1997-03-27 Advantest Corporation Controleur de memoire
US5889936A (en) * 1995-11-22 1999-03-30 Cypress Semiconductor Corporation High speed asynchronous digital testing module
JP3367848B2 (ja) * 1996-12-10 2003-01-20 株式会社東芝 半導体デバイスのテスト装置
JPH10289165A (ja) * 1997-04-14 1998-10-27 Ando Electric Co Ltd Ｉｃテスタの不良解析装置及びｉｃテスタのメモリデバイス測定装置

Also Published As

Publication number Publication date
KR19990006955A (ko) 1999-01-25
US6047393A (en) 2000-04-04
TW382657B (en) 2000-02-21

Similar Documents

Publication Publication Date Title
KR100278827B1 (ko) 메모리 시험장치
US5784314A (en) Method for setting the threshold voltage of a reference memory cell
USRE37611E1 (en) Non-volatile memory system having internal data verification test mode
US6477672B1 (en) Memory testing apparatus
KR100212594B1 (ko) 플래시 메모리 시험장치
US6829737B1 (en) Method and system for storing device test information on a semiconductor device using on-device logic for determination of test results
US6504773B2 (en) Memory testing method and memory testing apparatus
US20060168491A1 (en) Automated tests for built-in self test
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
US7293208B2 (en) Test method for nonvolatile memory
US5412662A (en) Memory testing device for preventing excessive write and erasure
EP0702238A1 (en) On-chip oscillator and test method therefor
US4965768A (en) Semiconductor device having programmable read only memory cells for specific mode
KR19980032494A (ko) 메모리 시험장치
US7573765B2 (en) Semiconductor memory device
US6119252A (en) Integrated circuit test mode with externally forced reference voltage
KR100632338B1 (ko) 반도체 장치 및 그 시험 방법
US7415646B1 (en) Page—EXE erase algorithm for flash memory
JPH10300812A (ja) 半導体試験装置
JPH0863999A (ja) 不揮発性フラッシュｅｐｒｏｍメモリ装置用のバーンイン法
KR100834915B1 (ko) Ｐｃ를 이용하여 테스트하기 위한 임베디드 시스템 및 그방법
US6560764B1 (en) Dynamic pulse width programming of programmable logic devices
JPH06324125A (ja) 半導体装置の試験装置
JPH10253707A (ja) 集積回路試験装置
KR100230491B1 (ko) 재기록 제어 가능한 반도체 시험 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101020

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee